NL8003797A - Inrichting voor het verwerken van gegevens. - Google Patents
Inrichting voor het verwerken van gegevens. Download PDFInfo
- Publication number
- NL8003797A NL8003797A NL8003797A NL8003797A NL8003797A NL 8003797 A NL8003797 A NL 8003797A NL 8003797 A NL8003797 A NL 8003797A NL 8003797 A NL8003797 A NL 8003797A NL 8003797 A NL8003797 A NL 8003797A
- Authority
- NL
- Netherlands
- Prior art keywords
- memory
- slave
- slave memory
- data
- segment
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/901—Indexing; Data structures therefor; Storage structures
- G06F16/9014—Indexing; Data structures therefor; Storage structures hash tables
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Databases & Information Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Data Mining & Analysis (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
N/29.806-dV/lb
Inrichting voor het verwerken van gegevens.
De uitvinding heeft betrekking op een inrichting voor het verwerken van gegevens, voorzien van een hoofdgeheugen en een kleiner, sneller slaafgeheugen, waarin op aanvraag gegevensonderdelen uit het hoofdgeheugen worden 5 overgenomen, waarbij de gegevensonderdelen uit het hoofdgeheugen worden overgebracht naar posities van het slaaf-geheugen volgens een multi-naar-één-correspondentieschema.
Het is algemeen bekend om bij inrichtingen voor het verwerken van gegevens gegevens op te slaan in een hoofd-10 geheugen, waarbij een kleiner, sneller slaafgeheugen aanwezig is, waarin kopieën van gegevensonderdelen worden vastgehouden, welke momenteel in gebruik zijn, welke onderdelen op aanvraag uit het hoofdgeheugen worden gekopieerd in het slaafgeheugen. Het voordeel van een dergelijke ge-15 gevensvastlegging op twee niveaus is, dat de inrichting een hoge gemiddelde toegangssnelheid kan bezitten, welke die van het slaafgeheugen benadert, doch met een kostenfactor per geheugenbit, welke aanmerkelijk lager is dan die voor het slaafgeheugen.
20 Er zijn verschillende schema's voorgesteld voor het overbrengen (mapping) van de gegevensonderdelen uit het hoofdgeheugen haar de posities van het slaafge-heugen; zie bijvoorbeeld het artikel "Concepts for Buffer Storage" door C.J. Conti in IEEE Computer Group News, 25 maart 1969, bladzijde 9. Sommige van deze schema's omvatten een multi-naar-êén-correspondentie van de gegevens; dat wil zeggen, dat elke positie van het slaafgeheugen een kopie van elk van een aantal verschillende gegevensonderdelen kan bevatten, terwijl elk gegevensonderdeel uit het 30 hoofdgeheugen kan worden gekopieerd in slechts één bepaalde positie van het slaafgeheugen. Een voorbeeld voor een dergelijk multi-naar-één-correspondentieschema is beschreven op bladzijde 11 van het genoemde artikel onder de titel "Direct Mapping Buffer".
35 Een dergelijk correspondentieschema is relatief eenvoudig uitvoerbaar. Het kan echter onder omstandigheden noodzakelijk of gewenst zijn, om twee of meer verschillende 800 3797 ra ? - 2 - gegevensonderdelen gelijktijdig in het slaafgeheugen ter beschikking te hebben, hetgeen uiteraard niet mogelijk is, indien beide onderdelen corresponderen met de zelfde positie in het slaafgeheugen. Het resultaat hiervan kan zijn, 5 dat de verwerkingssnelheid van het systeem wordt verlaagd, of dat in bepaalde gevallen zelfs wordt verhinderd, dat een operatie kan worden voltooid.
De uitvinding, beoogt een inrichting van de in de aanhef genoemde soort te verschaffen, waarbij dit be-10 zwaar is ondervangen.
Hiertoe heeft de inrichting volgens de uitvinding het kenmerk, dat tijdens bedrijf een test wordt uitgevoerd, teneinde toestanden te detecteren, waarin twee of meer gegevensonderdelen beschikbaar dienen te zijn in het geheugen 15 met hoge toegangssnelheid, waarbij echter beide onderdelen corresponderen met de zelfde positie in het slaafgeheugen, zodat zij niet gelijktijdig in het slaafgeheugen aanwezig kunnen zijn, en waarbij wanneer de genoemde toestand wordt gedetecteerd het gebruik van het slaafgeheugen 20 tijdelijk wordt onderbroken en de benodigde gegevensonderdelen alle worden overgenomen in een ander geheugen, waarvan de capaciteit kleiner is dan van het slaafgeheugen en waarvan de toegangssnelheid vergelijkbaar is met die van het slaafgeheugen.
25 Volgens de uitvinding kan de inrichting tijdens bedrijf operaties uitvoeren, bij elk waarvan een aantal gegevensonderdelen toegankelijk dient te zijn, waarbij wanneer één van de benodigde gegevensonderdelen niet beschikbaar is in het slaafgeheugen de operatie wordt afge-30 broken, het onderdeel uit het hoofdgeheugen in het slaafgeheugen wordt overgenomen en de operatie vanaf het begin opnieuw wordt uitgevoerd, waarbij tijdens bedrijf een test wordt uitgevoerd, teneinde toestanden te detecteren, waarin twee of meer van de gegevensonderdelen, die bij 35 de momenteel uitgevoerde operatie nodig zijn, corresponderen met de zelfde positie van het slaafgeheugen, zodat zij niet gelijktijdig in het slaafgeheugen aanwezig kunnen zijn, en waarbij wanneer de bovengenoemde situatie wordt gedetecteerd het gebruik van het slaafgeheugen tijdelijk wordt on- 300 3 7 s Γ t, - 3 - derbroken en de benodigde gegevensonderdelen alle worden overgenomen in een ander geheugen, waarvan de capaciteit kleiner is dan van het slaafgeheugen en waarvan de toegangs-snêlheid vergelijkbaar is met die van het slaafgeheugen.
5 De uitvinding wordt hierna nader toegelicht aan de hand van de tekening, waarin een uitvoeringsvoorbeeld van de inrichting volgens de uitvinding is weergegeven.
Fig. 1 is een blokschema van een uitvoeringsvorm van de inrichting volgens de uitvinding; en 10 fig. 2 geeft gedetailleerder de adresvertaaleenheid van de inrichting volgens fig. 1 weer.
Zoals in fig. 1 is weergegeven is de inrichting voor het verwerken van gegevens voorzien van een hoofdgeheugen 10, waarin instructies en operands zijn vastgelegd. Elk 15 woord uit het geheugen 10 heeft een werkelijk adres RA, dat de werkelijke fysieke positie in het geheugen specificeert.
De inrichting is voorts voorzien van een door een microprogramma bestuurde verwerkingseenheid 11. Tijdens 20 bedrijf haalt deze eenheid 11 instructies uit het hoofdgeheugen 10, decodeert deze instructies en doorloopt een passende microprogramma-routine voor het uitvoeren van elke instructie. Het uitvoeren van de instructie kan inhouden, dat toegang tot één of meer operands uit het hoofdgeheugen 25 nodig is. De verwerkingseenheid 11 adresseert de gegevens (instructies of operands) niet door middel van de werkelijke adressen, doch door middel van virtuele adressen VA. Elk virtueel adres heeft een lengte van 32 bits, waarvan de 14 meest significante bits overeenkomen 30 met een segment-nummer SN, terwijl de 18 minst significante bits overeenkomen met een woordnummer WN, dat de positie van het gewenste gegevenswoord binnen het segment aangeeft. De virtuele adressen kunnen in de overeenkomstige werkelijke adressen worden vertaald door middel van een 35 segmenttabel, welke in het hoofdgeheugen is vastgelegd.
De segmenttabel omvat een aantal ingangen, één voor elk segment, waarbij elke ingang het werkelijke adres van de basis van het relevante segment bevat. Een virtueel adres kan derhalve worden vertaald door gebruik te maken van 40 het segmentnummer-gedeelte SN om de segmenttabel aan te 8003797 - 4 - duiden, teneinde de relevante segmenttabel-ingang ter beschikking te krijgen, waarna vervolgens het segment-basis-adres van deze ingang wordt opgeteld bij het woordnummer-gedeelte WN van het virtuele adres.
5 Indien echter in de praktijk de segmenttabel dient te worden geraadpleegd telkens wanneer een gegevens-woord zou worden geadresseerd, zou de verwerkingssnelheid van de inrichting in sterke mate worden beperkt. Onder normale omstandigheden worden derhalve de virtuele adressen niet 10 vertaald met behulp van de segmenttabel. In plaats daarvan wordt een adresvertaaleenheid (ATU) 12 benut. De ATÜ 12 omvat een klein, snel slaafgeheugen, waarin kopieën van de segmenttabel-ingangen zijn vastgelegd voor die segmenten, welke momenteel in gebruik zijn. Hierdoor kunnen virtuele 15 adressen zeer 'snel worden vertaald, mits· de relevante segmenttabel-ingangen in het slaafgeheugen aanwezig zijn. De segmenttabel uit het hoofdgeheugen wordt alleen geraadpleegd, indien de relevante segmenttabel-ingang niet in het slaaf-geheugen aanwezig is.
20 Details van de verwerkingseenheid 11 en het geheu gen 10 maken geen deel uit van de onderhavige uitvinding en zullen derhalve niet nader worden beschreven. Voorts wordt opgemerkt, dat het gebruik van segmenttabellen voor het vertalen van virtuele adressen in werkelijke 25 adressen algemeen bekend is, zodat dit evenmin nader wordt toegelicht.
Zoals in fig. 2 is weergegeven, is de adresvertaaleenheid 12 voorzien van een willekeurig toegankelijk geheugen 21 met 1024 geheugenposities, die van 0 tot 1023 30 zijn genummerd. De posities 256-1023 (aangeduid met het verwijzingscijfer 22) vormen het bovengenoemde slaaf-geheugen. De posities 0-63 (aangeduid met het verwijzingscijfer 23) vormen een ander geheugen, dat aangeduid wordt als het ATM-geheugen, waarvan het doel hierna nog wordt 35 toegelicht. De resterende posities van het geheugen 21 zijn voor andere doeleinden beschikbaar, hetgeen niet relevant is voor de onderhavige uitvinding.
Elke positie in het slaafgeheugen 22 bevat een kopie van één van de ingangen van de segmenttabel, alsmede het 40 segmentnummer van het bijbehorende segment.
3003797 - 5 -
Het geheugen 21 wordt geadresseerd door middel van een multiplexer 24, welke onder normale omstandigheden de uitgang van een mengcircuit (hashing circuit) 25 kiest.
.. Het mengcircuit 25 omvat een groep exclusieve OF-poorten 5 (niet weergegeven), dat bepaalde bits van het segmentnummer SN van het van de verwerkingseenheid ontvangen virtuele adres combineert, teneinde een uit 10 bits bestaand mengadres uit de groep 256-1023 te verkrijgen. Dit mengadres adresseert derhalve een positie in het slaafgeheugen-gedeelte 22 10 van het geheugen 21.
Het mengschema resulteert in een multi-naar-één-correspondentie van de segmentnummers met de mengadressen en derhalve in een multi-naar-één-correspondentie van de segmenttabel-ingangen met de posities van het slaafgeheugen. 15 De normale werking van de ATU is als volgt.
Als de verwerkingseenheid 11 een virtueel adres aan de ATU 12 aanbiedt, wordt het segmentnummer-gedeelte SN van het adres gemengd gecodeerd, waarbij het resulterende mengadres wordt benut voor het adresseren van het slaaf-20 geheugen 22. Het segmentnummer, dat in de geadresseerde positie van het slaafgeheugen 22 is vastgelegd, wordt uitgelezen en vergeleken met het segmentnummer-gedeelte SN van· het virtuele adres door middel van een comparator 26. Als deze segmentnummers overeenkomen wordt een signaal 25 HIT geleverd, waarmee wordt aangegeven, dat de positie de benodigde segmenttabel-ingang bevat. Het segmentbasis-adres SB kan derhalve uit het slaafgeheugen worden uitgelezen en bij het woordnummer-gedeelte WN van het virtuele adres worden opgeteld door middel van een optelcircuit 27, 30 teneinde het benodigde werkelijke adres RA te verkrijgen.
Indien echter de .segmentnummers niet aan elkaar gelijk zijn, wordt een signaal MISS geleverd. Zoals in fig. 1 is aangeduid wordt het signaal MISS als een inter-ruptiesignaal aan de verwerkingseenheid 11 geleverd, waar-35 door de momenteel uitgevoerde instructie wordt afgebroken.
De verwerkingseenheid 11 start vervolgens een speciale microprogramma-routine voor het afhandelen van deze interruptie. Volgens deze routine wordt de segmenttabel uit het hoofdgeheugen 10 geraadpleegd, waarbij de relevante in-40 gang wordt overgenomen in de momenteel geadresseerde positie 8003797 ί; - 6 - van het geheugen 21. Details van deze microprogramma-routine vormen geen onderdeel van de onderhavige uitvinding en worden hier niet nader toegelicht. De uitvoering van de instructie, welke door een interruptie werd afgebroken, wordt vervolgens 5 vanaf het begin opnieuw uitgevoerd. Nu dient, wanneer de instructie het virtuele adres aanbiedt, de bijbehorende segmenttabel-ingang in het slaafgeheugen te worden gevonden, zodat het virtuele adres op de gebruikelijke wijze kan worden vertaald.
10 De tot dusver beschreven inrichting werkt goed in het geval van instructies, welke slechts naar één operand verwijzen. Bij de uitvoering van bepaalde instructies kan het echter noodzakelijk zijn, dat toegang tot verschillende operands nodig is. Dit levert evenmin problemen op, 15 zolang als de segmenttabel-ingangen van deze operands alle met verschillende posities van het slaafgeheugen 22 corresponderen. Indien echter twee (of meer) van de segmenttabel-ingangen corresponderen met de zelfde positie van het slaafgeheugen komt de inrichting in een "thrashing"-toestand, 20 waarin, indien geen speciale voorzorgsmaatregelen worden getroffen,-de instructie doorlopend zou worden onderbroken en opnieuw worden gestart, omdat nooit de benodigde segment-tabel-ingangen gelijktijdig in het slaafgeheugen zouden worden gevonden.
25 Bij de beschreven inrichting wordt deze "thrashing"- toestand als volgt detecteerd. Wanneer een signaal MISS optreedt, wordt het mengadres, dat op dat moment op de uitgang van het mengcircuit 25 aanwezig is, in een register 28 geladen. Elk verschijnende mengadres wordt vergeleken .
30 met de momentele inhoud van het register 28 door middel van een comparator 29. De uitgang van de comparator 29 is verbonden met de ene ingang van een EN-poort 30, waarvan de andere ingang het signaal MISS ontvangt. De EN-poort 30 wordt derhalve telkens vrijgegeven, wanneer een signaal 35 MISS met betrekking tot het zelfde mengadres voor de tweede maal wordt geleverd (dat wil zeggen wanneer de inrichting in een "trashing"-toestand komt). Het uitgangssignaal van de EN-poort 30 stelt een bistabiele trekker 31 in, waardoor de adresvertaaleenheid 12 in een werkmodus wordt gebracht, 40 welke als de "anti-thrashing"-modus wordt aangeduid. In de 8003797
Vi - 7 - ingestelde toestand levert de bistabiele trekker 31 een signaal ATM, dat de multiplexer 24 omschakelt, waardoor de multiplexer 24 in plaats van het mengadres de uitgang van een teller 32 kiest. De teller 32 heeft een capaciteit van zes bits 5 en kan derhalve een signaal leveren met een waarde van 0 tot 63. De uitgang van de teller 32 kan hierdoor het gedeelte van het geheugen 21 adresseren, dat in het voorafgaande als het ATM-geheugen 23 werd aangeduid. De teller 32 wordt telkens op nul teruggesteld, als een instructie wordt gestart of 10 opnieuw wordt gestart, terwijl de inhoud van de teller telkens met één increment wordt verhoogd, als een virtueel adres ter vertaling wordt aangeboden. Het ATM-geheugen 23 werkt hierdoor als een "eerst in-eerst uit"-of wachtrijgeheugen.
Uit het voorgaande blijkt, dat in de "anti-thrashing"-15 modus het gebruik van het slaafgeheugen 22 tijdelijk wordt onderbroken en in plaats hiervan het ATM-geheugen 23 wordt benut. In eerste instantie is het ATM-geheugen 23 leeg, waarbij telkens wanneer een nieuw virtueel adres ter vertaling wordt aangeboden een signaal MISS wordt geleverd, 20 waardoor de instructie wordt afgebroken en de relevante seg-menttabel-ingang in de momenteel geadresseerde positie van het geheugen 21 wordt overgenomen. De door de instructie benodigde segmenttabel-ingangen worden één voor één overgenomen in opeenvolgende posities van het ATM-geheugen 23.
25 De instructie kan vervolgens geheel worden voltooid zonder een verdere interruptie.
Als de instructie is beëindigd, levert de verwer-kingseenheid 11 een signaal EI, dat het einde van de instructie aangeeft en dat de bistabiele trekker 31 terug-30 stelt, waardoor de adresvertaaleenheid 12 naar de normale werkmodus terugkeert.
Bij wijze van voorbeeld wordt aangenomen dat een bepaalde instructie drie operands oproept met de seg-mentnummers SN1, SN2 en SN3. Voorts wordt aangenomen, dat 35 deze segmentnummers na te zijn gemengd, de mengadressen A, B en A opleveren. Twee van de segmentsnummer (SN1 en SN3) leveren derhalve het zelfde mengadres (A) op. Met andere woorden twee van de benodigde segmenttabel-ingangen corresponderen met de zelfde positie van het slaafgeheugen, zodat 40 beide ingangen niet gelijktijdig in het slaafgeheugen aanwe- 8003797 - 8 - zig kunnen zijn.
Deze toestand zal op de beschreven wijze worden gedetecteerd door de in fig. 2 afgebeelde circuits, waarbij de bistabiele trekker 31 zal worden ingesteld, waardoor de 5 "anti-thrashing"-modus wordt gestart. In deze modus zullen de drie benodigde segmenttabel-ingangen in de segmenttabel uit het hoofdgeheugen worden opgezocht en overgenomen in deposities 0,1 en 2 van het ATM-geheugen 23. De instructie kan dan worden voltooid, waarbij de inhoud van het ATM-geheu-10 gen 23 wordt gebruikt voor het vertalen van de virtuele adressen van de operands.
De uitvinding is niet beperkt tot het in het voorgaande beschreven uitvoeringsvoorbeeld, dat binnen het kader der uitvinding op verschillende manieren kan worden gevarieerd.
15 In de beschreven inrichting maken het slaafgeheugen 22 en het ATM-geheugen 23 deel uit van het zelfde willekeurig toegankelijke geheugen 21. Het is echter ook mogelijk om deze beide geheugens uit te voeren als fysiek gescheiden geheugens.
20 De uitvinding werd hierboven toegelicht aan de hand van het overbrengen van segmenttabel-ingangen naar een slaafgeheugen. Opgemerkt wordt echter, dat de uitvinding ook kan worden toegepast voor het overbrengen van andere typen gegevens (bijvoorbeeld operands) vanuit een hoofdge-25 heugen naar een slaafgeheugen.
8003737
Claims (2)
1. Inrichting voor het verwerken van gegevens, voorzien van een hoofdgeheugen en een kleiner, sneller slaaf-geheugen, waarin op aanvraag gegevensonderdelen uit het hoofdgeheugen worden overgenomen, waarbij de gegevensonderdelen uit 5 het hoofdgeheugen worden overgebracht naar posities van het slaafgeheugen volgens een multi-naar-éën-correspondentie-schema, met het kenmerk, dat tijdens bedrijf een test wordt uitgevoerd teneinde toestanden te detecteren, waarin twee (of meer) gegevensonderdelen beschikbaar dienen 10 te zijn in het geheugen met hoge toegangssnelheid, waarbij echter beide onderdelen corresponderen met de zelfde positie in het slaafgeheugen (22), zodat zij niet gelijktijdig in het slaafgeheugen aanwezig kunnen zijn, en waarbij wanneer de genoemde toestand wordt gedetecteerd het gebruik 15 van het slaafgeheugen (22) tijdelijk wordt onderbroken en de benodigde gegevensonderdelen alle worden overgenomen in een ander geheugen (23), waarvan de capaciteit kleiner is dan van het slaafgeheugen en waarvan de toegangssnelheid vergelijkbaar is met die van het slaafgeheugen. 20
2. Inrichting volgens conclusie 1, m e .t het kenmerk, dat het genoemde andere geheugen (23) wordt bedreven als een "eerst in-eerst uit"-geheugen. 800 3 7 97
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB7923329A GB2052117B (en) | 1979-07-04 | 1979-07-04 | Data processing systems |
GB7923329 | 1979-07-04 | ||
BE201700 | 1980-08-08 | ||
BE0/201700A BE884708A (fr) | 1979-07-04 | 1980-08-08 | Dispositif de traitement de donnees a deux niveaux de memorisation |
BE884708 | 1980-08-08 | ||
BE884708 | 1980-08-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
NL8003797A true NL8003797A (nl) | 1981-01-06 |
Family
ID=27158696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8003797A NL8003797A (nl) | 1979-07-04 | 1980-07-01 | Inrichting voor het verwerken van gegevens. |
Country Status (6)
Country | Link |
---|---|
US (1) | US4380797A (nl) |
BE (1) | BE884708A (nl) |
DE (1) | DE3025167C2 (nl) |
FR (1) | FR2461329A1 (nl) |
GB (1) | GB2052117B (nl) |
NL (1) | NL8003797A (nl) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2137782B (en) * | 1983-03-24 | 1986-11-26 | Int Computers Ltd | Data transformation circuits |
US5276826A (en) * | 1988-01-04 | 1994-01-04 | Hewlett-Packard Company | Apparatus for transforming addresses to provide pseudo-random access to memory modules |
JPH0821003B2 (ja) * | 1992-08-07 | 1996-03-04 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータ・キャッシュ・システム用の加算器/ハッシュ回路 |
US5584002A (en) * | 1993-02-22 | 1996-12-10 | International Business Machines Corporation | Cache remapping using synonym classes |
US6745292B1 (en) | 1995-12-08 | 2004-06-01 | Ncr Corporation | Apparatus and method for selectively allocating cache lines in a partitioned cache shared by multiprocessors |
GB9909539D0 (en) * | 1999-04-27 | 1999-06-23 | Ncipher Corp Limited | Data storage and retrieval |
US7107431B2 (en) * | 2004-02-19 | 2006-09-12 | International Business Machines Corporation | Apparatus and method for lazy segment promotion for pre-translated segments |
US7117337B2 (en) * | 2004-02-19 | 2006-10-03 | International Business Machines Corporation | Apparatus and method for providing pre-translated segments for page translations in segmented operating systems |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1354827A (en) * | 1971-08-25 | 1974-06-05 | Ibm | Data processing systems |
US3781808A (en) * | 1972-10-17 | 1973-12-25 | Ibm | Virtual memory system |
US3825904A (en) * | 1973-06-08 | 1974-07-23 | Ibm | Virtual memory system |
GB1515376A (en) * | 1975-07-09 | 1978-06-21 | Int Computers Ltd | Data storage systems |
DE2547488C2 (de) * | 1975-10-23 | 1982-04-15 | Ibm Deutschland Gmbh, 7000 Stuttgart | Mikroprogrammierte Datenverarbeitungsanlage |
US4053948A (en) * | 1976-06-21 | 1977-10-11 | Ibm Corporation | Look aside array invalidation mechanism |
DE2641722C3 (de) * | 1976-09-16 | 1981-10-08 | Siemens AG, 1000 Berlin und 8000 München | Hierarchisch geordnetes Speichersystem für eine datenverarbeitende Anlage mit virtueller Adressierung |
-
1979
- 1979-07-04 GB GB7923329A patent/GB2052117B/en not_active Expired
-
1980
- 1980-07-01 NL NL8003797A patent/NL8003797A/nl not_active Application Discontinuation
- 1980-07-03 DE DE3025167A patent/DE3025167C2/de not_active Expired
- 1980-07-04 FR FR8014969A patent/FR2461329A1/fr active Granted
- 1980-07-07 US US06/165,854 patent/US4380797A/en not_active Expired - Lifetime
- 1980-08-08 BE BE0/201700A patent/BE884708A/fr not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE3025167A1 (de) | 1981-01-15 |
GB2052117A (en) | 1981-01-21 |
FR2461329A1 (fr) | 1981-01-30 |
GB2052117B (en) | 1982-10-20 |
BE884708A (fr) | 1981-02-09 |
FR2461329B1 (nl) | 1983-07-01 |
US4380797A (en) | 1983-04-19 |
DE3025167C2 (de) | 1986-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3735360A (en) | High speed buffer operation in a multi-processing system | |
NL192144C (nl) | Informatieverwerkende inrichting. | |
US4325116A (en) | Parallel storage access by multiprocessors | |
KR880000299B1 (ko) | 캐쉬장치 | |
US3810117A (en) | Stack mechanism for a data processor | |
US5430856A (en) | Data processing system simultaneously performing plural translations of virtual addresses having different page sizes | |
US4445174A (en) | Multiprocessing system including a shared cache | |
US3947823A (en) | Means for coordinating asynchronous main store accesses in a multiprocessing system using virtual storage | |
US4520441A (en) | Data processing system | |
JP3749732B2 (ja) | コンピュータ・バス上の共用リソースに対する高速アクセス | |
EP0492859A2 (en) | Translation lookaside buffer | |
US5278963A (en) | Pretranslation of virtual addresses prior to page crossing | |
KR970011208B1 (ko) | 파이프라인된 기록버퍼 레지스터 | |
JPS6118222B2 (nl) | ||
CA2058259C (en) | Apparatus for increasing the number of hits in a translation lookaside buffer | |
US6370617B1 (en) | Non-stalling pipeline tag controller | |
US3911401A (en) | Hierarchial memory/storage system for an electronic computer | |
NL8003797A (nl) | Inrichting voor het verwerken van gegevens. | |
US5829024A (en) | Hierarchical cache memory system and method for controlling data coherency between a primary and a secondary cache | |
EP0519685A1 (en) | Address translation | |
GB888023A (en) | Table lock-up system for a data processing device | |
KR0128506B1 (ko) | 다른 컴퓨터 시스템과 통신 가능한 데이타 처리 시스템 | |
JPS6148745B2 (nl) | ||
GB2055233A (en) | Data processing system including a cache store | |
JPS6478361A (en) | Data processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A85 | Still pending on 85-01-01 | ||
BA | A request for search or an international-type search has been filed | ||
BB | A search report has been drawn up | ||
BC | A request for examination has been filed | ||
BV | The patent application has lapsed |