DE3024296A1 - Doppelgatter-metalloxid-feldeffekt- halbleiterelement - Google Patents

Doppelgatter-metalloxid-feldeffekt- halbleiterelement

Info

Publication number
DE3024296A1
DE3024296A1 DE19803024296 DE3024296A DE3024296A1 DE 3024296 A1 DE3024296 A1 DE 3024296A1 DE 19803024296 DE19803024296 DE 19803024296 DE 3024296 A DE3024296 A DE 3024296A DE 3024296 A1 DE3024296 A1 DE 3024296A1
Authority
DE
Germany
Prior art keywords
gate
electrode
semiconductor
source electrode
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19803024296
Other languages
English (en)
Inventor
Tsuyoshi Kuramoto
Hirohito Tanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3024296A1 publication Critical patent/DE3024296A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41758Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • Die Erfindung bezieht sich auf ein Doppelgatter-Metalloxid-
  • Feldeffekt-Halbleiterelement gemäß dem Oberbegriff des Anspruchs 1.
  • Feldeffekt-Metalloxid-Halbleiterelemente - in der Folge MOS FET genannt - werden als Feldeffekt-Halbleiterelemente mit isoliertem Gatter für FM Tuner für Radioempfänger und Stereoanlagen verwendet. Zur Verbesserung der Hochfrequenzeigenschaften erscheint es bei derartigen MOS FET Elementen notwendig, die Rückkopplungskapazität zwischen Abfluß und Gatter zu verringern. Für derartige Anwendungen werden sehr häufig MOS FET Elemente mit vier Anschlüssen, d.h.
  • mit zwei getrennten Gattern, verwendet, bei welchen auf einem einzigen Substrat eine Quelle, ein Abfluß sowie zwei zwischen der Quelle und dem Abfluß vorgesehene Gatter vorgesehen sind.
  • Im folgenden soll nunmehr auf Figuren 1 bis 3 Bezug genommen werden, in welchen eine MOS FET Anordnung bekannter Bauweise sowie deren Anordnung innerhalb einer Schaltungsanordnung gezeigt sind. Gemäß Fig. 1 ist auf einem P-Typ-Substrat 20 eine SiO2-Schicht 10 vorgesehen, welche mit entsprechenden Elektroden versehen ist. Eine Quellenelektrode 1 ist dabei mit einem Lötkopf 1a versehen, von welchem aus ein nach außen führender Anschluß erfolgt. Innerhalb der Quellenelektrode 1 verläuft eine erste Gatterelektrode 2 eines ersten Gatterbereiches parallel zu der Quellenelektrode 1. Die erste Gatterelektrode 2 ist mit einem Lötkopf 2a versehen, der zu einem äußeren Anschluß führt. Innerhalb der ersten Gatterelektrode 2 ist ferner eine zweite Gatterelektrode 3 eines zweiten Gatterbereiches vorgesehen, die im wesentlichen parallel zu der ersten Gatterelektrode 2 verläuft. Die zweite Gatterelektrode 3 ist mit einem Lötkopf 3a versehen, der mit einem äußeren Anschluß verbunden ist.
  • Schließlich ist innerhalb der zweiten Gatterelektrode 3 noch eine Abflußelektrode 4 vorgesehen.
  • Fig. 2 zeigt eine Schnittansicht entlang der Linie 2-2 von Fig. 1. Gemäß dieser Figur sind auf der oberen Fläche des P-Typ-Substrats 20 beispielsweise durch Diffusion ein erster Halbleiterbereich 21 des N -Typs (Quellenbereich), ein zweiter Halbleiterbereich 22 des N-Typs sowie ein dritter Halbleiterbereich 23 des Ii -Typs aufeinander folgend aufgebracht. Die Quellenelektrode 1 steht über ein Loch innerhalb der SiO2-Schicht 10 direkt in Kontakt mit dem ersten Halbleiterbereich 21 des N+ -Typs. In entsprechender Weise steht die Quellenelektrode 4 über ein anderes Loch innerhalb der SiO2-Schicht 10 direkt in Kontakt mit + dem dritten Halbleiterbereich 23 des N -Typs. Die erste Gatterelektrode 2 liegt zwischen den beiden Halbleiterbereichen 21 und 22 und ergibt sich über die Dicke einer Gatterisolierschicht 24. Die zweite Gatterelektrode 3 liegt zwischen den beiden Halbleiterbereichen 22 und 23 und ergibt sich über die Dicke einer Gatterisolierschicht 25. Die Klemmenanschlüsse 1b und 4b sind mit der Quellen-und Abflußelektrode 1 bzw. 4 verbunden, während die Anschlüsse 2b und 3b mit den beiden Gatterelektroden 2 und 3 verbunden sind. Die äußeren Anschlußklemmen 2b und 3b führen dabei zu den Lötköpfen.2a bzw. 3a, wobei diese Verbindung in der Zeichnung gestrichelt dargestellt ist.
  • Der Anschluß der bisher bekannten MOS FET Elemente mit vier Anschlüssen gemäß Fig. 1 und 2 erfolgt entsprechend Fig. 3.
  • Eine Gleichstromquelle 26 ist mit der dargestellten Polarität zwischen der Anschlußklemme 3b der zweiten Gatterelektrode 3 und. der Anschlußklemme 1b der Quellenelektrode 1 angeschlossen. Eine Signalquelle 27 ist hingegen zwischen der Anschlußklemme 2b der ersten Gatterelektrode und der Anschlußklemme 1b der Quellenelektrode 1 vorgesehen. Eine nicht dargestellte Belastung ist zwischen den Außenklemmen 1b der Quellenelektrode und der Anschlußklemme 4b der Abflußelektrode 4 vorgesehen. Auf diese Weise wird die Rückkopplungskapazität zwischen der Quellenelektrode 1 und dem ersten Gatterbereich verringert, wodurch sich die Hochfrequenzeigenschaften des Elements verbessern. Bei der bekannten Anordnung muß jedoch die Gleichspannung auf irgendwelche Weise zwischen der Anschlußklemme 3b der zweiten Gatterelektrode 3 und der Anschlußklemme 1b der Quellenelektrode 1 zugeführt werden. Diese Gleichspannung wird gewöhnlich zur Erzielung der gewünschten Vorspannungen mit Hilfe von Widerständen und Spannungsteilung erzielt. Zur Erzielung vorgegebener Vorspannungswerte sind demzufolge Widerstandselemente notwendig, was zu zusätzlichen Arbeitsschritten führt und die Herstellungskosten erhöht. Derartige Widerstandselemente erfordern ferner einen zusätzlichen Raum, was die Kompaktierung von Geräten, welche mit derartigen MOS FET Elementen versehen sind, erschwert.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein MOS FET Halbleiterelement der eingangs genannten Art zu schaffen, bei welchem die Notwendigkeit des Vorsehens vorgegebener Vorspannungswerte zwischen Quellenelektrode und zweiter Gatterelektrode entfällt und bei welchem die Anzahl der äußeren Anschlüsse verringert ist.
  • Erfindungsgemäß wird dies durch Vorsehen der im Anspruch 1 aufgeführten Merkmale erreicht.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich an-.
  • hand der Unteransprüche.
  • Die Erfindung soll nunmehr anhand von Ausführungsbeispielen näher erläutert und beschrieben werden, wobei auf die beigefügte Zeichnung Bezug genommen ist. Es zeigen: Fig. 1 eine Draufsicht auf die Elektrodenanordnung eines MOS FET Elementes mit Doppelqatter bekannter Bauweise, Fig. 2 eine schematische Schnittansicht entlang Linie 2-2 von Fig. 1, Fig. 3 eine Schaltungsanordnung zum Anschluß des Elementes von Fig. 1 und 2, Fig. 4 eine Draufsicht der Elektrodenanordnung eines MOS FET Elementes gemäß der Erfindung, Fig. 5 eine schematische Schnittansicht entlang Linie 5-5 von Fig. 4, Fig 6 eine Schnittansicht ähnlich Fig. 5 einer abgewandelten Ausführungsform eines MOS FET Elementes gemäß der Erfindung und Fig. 7 und 8 Schnittansichten zur Erläuterung des Herstellungsverfahrens zur Veränderung der Schwellwertspannungen der beiden Gatterbereiche.
  • Gemäß Fig. 4 ist eine erste Elektrode 11 mit einem Lötkopf liga, eine erste Gatterelektrode 12, eine zweite Gatterelektrode 13 und eine Abflußelektrode 14 vorgesehen, wobei diese Elemente entsprechend wie in Fig. 1 ausgebildet sind.
  • Andere Elemente sind mit den gleichen Bezugszeichen wie in Fig. 1 bezeichnet, wobei auf eine genaue Beschreibung dieser Elemente verzichtet ist.
  • Die Anordnung von Fig. 4 unterscheidet sich von der Anordnung von Fig. 1 dahingehend, daß die Quellenelektrode 11 und die zweite Gatterelektrode 13 mit Hilfe einer leitfähigen Schicht auf der SiO2-Schicht 10 in einem Stegbereich 28 miteinander verbunden sind, so daß demzufolge der in Fig. 1 gezeigte Lötkopf 3a und demzufolge auch die in Fig#. 2 gezeigte äußere Anschlußklemme 3b der zweiten Gatterelektrode 3 weggelassen sind. Der Stegbereich 28 kann beispielsweise aus demselben Material wie die Quellenelektrode 11 hergestellt sein. Die Elektrodenanordnung von Fig. 4 kann demzufolge erreicht werden, indem die Elektrodenanordnung von Fig. 1 geringfügig abgeändert wird. Da die Elektroden beispielsweise aus einer Aluminiumschicht bestehen, kann der Stegbereich 28 ebenfalls aus einer Aluminiumschicht bestehen.
  • Fig. 5 zeigt eine Schnittansicht entlang der Linie 5-5 von Fig. 4. Gemäß Fig. 5 ist ein erster Gatterbereich mit einer ersten Gatterelektrode 12 oberhalb einer Gatterisolierschicht 24 aus SiO2 sowie ein zweiter Gatterbereich mit einer zweiten Gatterelektrode 13 auf einer Gatterisolierschicht 25 vorgesehen. Bei dieser Ausführungsform ist die Schwellwertspannung V2 des zweiten Gatterbereiches höher als die Schwellwertspannung V1 des ersten Gatterbereiches, und zwar um den Wert der Spannung der in Fig. 3 dargestellten Spannungsquelle 26. Im Rahmen der vorliegenden Erfindung kann eine zufriedenstellende Funktionsweise erreicht werden, in dem die Werte V1 und V2 beispielsweise auf-1 Volt bzw.
  • 2 Volt festgelegt werden Die äußere Anschlußklemme 11b der Quellenelektrode sowie die zweite Gatterelektrode 13 sind in Fig. 5 mit Hilfe einer gestrichelten Linie verbunden.
  • Diese Verbindung ergibt sich durch den in Fig. 4 dargestellten Stegbereich 28. Die Größe der Schwellwertspannung V2, die in Übereinstimmung mit der Dicke der Gatterisolierschicht 25 und der Breite und Länge des Gatters gesteuert ist, kann ebenfalls durch Ioneneinpflanzung in den Gatterbereich beeinflußt werden, um auf diese Weise die Störstellenkonzentration innerhalb des Kanalsbereiches zu verändern.
  • Unter Bezugnahme auf die Fig. 6 und 7 wird im Rahmen eines Beispiels beschrieben, wie die Schwellwertspannungen der zwei Gatterbereiche durch Ionenimplantation beeinflußt werden können. Gemäß Fig. 7 wird nach der Herstellung der Halbleiterbereiche 21 bis 23 sowie der SiO2-Schicht 10 der erste Gatterbereich mit einer Abdeckschicht 30 bedeckt und in den Kanalbereich des zweiten Gatterbereiches p31 12 -2 implantiert, so daß eine Dosismenge Q von 1 x 1012 cm bei einer Beschleunigungsspannung von 90 keV erzielt wird.
  • Daraufhin wird dann die Abdeckschicht 30 auf dem Kanalbereich des ersten Gatterbereiches entfernt und in den ersten 31 Gatterbereich p implantiert, so daß sich eine Dosismenge Q' von 2 x 1011 cm 2 bei einer Beschleunigungsspannung von ebenfalls 90 keV ergibt, so wie dies schematisch in Fig. 8 dargestellt ist. Dasselbe Ziel kann jedoch ebenfalls mit umgekehrter Reihenfolge der Ionenimplantation erreicht werden. In diesem Fall können die Ionen so implantiert wer-12 -2 den, daß sich eine Dosismenge Q von 2 x 10 cm ergibt, indem die Abdeckschicht 30 auf dem ersten Gatterbereich hergestellt wird, nachdem zuvor Ionen mit einer Dosismenge Q' von 2 x 1011 cm 2 in der Art von Fig. 8 auf dem ersten Gatterbereich implantiert worden sind.
  • Eine abgewandelte Ausführungsform der Erfindung ist in Fig. -6 gezeigt. Bei dieser Ausführungsform ist der äußere Anschluß 12b der ersten Gatterelektrode 12 und der äußere Anschluß 14b der Abflußelektrode 14 auf einer Hauptfläche des Halbleitersubstrats 20 gebildet, während der Außenanschluß 11b der Quellenelektrode 11 auf der anderen Hauptfläche des Substrats gebildet ist. In diesem Fall ist eine p+ -Schicht 31 auf der zuletzt genannten zweiten Hauptfläche des Substrats 20 vorgesehen und wird zur Erzielung des Außenanschlusses der Quelle verwendet, ohne daß dabei eine besondere Anschlußklemme 11b vorgesehen sein muß. Bei dieser Ausführungsform sind die Quellenelektrode 11 und die zweite Gatterelektrode 13 ebenfalls mit Hilfe eines Stegbereiches 28 miteinander verbunden, so wie dies bereits in Fig. 4 gezeigt ist. Um die die Quellenelektrode 11 mit der p -Typ-Schicht 31 elektrisch zu verbinden, kann eine Schicht hoher Störstellenkonzentration zwischen den beiden Hauptflächen des Substrats 20 vorgesehen sein. Falls das Substrat 20 dünn ist, muß eine derartige Schicht hoher Störstellenkonzentration zur Verbindung der beiden Hauptflächen nicht besonders vorgesehen sein. Da die p -Typ-Schicht 31 mit dem äußeren Gehäuse verbunden ist, muß in manchen Fällen die Anschlußklemme 11b nicht vorgesehen sein.
  • So wie sich dies anhand der obigen Beschreibung ergibt, wird die Anzahl der äußeren Anschlüsse im Rahmen der vorliegenden Erfindung auf drei (11b, 12b und 14 gemäß Fig. 5) bzw. zwei (12b und 14b gemäß Fig. 6) reduziert. Ferner erweist es sich als nicht notwendig, eine Vorspannung zwischen der zweiten Gatterelektrode und der Quellenelektrode anzulegen. Ferner können mibt Hilfe bekannter Verfahren die Schwellwertspannungen der ersten und zweiten Gatterbereiche sehr leicht beeinflußt werden, während eine elektrische 'Kupplung zwischen der zweiten Gatterelektrode und der Quellenelektrode durch geringfügige Veränderung der Elektrodenanordnung erzielbar ist. Es sei verstanden, daß die vorliegende Erfindung ebenfalls bei p-Kanal-MOS-Elementen anwendbar ist.
  • L e e r s e i t e

Claims (4)

  1. Doppelgatter-Metalloxid-Feldeffekt-Halblejterelement Patentansprüche iDoppelgatter-Metalloxid-Halbleiterelement, bestehend aus einem Halbleitersubstrat der ersten Leitungsart, drei darauf angeordneten Halbleiterbereichen der zweiten Leitungsart,mit einer Quellenelektrode auf dem ersten Halbleiterbereich und einer Abflußelektrode auf dem dritten Halbleiterbereich, wobei zusätzlich zwischen dem ersten und dem zweiten Halbleiterbereich über eine Gatterisolierschicht hinweg ein erster Gatterbereich mit einer ersten Gatterelektrode sowie zwischen dem zweiten und dritten Halbleiterbereich über eine andere Gatterisolierschicht hinweg ein zweiter Gatterbereich mit einer zweiten Gatterelektrode vorhanden sind, dadurch g e k e n n z e i c h n e t , daß bei unterschiedlichen Schwellwertspannungen (V1, V2) beider Gatterbereiche (24, 25) eine der beiden Gatterelektroden (12, 13) direkt mit der Quellenelektrode (11) verbunden ist.
  2. 2. Halbleiterelement nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß bei einer höheren Schwellwertspannung (V2) des zweiten Gatterbereiches (25) als die Schwellwertspannung (V1) des ersten Gatterbereiches (24) die Gatterelektrode (13) des zweiten Gatterbereiches (25) mit der Quellenelektrode (11) verbunden ist.
  3. 3. Halbleiterelement nach Anspruch 2, dadurch g e k e n n.-z e i c h n e t , daß die Quellenelektrode (11) und die zweite Gatterelektrode (13) des zweiten Gatterbereiches (25) mit Hilfe eines leitfähigen Stegbereiches (28) miteinander verbunden sind, der in der Nähe der Isolierschicht (10) auf dem Substrat der ersten Leitungsart vorhanden ist und aus demselben Material wie die Elektroden (11, 13) besteht.
  4. 4. Halbleiterelement nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß alle Elektroden (11 bis 14) auf einer Hauptfläche des Halbleitersubstrats (12) der ersten Leitungsart angeordnet sind, ferner daß die äußere Anschlußklemme (12b) der Gatterelektrode (12) des ersten Gatterbereiches sowie die äußere Anschlußklemme (14b) der Abflußelektrode (14) auf derselben Seite des Halbleitersubstrats (20) angeordnet sind, und daß eine Halbleiterschicht (31) der ersten Leitungsart höhererstörstellenkonzentration als die des Halbleitersubstrats (20) der ersten Leitungsart auf der anderen Hauptfläche des Halbleitersubstrats (20) vorgesehen ist, wobei diese Halbleiterschicht (31) höherer Störstellenkonzentration als äußere Anschluß schicht für die Quellenelektrode (11) dient.
DE19803024296 1979-06-29 1980-06-27 Doppelgatter-metalloxid-feldeffekt- halbleiterelement Ceased DE3024296A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8149879A JPS567479A (en) 1979-06-29 1979-06-29 Field-effect type semiconductor device

Publications (1)

Publication Number Publication Date
DE3024296A1 true DE3024296A1 (de) 1981-01-08

Family

ID=13748036

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803024296 Ceased DE3024296A1 (de) 1979-06-29 1980-06-27 Doppelgatter-metalloxid-feldeffekt- halbleiterelement

Country Status (2)

Country Link
JP (1) JPS567479A (de)
DE (1) DE3024296A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0076006A2 (de) * 1981-09-25 1983-04-06 Koninklijke Philips Electronics N.V. Halbleiteranordnung mit einem Feldeffekttransistor
WO1985002061A1 (en) * 1983-10-28 1985-05-09 Hughes Aircraft Company Multi-gate field effect transistor
EP0309748A1 (de) * 1987-09-28 1989-04-05 Siemens Aktiengesellschaft Rückwirkungsarme MOS-Triode

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4684967A (en) * 1984-05-04 1987-08-04 Integrated Logic Systems, Inc. Low capacitance transistor cell element and transistor array
CA1313571C (en) * 1987-10-26 1993-02-09 John W. Palmour Metal oxide semiconductor field-effect transistor formed in silicon carbide
JPH0258238A (ja) * 1988-08-23 1990-02-27 Nec Corp 電界効果トランジスタの製造方法
JPH0770723B2 (ja) * 1988-11-17 1995-07-31 日本電気株式会社 デュアルゲートmos電界効果トランジスタ
US5040045A (en) * 1990-05-17 1991-08-13 U.S. Philips Corporation High voltage MOS transistor having shielded crossover path for a high voltage connection bus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54986A (en) * 1977-06-06 1979-01-06 Hitachi Ltd Reducing method of voltage dependancy for fet output capacity

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0076006A2 (de) * 1981-09-25 1983-04-06 Koninklijke Philips Electronics N.V. Halbleiteranordnung mit einem Feldeffekttransistor
EP0076006A3 (de) * 1981-09-25 1984-08-22 Koninklijke Philips Electronics N.V. Halbleiteranordnung mit einem Feldeffekttransistor
WO1985002061A1 (en) * 1983-10-28 1985-05-09 Hughes Aircraft Company Multi-gate field effect transistor
EP0309748A1 (de) * 1987-09-28 1989-04-05 Siemens Aktiengesellschaft Rückwirkungsarme MOS-Triode

Also Published As

Publication number Publication date
JPS567479A (en) 1981-01-26

Similar Documents

Publication Publication Date Title
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE2706623C2 (de)
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE1489893B1 (de) Integrierte halbleiterschaltung
EP0093786B1 (de) Verfahren zum Herstellen einer planaren monolithisch integrierten Festkörperschaltung mit mindestens einem Isolierschicht-Feldeffekttransistor und mit mindestens einem Bipolartransistor
DE68920491T2 (de) Integrierte Halbleiterschaltung, bestehend aus einer Differenztransistorschaltung mit einem Paar von FETs.
DE2311915B2 (de) Verfahren zur herstellung von elektrisch leitenden verbindungen zwischen source- und drain-bereichen in integrierten mos-schaltkreisen
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE2242026A1 (de) Mis-feldeffekttransistor
DE1918222A1 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP0033003A2 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2834759C2 (de) Schutzeinrichtung für die isolierte Gate-Elektrode eines MOS-Halbleiterbauelements
EP0129045B1 (de) Verfahren zum Herstellen eines integrierten Isolierschicht-Feldeffekttransistors mit zur Gateelektrode selbstausgerichteten Kontakten
DE2704647A1 (de) Widerstand mit gesteuert einstellbarer groesse
DE2109928A1 (de) Feldeffekt Transistor
DE2503864B2 (de) Halbleiterbauelement
DE2300116A1 (de) Hochfrequenz-feldeffekttransistor mit isolierter gate-elektrode fuer breitbandbetrieb
DE3142448C2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE3024296A1 (de) Doppelgatter-metalloxid-feldeffekt- halbleiterelement
DE2851954A1 (de) Logisches schaltungsglied mit mos- transistoren
DE4441901C2 (de) MOSFET auf SOI-Substrat und Verfahren zu dessen Herstellung
DE69026675T2 (de) MIS-Kapazitätselement
DE1639349C3 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung
EP0122313A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem integrierten Isolierschicht-Feldeffekttransistor

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8131 Rejection