DE2038283C3 - Halbleiterbauelement - Google Patents
HalbleiterbauelementInfo
- Publication number
- DE2038283C3 DE2038283C3 DE2038283A DE2038283A DE2038283C3 DE 2038283 C3 DE2038283 C3 DE 2038283C3 DE 2038283 A DE2038283 A DE 2038283A DE 2038283 A DE2038283 A DE 2038283A DE 2038283 C3 DE2038283 C3 DE 2038283C3
- Authority
- DE
- Germany
- Prior art keywords
- area
- type
- region
- coating
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
- Formation Of Insulating Films (AREA)
Description
Die Erfindung betrifft ein Halbleiterbauelement
mit einem Halbleiterplättchen eines ersten Leitungstyps, mit einem ersten, innerhalb des Plättchens befindlichen
und sich zu dessen Oberfläche erstreckenden Bereich eines zweiten Leitungstyps, einem zweiten,
sich innerhalb des ersten Bereichs befindenden und sich zur Oberfläche erstreckenden Bereich des
ersten Leitungstyps, mit einem dritten, innerhalb des Pliittehens befindlichen und sich ebenfalls zu dessen
Oberfläche erstreckenden Bereich, der den ersten Bereich umgibt, jedoch im Abstand zu diesem liegt,
und der den gleichen Leitungstyp wie das Halbleiterplättchen, jedoch einen niedrigeren spezifischen
Widerstand aufweist, mit einem über den Bereichen auf der Oberfläche des Halbleitcrplättchens befindlichen
Schutzüberzug aus schwer schmelzbarem Material und mit auf dem Überzug verlaufenden, in
elektrischer Verbindung mit dem ersten und zweiten Bereich stehenden Kontaktunterlagen, die zur Befestigung
von Zulcitungsdrähtcn dienen, wobei der Schutzüberzug unterhalb der Verbindungsstellen
zwischen den Zuleiiungsdrähten und den Kontaktun'.erlagen im Vergleich zu dem über dem dritten
Bereich befindlichen Teil des Überzugs verhältnismäßig dick ausgebilc'et ist.
Aus der deutschen Auslegeschrifi 1 299 075 ist. ein
Verfahren zum Herstellen eines Planartransistors mit einem hoduihmigen Halbleiterkörper eines Leitungstyps
und einem die Basiszone im Abstand ungeben-
den Schutzring aus hochdotiertem Material des gleichen Leitungstyps bekannt, wobei die Basiszone
durch Eindiiiundieren von den entgegengesetzten Leitungstyp erzeugendem Dotierungsmaterial in
i:ner Öffnung einer auf einer Oberfläche des HaIb-
leiterköipers aufgebrachten Isolierschicht erzeugt
wird. Bei diesem bekannten Verfahren wird nach dem Herstellen der Basiszone die Isolierschicht in
einem die Basiszone umgebenden ringförmigen Bereich
entfernt: sodann wird auf der gesamten noch teilweise mit der Isolierschicht bedeckten Oberfläche
eine Metallschicht mit den I.eitungstyp des Halbleiterkörper erzeugendem DolierungsstolT aufgebracht
und mittels einer geeigneten Maskierungsät/-technik wieder teilweise derart entfernt, daß nur
as Material auf einem der Emitterzone entsprechenden
Bereich innerhalb d.r Basiszone und dem diese umgebenden, von der Isolierschicht freien ringförmigen
Bereich verbleibt. Nach dem Einlegieren des genannten Materials werden die einzelnen Zonen unter Anwendung
eines Maskierungsätzverfahrens kontaktiert. Weiterhin ist es aus der Zeitschrift Industrie-Elektrik
und Elektronik. 12. Jahrgang (1967), Nr. B 19, S. 388 bis 392, bekannt, auf einem Schutzüberzug
verlaufende Metalifilme als Kontaktunterlagen zur Befestigung von Zuleitungsdrähten zu verwenden,
wobei diese vorzugsweise nach dem Thermokompressionsverfahren angeschlossen werden. Eine
entsprechende Kontaktierungswc':,e für Halbleiterbauelemente
ist außerdem aus dem IBM Technical Disclosure Bulletin, Bd. 6. Nr. 2, Juli 1963, S. 94
und 95, bekannt.
Die obengenannten bekannten Anordnungen und Verfahren führen jedoch bei der Fertigung und im
Betrieb zu vielfältigen Schwierigkeiten, auf die nacnfolgend hingewiesen wird:
Verunreinigungen oder mechanische Beschädigungen der Oberfläche selbst oder angrenzender Bereiche
von Halbleiterbauelementen können deren elektrische Eigenschaften nachteilig beeinflussen.
Dies gilt allgemein für ein bekanntes Silicium Bauelement vom Planartyp. Bei einem solchen Siiicium-Planar-Bauelement
können Oberflächenverunreinigungen in der Grenzfläche zwischen der Siliciumoberfläche
und eines Überzuges aus Siliciumoxyd oder Verunreinigungen von an die Grenzfläche angrenzenden
Gebieten eine Kanalbildung hervorrufen. Unter Kanalbildung versteht man im wesentlichen
die Umkehrung des Leittingstyps eines Oberflächengebietes
oder eines Teiles davon in den entgegengesetzten Leitungstyp. Diese Umkehrung kann einen
Kurzschluß des Bereiches hervorrufen, falls sie über dem gesamten Oberflächengebiet eines Bereiches
vorliegt.
Ist der spezifische Widerstand eines Bereiches erhöht, so ist die Neigung zum Entstehen von Kanälen
stärker. Ist der spezifische Widerstand eines Bereiches herabgesetzt, so ist das Gegenteil der Fall. Als
Folge davon verhindert man im Stand der Technik
das Vorhandensein von vollständig über einen Bereich
reichenden Kanülen dadurch, daß man einen schmalen Oberflächenstreifen eines Bereiches hoch
dotiert. Existieren jedoch Kanäle auf den gegenüberliegenden
Seiten des hoch dotierten Streifens, so kann immer noch ein Kurzschluß auftreten. Elektrisch leitende
Verunreinigungen auf oder in dem Streifen können Kanäle quer über einen Streifen miteinander
verbinden. Ferner kann ein ungenaues Ausrichten einer zur Herstellung eines schmalen Streifens verwendeten
Maske dazu führen, daß ein unvollkommener Streifen entsteht. Dl·, s könnte eine Bahn hinterlassen,
in der ein Kanal einen Kurzschluß quer über einen Bereich bilden könnte. Aus diesen Gründen
wurden die genannten hochdotierten Streifen oder Schützlinge, wie sie im folgenden genannt werden,
ziemlich breit ausgebildet. "
Die bekannten Siliciimi-Planar-PNP-Transi-.loren
unterliegen auch der Kanalbildung quer über die (i'ierfläche des Kollektorbereiches.
Die geringe Größe vieler Planar-1 yp-Strukturen schreibt ofi vor, daß aufgedampfte Auflagekontakte
zur Herstellung der elektrischen Verbindungen mit den Basis- und llmitterbereichen verwendet werden
müssen. Diese Emitter- und Basiskontakte weisen im allgemeinen ein kleines Elektrodenteil auf. das integral
mit einer verhältnismäßig großen Kontaktunter-I a ge verbunden ist, an der ein Zuleitungsdralu angebracht
werden kann. Die Elektrodenteile der Kontakte stehen in elektrischer Verbindung mit den jeweiligen
Basis- und Emitterbereichen, und zwar durch kleine Öffnungen in dem Oxydüberzug hindurch,
der über den Bereichen liegt. Der Kontakt erstreckt sich von der Elektrode aus über die oberste
Fläche des Oxyds hin zur Kontaktunterlage, die über dem Kollektorbereich liegt. Die externen Schaltverbindu
gen sind mit der Kontaktunterlage des Auflagekontakles
verbunden. Diese externen Verbindungen werden gebräuchlicherweise durch herkömmliche
Druckverbindungsverfahren ausgeführt, wie z. B. durch Wärmedruckverfahren oder durch Ultraschallverfahren.
Es wirkt sich nachteilig aus, daß bei Verwendung eines erweiterten Schutzrings über die gesamte Kollektoroberfläche
die dünne Oxydschicht über dem Schutzring infolge des bei den Wärmedruck- oder Ultraschallverbindungsverfahren ausgeübten Drukkes
ungünstig beeinflußt werden kann. Darüber hinaus -nuß diese Oxydschicht undurchdringlich sein,
damit sie den Kollektor-Basis- und den Emitter-Kollektor-Potentialdifferenzen widerstehen kann.
Aus den vorgenannten Verbindungsverfahren
folgt, daß sich ein Kurzschluß unter den Emitter- und Basiszuleitungsdraht-Kontaktunterlagen ausbilden
kann. Die ungünstigen Bedingungen, unter denen sich Kurzschlüsse ausbilden können, müssen nicht
unmittelbar auftreten. Der Oxydüberzug kann jedoch so geschwächt werden, daß als Folge davon
Kurzschlüsse auftreten und die Bctriebszuverlässigkeit des Bauelementes nachteilig beeinflußt wird.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement der eingangs genannten Art
zu schaffen, welches bei gleichbleibend guten betrieblichen Eigenschaften besonders einfach zu fertigen
ist.
Zur Lösung Jisser Aufgabe sieht die Erfindung vor, daß sich die unter Anwendung von Druck erzeuEten
Verbindungsstellen zwischen den Zuleitungsdrähten und den Kontakiunterlayen über im Ahstand
voneinander innerhalb des dritten Bereiches angeuidneten
inselförmigen Bereichen des ersten Leiuingstvps
befinden.
Bei einem vorteilhaften Ausführungsbeispiel der Erfindung ist vorgesehen, daß das Halüleiierplättchen
aus einem I'-Tvp-Silicium gebildet ist, dab der
erste Bereich vom N-Tyρ ist, daß der zweite Bereich
vo;n P-T>p ist, daß der dritte Bereich vom P -Typ ίο ist, und daß der Überzug aus Siliciumoxyd besieht.
Ein wesentlicher Vorteil des erfindungsgemäßen Halbleiterbauelementes ist darin zu sehen, daß der
starke und schwer schmelzbare Überzug über dem Schutzring im Kollektorbereich in einem einzigen
Schritt hergestellt werden kann, indem eine unveränderte insel des ursprünglichen Kollektorbereiches
vollständig innerhalb des Schutzringes bestehen bleibt, auf welcher die Kontaktunterlagen aufgedampft
werden. Diese unveränderte Insel besitzt von Natur aus eine bedeutend diChcre Oxydschicht, als dies
bei den bekannten Anordnungen der Fall ist. Dadurch können die auf dieser stärkeren Oxidschicht
angeordneten Kontaktunterlagen für die Zuleitungs-L'ähte
den Belastungen durch die Druckverbindung wesentlich besser standhalten;
Außerdem hat sich gezeigt, daß die erfindungs-
gemäßen Halbleiterbauelemente auch bei starken thermischen und mechanischen Beanspruchungen
praktisch unbegrenzt mit außerordentlicher Zuverlässigkeit arbeiten.
Die Erfindung wird im folgenden beispielsweise an Hand der Zeichnung beschrieben; in dieser zeigt
F i g. 1 eine perspektivische Ansicht eines Halbleiterhauelementes,
das gemäß der Erfindung hergestellt ist. und
F i g. 2 ein Schnittbild nach Linie 2-2 der Fig. 1.
Fig. 1 zeigt einen Silicium-Planar-PNP-Transistor,
der ein P-Typ-Silicium-Plättchen 12 mit den Grundflächen 14 und 16 aufweist, von denen jede
Längen- und Breitenabmessungen von ungefähr 0,0508 cm besitzt. Die Dicke des Plättchens 12 beträgt
ungefähr 203.2 u. Auf der Oberfläche 14 sind zum Schütze ein schwer schmelzbarer Überzug aus
Siliciumoxyd und Aluminiumauflagekontakte 20 und 22 angebracht.
Wie aus F i g. 2 ersichtlich ist, befinden sich innerhalb des Plättchens 12 Bereiche von verschiedenem
Leitungstyp, die sich alle zur Oberfläche 14 hin erstrecken. Diese Bereiche enthalten einen N-leiteni"
den Basisbereich 24, einen P-Ieitenden Emiiterbereich 26 innerhalb des Bereiches 24 und einen P -;- -leitenden,
erweiterten Schutzringber'nch 28. Der Kollektorbereich
des Transistors bildet den Teil des Plättchens 1.1, der weder Emitterbereich 26 noch Basisbereich
24 und P ■· -Bereich 28 ist. Demgemäß besteht eil. Kollcktor-Basis-PN-Übergang 32 an der
Gleitfläche zwischen dem Bereich 24 und dem Plättchen 12. Ein Emitter-Basis-PN-Übcrgang 34
liegt an der Grenzfläche zwischen den Bereichen 24 und 26 vor.
Der Bacisbereich 24 besitzt auf der Oberfläche 14
Breiten- und Längenabmessungen von ungefähr 0,0178 cm und wird von einem schmalen Kollektorrand
36 mit ungefähr 0,0025 cm Breite umgeben. Der Rand 36 hat einen Abstand von wenigstens
0,0127 cm vom Umfang der Oberfläche 14. Der P -♦- Bereich
28 umgibt den Rand 36 und grenzt an diesem an und umgibt den Basisbereich 24 auf der
Fläche 14. an dem er jedoch nicht angrenzt, wobei
er von dem Bereich 24 durch den schmalen Kollcklorriind
36 getrennt ist. Der I' ; -Bereich 28 erstreckt
sich vom Rand 36 bis /um Umfang der Fläche 14, außer den darin befindlichen zwei Kollektorinseln
38 und 40. Die Kollektorinseln 38 und 4« liegen neben den gegenüberliegenden Seiten des Randes 36
und haben nach außen einen Abstand von diesem von ungefähr 0,0025 cm. Diese Inseln haben eine
halbkreisförmige Gestalt auf der Oberfläche 14 und eine maximale Abmessung von ungefähr O.O152cm
und besitzen vom Umfang der Oberfläche 14 einen Abstand von ungefähr 0,0025 cm.
Über dem Kollektorrand 36 und den Kollektorinseln 38 und 40 liegt ein verhältnismäßig dicker
schützender Überzug 42 aus schwer schmelzbarem Siliciumoxyd mit einer Dicke von ungefähr 9000 A.
Über dem P -I -Bereich 28 und einem Teil des Emitterbereiches
26 liegt ein verhältnismäßig dünner Überzug 44 aus Siliciumoxyd. Der Überzug 44 ist
ungefähr 1200 Λ dick. Hin Siliciumoxydüberzug 46 mit einer zwischen den oben angegebenen Werten
liegenden Dicke liegt über dem Basis-Emitler-Übcrgang auf der Plättehenobcrflächc.
Die Auflagckontaktc 20 und 22, von denen jeder ungefähr 10 0000 A dick ist. stehen in elektrischer
Verbindung mit dem Emitterbereich 26 bzw. mit dem Basisbereich 24. Jeder von den Auflagekontakten,
die auf die Überzüge aus Siliciumoxyd aufgedampft sind, weist eine Kontaktunterlage und in
einem Stück daraus geformte Elektroden auf. Die Emilterkontaktuntcrlagc 48 liegt über der Insel 38
und die Basiskontaktuntcrlage 50 über der Insel 40. Ineinandergreifende Elektroden 49 und 51 erstrekken
sich von den Unterlagen 48 bzw. 50 aus. um durch geeignete Öffnungen in dem Oxvdüberzug
hindurch in Eingriff mit den Basis- und Einitlerbereichen
zu stehen. Der Emittcrzulcitungsdraht 52 und der Basiszulcitungsdraht 54 sind mit den Unterlagen
48 bzw. 50 durch bekannte Druckverbindungsverfahren verbunden. Beim Verbinden der Zuleitungsdrähtc
unter Druck mit den jeweiligen Unterlagen wird der größte Teil der Kraft senkrecht
zur Oberfläche 14 ausgeübt. In der Zeichnung ist zu beachten, daß die Auflagekontaktc nicht maßstabsgerecht
gezeichnet sind. Ferner geben sie nicht exakt die Welligkeit des Kontaktes zwischen den Kontaktunterlagen
und den Elektroden wieder, die über dem Oxydüberzug wechselnder Stärke liegen. Der Kontakt
ist zur leichteren Erläuterung und Veranschaulichung statt dessen in diesem Gebiet konisch dargestellt.
Obwohl die beschriebene bevorzugte Ausführungsform einen verhältnismäßie dicken Oxvdüberzug von
ungefähr 9000 A besitzt, können für einige Anwendungsfälle andere Bauelemente gemäß der Erfindung
mit 5000 A dünnen Insel-Oxydüberzügen hergestellt werden. Vorzugsweise werden jedoch dickere Insel-Oxydüberzüge
verwendet, damit zufriedenstellende Ergebnisse gewährleistet sind.
Die hier beschriebene bevorzugte Ausführungsform gemäß der Erfindung stellt einen Transistor dar.
der innerhalb des erweiterten Schutzringes nur zwei Kollcktorinseln benötigt; es können jedoch andere
Bauelemente mit einer oder einer Vielzahl von Inseln gemäß der Erfindung hergestellt werden.
Obwohl der Rand der bevorzugten Ausführungsform, der den Basisbereich umgibt und ihn von dem
erweiterten Schut/bereich trennt, als 0.0025 cm stark beschrieben wurde, richtet sich diese Stärke
nach dem beabsichtigten Anwendungs/weck. und die Breite des Bandes kann demgemäß variieren, ohne
das Anwendungsgebiet der Erfindung zu verlassen. Das lrequen/verhaltcn des Transistors kann jedoch
nachteilig beeinflußt werden, wenn die Randbreite wesentlich erhöht ist. Es hat sieh gezeigt, daß die
Kollektor-Basis-KapazU'iit verringert ist. wenn die
ίο Raiulbreitc verkleinert wird.
Zur Herstellung des beschriebenen Transistors wird die Oberfläche 14 des Plättchens 12 gereinigt,
poliert und in bekannter Weise behandelt, um darauf einen Oxydüber/ug zu bilden. Dies wird zur Vorbereitung
für eine Diffusion der Basis-, Emitter- und Schut/ringhereiche durch gewöhnliche Oxydschicht-Maskenverfiihren
durchgeführt, die darin bestehen, eine ursprüngliche Oxydschicht auf der Oberfläche
14 zu bilden, darin zur Frcilcgung eines vorbestimmten Gebietes der Oberfläche 14 ein Fenster cinzuätzen
und Verunreinigungen vom N-Typ in das Plättchen 12 zu diliundiercn, damit der Basisbereich
24 gebildet wird. Daraufhin wird wieder vollständig über die Oberfläche 14 cn Oxydschichtübcrzug
gebildet, dessen Stärke sich zur Dicke des ursprünglich'. .·.: nicht geätzten Oxydschichtüberzuges, der das
Basisgebiet umgibt, addiert. Der Emitlcrbcreich 26 wird dadurch gebildet, daß man eine neue kleinere
öffnung durch, den wieder gebildeten, den Basisbereich
überlagernden Oxydüberzug hindurch cinätzt und Verunreinigungen vom P-Typ eindiffundieri-n
läßt, damit der Emittcrbcrcich 26 gebildet wird.
Gleichzeitig mit dem Bilden des Emitterbereiches
26 entsteht auch der P -\ -Bereich 28. Die gesamte dicke Oxydschicht, die auf der Oberfläche 14 vom
Rand 32 bis zur Peripherie der Oberfläche 14 liegt, wird bis auf den Teil entfernt, der über den Inseln
38 und 40 liegt. Während der Emitterdiffusion diffundieren die Verunreinigungen vom P-Typ deshalb
ebenfalls in die Plättchenoberflächc außerhalb des Basisbereiches und bilden den P -! -Bereich 28. Darauf
wird wieder ein Oxydschichtüberzug über dem P ■- -DilTusionsgebiet gebildet, was gleichzeitig die
Stärke der ursprünglichen dicken Oxydschicht crhöht, die bereits die Inseln 36 und 38 bedeckt.
Eine P-: -Diffusion in ein Siliciumplättchen vom
P-Typ stellt im allgemeinen ein verhältnismäßig kurzzeitiges Hochtemperaturverfahren ]ar. So ist
z, B. bei der Herstellung der bevorzugten Ausführungsform das gesamte P + -Diffusionsverfahren in
annähernd 8Minuten abgeschlossen. Miteingeschlossen
sind dabei das Absetzen der Verunreinigungen vom P-Typ auf der Plättchenoberfläche und ihr
nachfolgendes Eindringen unter einer oxydierenden Atmosphäre. Die Eindringtemperatur liegt in der
Größenordnung von 115O0C. Der während dieser
Diffusion gebildete Oxydüberzug, der hier als dünner Überzug 44 bezeichnet wurde, weist eine Dicke
von uiigefähr 1000 bis 1500A auf. Im Gegensatz dazu liegt die Dicke des Oxydüberzuges, der hier als
dicker Überzug 42 bezeichnet wurde, infolge des additiven Effektes der Basis- und Emiterdiffusionen in
der Größenordnung von 9000 A.
Für Kontakteingriffe werden in den Oxvdüberzug, der über dem Emitterbereich 26 und dem Basisbereich
24 liegt, geeignete Öffnungen angebracht. Diese öffnungen werden durch herkömmliche Ätzverfahren
gebildet. Dann dampft man auf die Oxyd-
schicht und die Oberfläche 14 Aluminiumauflage kmitiikle
20 uiid 22 mittels herkömmlicher Aufdampfverfahren auf. Dies muß jedoch sorgfältig
durchgeführt werden, damit gewährleistet ist. daß die ineinandergreifenden Hlektroden 49 und 51 eine
durciipeliende Verbindung von ihren jeweiligen Verbindtingsunterlagen
/u den Basis- und FmiUerbereichen bilden. Da die darunterliegende Fläche einen
Oxydüberzug veränderlicher Stärke aufweist, muß ferner darauf geachtet werden, daß gewährleistet ist,
daß diese ineinandergreifenden Elektroden keine hoehohmigen Verbindungen bilden. Kontaktstärken,
die über der maximalen OxydstärkedifTerenz liegen, können niederohmige Verbindungen gewährleisten.
Heim Verbinden der F.mitter- und Basiszuleitungsdrähte
mit den Kontaktunlerlagen wird der größte
Teil des Verbindungsdruckes senkrecht zur Oberfläche 14 ausgeübt. Diese Verbindung erfolgt über
dem Teil des dicken Oberzuges 42. der über den Inseln 36 und 38 liegt.
Würde die Oxydschicht, die über den Inseln 36 und 38 liegt, während der P ■ -bildenden Diffusion
nicht geschützt werden, so würden die Kontaktunterlagen der Auflagckontaktc direkt auf dem dünnen
Oxydiiberzug 44 liegen. Der nachfolgend ausgeübte
ίο Verbindungsdruck, der erforderlich ist, den Emitter-/ulcitungsdraht
52 und den Basiszuleitungsdraht 54 anzubringen, könnte einen derartigen dünnen, zerbrechlichen
Überzug beschädigen, was, wie bereits vorausgehend ausgeführt, zum Ausbilden eines Kurz-Schlusses
zwischen den verschiedenen Bereichen unterschiedlichen Leitungstyps führen könnte.
Hierzu 1 Blatt Zeichnungen
JO9 650/4
Claims (2)
1. Halbleiterbauelement mit einem Halbleiterplätichen
eines ersten Leitungstyps, mit einem ersten, innerhalb des Pliittehens befindlichen und
sich zu dessen Oberflaehe erstreckenden Bereich eines zweiten Leitungstyps, einem zweiten, sich
innerhalb des ersten Bereichs befindenden und sich zur Oberfläche erstreckenden Dereich des
ersten Leitungstyps, mit einem dritten, innerhalb des Plättchens befindlichen und sich ebenfalls zu
dessen Oberfläche erstreckenden Bereich, der den ersten Rereich umgibt, jedoch im Abstand zu diesem
liegt und der den gleichen Leitungstyp wie das Halbieiterplättchen. jedoch einen niedrigeren
spezifischen Widerstand aufweist, mit einem über den Bereichen auf der Oberfläche des Halbleiierplüttchens
befindlichen Schutzüberzug aus schwer schmelzbarem Material und mit auf dem Überzug
verlaufenden, in elektrischer Verbindung mit dem ersten und /weiten Bereich stehenden Knntaktunterkigen.
die /ur Befestigung \on Zuleitungsdrähten dienen, wobei der Schutzüberzug
unterhalb der Verbindungsstellen zwischen den Zuleitungsdrähten und den Kontaktunterlagen
im Vergleich zu dem über dem dritten Bereich befindlichen Teil des Überzugs verhältnismäßig
dick ausgelrldet ist. dadurch gekennzeichnet,
dall sich die unter Anwendung von Druck erzeugten Verbindungsstellen zwischen
den Zuleitungsdrähten (5?.. 54) und den Kontaktunterlagen (48. 50) über im Al, tand voneinander
innernalb des dritten Bereichs (28) angeordneten inselförmigen Bereichen (38, 40) des ersten Leitungstyps
befinden.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß das Halbieiterplättchen
(12) aus einem P-Typ-Silicium gebildet ist, daß der erste Bereich (24) vom N-Typ i=t.
daß der zweite Bereich (26) vom P-Typ ist, daß der dritte Bereich (28) vom P -+--Typ ist und daß
der Überzug aus Siliciumoxyd besteht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US84637869A | 1969-07-31 | 1969-07-31 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2038283A1 DE2038283A1 (de) | 1971-03-04 |
DE2038283B2 DE2038283B2 (de) | 1972-04-20 |
DE2038283C3 true DE2038283C3 (de) | 1973-12-13 |
Family
ID=25297756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2038283A Expired DE2038283C3 (de) | 1969-07-31 | 1970-07-31 | Halbleiterbauelement |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE2038283C3 (de) |
FR (1) | FR2060067B1 (de) |
GB (1) | GB1277333A (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2631810C3 (de) * | 1976-07-15 | 1979-03-15 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Planares Halbleiterbauelement |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1073554A (en) * | 1964-08-18 | 1967-06-28 | Hughes Aircraft Co | Planar semiconductor devices |
FR1459892A (fr) * | 1964-08-20 | 1966-06-17 | Texas Instruments Inc | Dispositifs semi-conducteurs |
GB1196098A (en) * | 1967-10-02 | 1970-06-24 | Hitachi Ltd | A Semiconductor Device and a method of Manufacturing the same |
-
1970
- 1970-07-16 GB GB34517/70A patent/GB1277333A/en not_active Expired
- 1970-07-27 FR FR7027569A patent/FR2060067B1/fr not_active Expired
- 1970-07-31 DE DE2038283A patent/DE2038283C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2060067B1 (de) | 1974-03-22 |
GB1277333A (en) | 1972-06-14 |
DE2038283A1 (de) | 1971-03-04 |
DE2038283B2 (de) | 1972-04-20 |
FR2060067A1 (de) | 1971-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3586268T2 (de) | Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen. | |
DE1614373C2 (de) | ||
DE1197549B (de) | Halbleiterbauelement mit mindestens einem pn-UEbergang und mindestens einer Kontakt-elektrode auf einer Isolierschicht | |
DE1282196B (de) | Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge | |
DE1489893B1 (de) | Integrierte halbleiterschaltung | |
DE1514818B2 (de) | ||
DE1216437C2 (de) | Verfahren zur herstellung einer mikrominiaturisierten integrierten halbleiterschaltungsanordnung | |
DE3134343A1 (de) | Halbleiteranordnung | |
DE1514254A1 (de) | Halbleitervorrichtung | |
DE1564547B2 (de) | Integrierte, monolithische Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
DE2215357A1 (de) | Verfahren zum Herstellen eines intermetallischen Kontakts an einem Halbleiterbauteil | |
DE2347745A1 (de) | Integrierter halbleiterkreis und verfahren zu dessen herstellung | |
DE1194500B (de) | Halbleiterbauelement mit einer Mehrzahl von eingesetzten streifenfoermigen Zonen eines Leitfaehigkeitstyps und Verfahren zum Herstellen | |
DE1170555B (de) | Verfahren zum Herstellen eines Halbleiter-bauelements mit drei Zonen abwechselnd entgegengesetzten Leitungstyps | |
DE1764171A1 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
DE2201833A1 (de) | Verfahren zum Herstellen mehrerer Transistoren aus einer Halbleiterscheibe | |
DE2906122A1 (de) | Transistor mit einer in seinem emittergebiet integrierten widerstandszone | |
DE2038283C3 (de) | Halbleiterbauelement | |
DE1489193C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1904118A1 (de) | Halbleitervorrichtung mit verbessertem Elektrodenanschlussaufbau | |
DE2952318C2 (de) | Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung | |
DE3740302C2 (de) | ||
DE3333242C2 (de) | Monolithisch integrierter Halbleiterschaltkreis | |
DE4032816A1 (de) | Halbleiterbauteil mit lateralstruktur | |
DE1194501B (de) | Streifenfoermige durch eine Isolierschicht von dem Halbleiterkoerper getrennte Zuleitung zu einer Elektrode eines Halbleiterbauelements, Halbleiterbauelement und Verfahren zum Herstellen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |