DE29515521U1 - Multi-Chip-Modul - Google Patents

Multi-Chip-Modul

Info

Publication number
DE29515521U1
DE29515521U1 DE29515521U DE29515521U DE29515521U1 DE 29515521 U1 DE29515521 U1 DE 29515521U1 DE 29515521 U DE29515521 U DE 29515521U DE 29515521 U DE29515521 U DE 29515521U DE 29515521 U1 DE29515521 U1 DE 29515521U1
Authority
DE
Germany
Prior art keywords
chip module
substrate
module according
semiconductor
protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE29515521U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TELBUS GES fur ELEKTRONISCHE
Original Assignee
TELBUS GES fur ELEKTRONISCHE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TELBUS GES fur ELEKTRONISCHE filed Critical TELBUS GES fur ELEKTRONISCHE
Priority to DE29515521U priority Critical patent/DE29515521U1/de
Publication of DE29515521U1 publication Critical patent/DE29515521U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

[File:ANM\SC7126B1 .doc] BesjJr^jJDiii^ · 28.09,%3*
Multi-Chip-Modul
TELBUS, Allershausen
Multi-Chip-Modul
Die Erfindung betrifft ein Multi-Chip-Modul gemäß Anspruch 1, wie sie insbesondere auf sogenannte SIM-Speicherbausteine verwendet werden.
Derartige Multi-Chip-Module werden insbesondere als Speicherbausteine für PCs verwendet, wobei auf einem Substrat bzw. auf einer Leiterplatte eine Mehrzahl von einzelnen Speicher-ICs in verschiedenen DIL- oder DIP-Gehäusen angeordnet werden.
Da in letzter Zeit die einzelnen Speicherbausteine oder Speichermodule eine immer größere Speicherkapazität aufweisen, vergrößert sich deren Fläche. Dadurch besteht die Gefahr, daß durch mechanische Beanspruchungen, insbesondere Biegebeanspruchungen, die einzelnen Chip-Module brechen, oder das einzelne Lötverbindungen der auf das Substrat auf-0 gelöteten Speicherbausteine aufbrechen.
Es ist daher Aufgabe der vorliegenden Erfindung ein MultiChip-Modul zu schaffen, bei dem eine Beschädigung der ein- - zelnen Chips bei üblichen Belastungen und Beanspruchungen ausgeschlossen ist.
Die Lösung dieser Aufgabe erfolgt durch die Merkmale des Anspruchs 1.
Durch das Vorsehen von auf beiden Seiten des Substrats bzw. der Leiterplatte angeordneten Schutzabdeckungen, insbesondere aus faserverstärkten Kunststoff, wird die Biegesteifigkeit des Multi-Chip-Moduls wesentlich erhöht und eine Durchbiegung des Substrats bzw. der Leiterplatte, die zum Brechen der Halbleiterkristallschaltkreise führen würde, wird verhindert.
IFiie:ANM\SC7126B1.doc] Multi-Chip-Modul TELBUS, AIIershausen
Gemäß der vorteilhaften Ausgestaltung der Erfindung nach Anspruch 2 sind die einzelnen Halbleiterkristallschaltkreise ungehäust auf der Leiterplatte angeordnet und werden durch eine systemspezifische Halbleiterschutzmasse vergossen. Diese insbesondere elastische Schutzmasse mit einem niedrigen &agr;-Strahler Wert gibt Volumenänderungen aufgrund thermischer Ausdehnung nach, so daß thermisch induzierte mechanische Spannungen nicht zu einem Brechen oder zur Beschädigung der Halbleiterkristalle führen können.
Gemäß der vorteilhaften Ausgestaltung der Erfindung nach Anspruch 6 sind die einzelnen Halbleiterkristallschaltkreise in Vertiefungen im Substrat angeordnet und in diesen Vertiefungen weist das Substrat Durchbrüche auf. Die elektrische Verbindung mit dem Leiterbahnnetz des Substrats erfolgt mittels Bond-Drähten die durch diese Vertiefungen hindurchtreten. D. h. die Halbleiterkristalle werden so in die Vertiefungen bzw. über die Durchbrüche angeordnet, daß ihre Anschlußkontakte durch den Durchbruch hindurch zugänglich sind. Durch die Vertiefung wird ein besserer Schutz der Halbleiterkristalle erreicht und durch das elektrische Verbinden mit Bond-Drähten durch die Durchbrüche wird eine platzsparende Anordnung und sehr kurze Bond-Drähte ermöglicht. Kurze Bond-Drähte sind wiederum weniger anfällig gegenüber Beschädigung als lange Bond-Drähte.
Gemäß der vorteilhaften Ausgestaltung der Erfindung nach Anspruch 7 lassen die beiden Schutzabdeckungen lediglich die Anschlußkontakte des Leiterbahnnetzes auf dem Substrat frei, so daß die Multi-Chip-Module beispielsweise als herkömmliche SIM-Bausteine mit entsprechend konfigurierten Anschlußkontakten aufgebaut sein können.
Gemäß der vorteilhaften Ausgestaltung der Erfindung nach Anspruch 9 sind die KunststoffSchutzabdeckungen verschiedenfarbig ausgeführt, wodurch eine einfache Kodierung der
[File:ANM\SC712681 .doc] Bescjjfeibjng,; &Iacgr;
Multi-Chip-Modul
TELBUS, Allershausen
Speicherkapazität möglich ist, wenn es sich bei dem MultiChip-Modulen um Speichermodule handelt.
Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung von bevorzugten Ausführungsformen anhand der Zeichnungen.
Es zeigt:
Fig. 1 eine Schnittansicht durch eine erste Ausführungsform des erfindungsgemäßen Multi-Chip-Moduls,
Fig. 2 eine analoge Schnittansicht durch eine zweite Ausführungsform des erfindungsgemäßen Chip-Moduls, und
Fig. 3 eine Aufsicht auf ein erfindungsgemäßes MultiChip-Modul, teilweise aufgebrochen.
Das Multi-Chip-Modul gemäß einer ersten Ausführungsform der Erfindung, wie sie in Fig. 1 schematisch in Schnittansicht dargestellt ist, umfaßt ein Substrat 2 mit einer ersten und einer zweiten Hauptfläche 4 bzw. 5. Auf dem Substrat 2, genauer auf der ersten Hauptfläche 4 sind eine Mehrzahl von Halbleiterkristallschaltkreisen 6 angeordnet. Die Halbleiterkristalle 6 sind in eine Halbleiterschutzmasse 8 eingegossen. Über den Halbleiterkristallschaltkreisen 6 und der Vergussmasse 8 ist eine erste Schutzabdeckung 10 angeordnet und auf der zweiten Hauptfläche 5 des Substrats 2 ist eine zweite Schutzabdeckung 12 angeordnet, so daß die erste und zweite Schutzabdeckung 10 und 12 das Substrat 2 und die Halbleiterkristalle 6 nach Art eines Sandwiches zwischen sich einschließen. Die erste und zweite Schutzabdeckung 10 und 12 weisen in Aufsicht die gleiche Umrißform auf und sind deckungsgleich auf dem Substrat 2 angeordnet, so daß lediglich Anschlußkontakte 14 eines nicht näher dargestellten Leiterbahnnetzes freiliegen, wie dies aus Fig. 3 zu ersehen ist. Die erste und zweite Schutzabdeckung 10 und 12
• · ·· ·· ·· *· *· · 1«
IB!'
[File:ANM\SC7126B1 .doc] Beschi^ltiilfiSi
Multi-Chip-Modul ···· ··
TELBUS, Aliershausen
sind deckungsgleich übereinander angeordnet, so daß die dazwischen liegenden Halbleiterkristalle 6 optimal geschützt sind und ein Abbrechen oder Abspalten einer der beiden Schutzabdeckungen 10 oder 12 bei üblichen Beanspruchungen sicher verhindert wird.
Fig. 2 zeigt eine zweite bevorzugte Ausführungsform der Erfindung, die sich von der Ausführungsform gemäß Fig. 1 lediglich dadurch unterscheidet, daß in der zweiten Hauptfläehe 5 des Substrats 2 Vertiefungen 16 vorgesehen sind, in der die Halbleiterkristalle 6 angeordnet sind. Die Tiefe der Vertiefungen 16 in dem Substrat 2 ist so gewählt, daß die ebenfalls mit einer Halbleiterschutzmasse 8 umgossenen Halbleiterkristalle 6 vollständig bzw. nahezu vollständig in der Vertiefung 16 angeordnet sind. In der Vertiefung 16 sind Durchbrüche 18 vorgesehen durch die Bond-Drähte 20 eine elektrische Verbindung zwischen den durch die Durchbrüche 18 zugänglichen Kontaktflächen der Halbleiterkristalle 6 und dem nicht näher dargestellten Leiterbahnnetz auf der ersten Hauptfläche 4 des Substrats 2 hergestellt werden. Von außen ist die zweite Ausführungsform der Erfindung nicht von der in Fig. 1 gezeigten Ausführungsform zu unterscheiden, wie sie in Fig. 3 schematisch dargestellt ist.
Weitere Spezifikationen bevorzugter Ausführungsformen sind nachfolgend aufgelistet:
Leiterplatte bzw. Substrat:
- 4-Lagen Multilayer mit je einer Vcc- und Masselage zur Verbesserung der elektrischen Charakteristiken
Vergoldete Kontakte mit Ni-Sperrschicht
- Alle Abmessungen entsprechend den gültigen internationalen JEDEC-Standards
. ... . oeite·- 4
[File:ANM\S C7126B1 .doc] Multi-Chip-Modul TELBUS, Allershausen
,: 2S.<$3.93
Höchste Brandschutzklasse nach UL = VO
Herstellercode und Herstelldatum zur Identifizierung integriert
5
Der Modulaufbau, z. B. für Speichermodule:
Es werden ausschließlich funktionsgeprüfte und vollständig intakte Halbleiterchips von renommierten Halbleiterherstellern verwendet.
Die Halbleiterchips werden dabei nach dem Kontaktieren mit einer speziell entwickelten systemspezifischen low-&agr; Halbleiterschutzmasse verkapselt. Die äußeren farbigen Schutzkappen aus faserverstärktem Kunststoff erhöhen die Modulsteif igkeit, schützen Halbleiter und Platine gegen äußere Beschädigungen, erleichtern die Modulmontage und erlauben eine einfache Identifikation der Speichergröße.
Durch unterschiedliche farbliche Ausgestaltung der Schutzabdeckungen läßt sich auf einfache Weise die Speichergröße farblich kodieren.
Speichergrößen und Modulfarben:
Speichergröße Farbe
4M-Byte Rot
8M-Byte Blau
16M-Byte Grün
32M-Byte Gelb

Claims (10)

[File:ANM\SC7126A1.DOC] 28.(^1955 J · J Mult-Chip-Modul ** Telbus, Allershausen Ansprüche
1. Multi-Chip-Modul mit
einem flächigen Substrat (2), das eine erste (4) und zweite Hauptfläche (5) aufweist, wobei auf wenigstens einer Hauptfläche (4 und/oder 5) ein Leiterbahnnetz vorgesehen ist,
einer Mehrzahl von Halbleiterkristallschaltkreisen (6), die auf dem Substrat (2) angeordnet sind,
einer ersten Schutzabdeckung (10) auf der ersten Hauptfläche (4) des Substrats (2) und einer zweiten Schutzabdeckung ) 12) auf der zweiten Hauptfläche (5) des Substrats (2), wobei die Schutzabdeckungen (10, 12) die Mehrzahl der Halbleiterkristalle (6) überdecken und die Halbleiterkristalle (6) und das Substrat (2) nach Art eines Sandwich zwischen sich einschließen.
2. Multi-Chip-Modul nach Anspruch 1, dadurch gekennzeichnet, daß die einzelnen Halbleiterkristallschaltkreise (6) in eine Halbleiterschutzmasse (8) eingegossen sind.
3. Multi-Chip-Modul nach Anspruch 2, dadurch gekennzeichnet, daß die Halbleiterschutzmasse (8) systemspezifisch auch elastisch ist und einen niedrigen &agr;-Strahler Wert aufweist.
4. Multi-Chip-Modul nach wenigstens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Substrat (2) Vertiefungen (16) aufweist, in der die einzelnen Halbleiterkristallschaltkreise (6) angeordnet sind.
5. Multi-Chip-Modul nach wenigstens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Substrat (2) Durchbrüche (18) aufweist, über denen die einzelnen Halbleiterschaltkreise (6) angeordnet sind, und daß die einzelnen Halbleiterschaltkreise (6) mittels durch die
Saite-:1 - ..* &Ggr;
[File:ANM\SC7126A1 .DOC]
Mult-Chip-Modul
Telbus, Altershausen
Durchbrüche (18) hindurchtretenden Bonddrähten (20) mit dem Leiterbahnnetz des Substrats (2) elektrisch verbunden sind.
6. Multi-Chip-Modul nach Anspruch 5, dadurch gekennzeichnet, daß die Durchbrüche (18) in den Vertiefungen (16) vorgesehen sind.
7. Multi-Chip-Modul nach wenigstens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste und zweite Schutzabdeckung (10, 12) die erste und zweite Hauptfläche (4, 5) des Substrats (2) nahezu vollständig überdecken und daß lediglich Kontaktflächen (14) des Leiterbahnnetzes freiliegen.
8. Multi-Chip-Modul nach wenigstens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste und zweite Schutzabdeckung (10, 12) flächenkongruent ausgebildet sind und daß das Substrat (2) deckungsgleich zwischen zwischen den beiden Schutzabdeckungen (10, 12) eingeschlossen ist.
9. Multi-Chip-Modul nach wenigstens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste und zweite Schutzabdeckung (10, 12) farbig, ausgebildet sind.
10. Multi-Chip-Modul nach wenigstens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste und zweite Schutzabdeckung (10, 12) aus faserverstärktem Kunststoff bestehen.
DE29515521U 1995-09-28 1995-09-28 Multi-Chip-Modul Expired - Lifetime DE29515521U1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE29515521U DE29515521U1 (de) 1995-09-28 1995-09-28 Multi-Chip-Modul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE29515521U DE29515521U1 (de) 1995-09-28 1995-09-28 Multi-Chip-Modul

Publications (1)

Publication Number Publication Date
DE29515521U1 true DE29515521U1 (de) 1996-01-18

Family

ID=8013563

Family Applications (1)

Application Number Title Priority Date Filing Date
DE29515521U Expired - Lifetime DE29515521U1 (de) 1995-09-28 1995-09-28 Multi-Chip-Modul

Country Status (1)

Country Link
DE (1) DE29515521U1 (de)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH623183A5 (en) * 1976-11-26 1981-05-15 Nitto Electric Ind Co Circuit board and method for its production
DE3535791A1 (de) * 1984-11-05 1986-05-07 Casio Computer Co., Ltd., Tokio/Tokyo Karte mit eingebautem chip
DE3546272A1 (de) * 1984-12-29 1986-07-03 Kyodo Printing Co., Ltd., Tokio/Tokyo Ic-karte
US4780791A (en) * 1986-04-08 1988-10-25 Fujisoku Electric Co., Ltd. Card-shaped memory having an IC module
US4868713A (en) * 1987-03-31 1989-09-19 Mitsubishi Denki Kabushiki Kaisha Memory card housing a smiconductor device
US4958258A (en) * 1987-12-22 1990-09-18 Thomson-Csf Modular hybrid microelectronic structures with high density of integration
DE3934453A1 (de) * 1989-10-14 1991-04-18 Standard Elektrik Lorenz Ag Spritzgegossene leiterplatte
US5083189A (en) * 1987-03-31 1992-01-21 Kabushiki Kaisha Toshiba Resin-sealed type IC device
DE9113498U1 (de) * 1991-09-19 1992-02-27 Export-Contor Außenhandelsgesellschaft mbH, 8500 Nürnberg Schaltungsanordnung
DE9112597U1 (de) * 1991-10-10 1992-06-11 Buch Elektronik Gmbh, 3257 Springe Frontplatte für das Gehäuse von Elektronikgeräten
DE9210198U1 (de) * 1992-07-30 1992-10-15 Meyerhoff, Dieter, 4010 Hilden Chip-Modul
US5264730A (en) * 1990-01-06 1993-11-23 Fujitsu Limited Resin mold package structure of integrated circuit
DE4225154A1 (de) * 1992-07-30 1994-02-03 Meyerhoff Dieter Chip-Modul
US5355102A (en) * 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
DE4337921A1 (de) * 1993-11-06 1995-05-11 Manfred Dr Michalk Kontaktlose Chipkarte mit Antennenspule und Verfahren zu ihrer Herstellung
DE4340583A1 (de) * 1993-11-29 1995-06-01 Krautkraemer Gmbh Temperaturstabilisierter Hybridschaltkreis
US5484689A (en) * 1992-04-02 1996-01-16 Nippon Paper Industries Co., Ltd. Optical recording material comprising a bis-dithiobenzilnickel complex

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH623183A5 (en) * 1976-11-26 1981-05-15 Nitto Electric Ind Co Circuit board and method for its production
DE3535791A1 (de) * 1984-11-05 1986-05-07 Casio Computer Co., Ltd., Tokio/Tokyo Karte mit eingebautem chip
DE3546272A1 (de) * 1984-12-29 1986-07-03 Kyodo Printing Co., Ltd., Tokio/Tokyo Ic-karte
US4780791A (en) * 1986-04-08 1988-10-25 Fujisoku Electric Co., Ltd. Card-shaped memory having an IC module
US4868713A (en) * 1987-03-31 1989-09-19 Mitsubishi Denki Kabushiki Kaisha Memory card housing a smiconductor device
US5083189A (en) * 1987-03-31 1992-01-21 Kabushiki Kaisha Toshiba Resin-sealed type IC device
US4958258A (en) * 1987-12-22 1990-09-18 Thomson-Csf Modular hybrid microelectronic structures with high density of integration
DE3934453A1 (de) * 1989-10-14 1991-04-18 Standard Elektrik Lorenz Ag Spritzgegossene leiterplatte
US5264730A (en) * 1990-01-06 1993-11-23 Fujitsu Limited Resin mold package structure of integrated circuit
US5355102A (en) * 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
DE9113498U1 (de) * 1991-09-19 1992-02-27 Export-Contor Außenhandelsgesellschaft mbH, 8500 Nürnberg Schaltungsanordnung
DE9112597U1 (de) * 1991-10-10 1992-06-11 Buch Elektronik Gmbh, 3257 Springe Frontplatte für das Gehäuse von Elektronikgeräten
US5484689A (en) * 1992-04-02 1996-01-16 Nippon Paper Industries Co., Ltd. Optical recording material comprising a bis-dithiobenzilnickel complex
DE9210198U1 (de) * 1992-07-30 1992-10-15 Meyerhoff, Dieter, 4010 Hilden Chip-Modul
DE4225154A1 (de) * 1992-07-30 1994-02-03 Meyerhoff Dieter Chip-Modul
DE4337921A1 (de) * 1993-11-06 1995-05-11 Manfred Dr Michalk Kontaktlose Chipkarte mit Antennenspule und Verfahren zu ihrer Herstellung
DE4340583A1 (de) * 1993-11-29 1995-06-01 Krautkraemer Gmbh Temperaturstabilisierter Hybridschaltkreis

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 4-112560 A.,In: Patents Abstracts of Japan, E-1243,Aug. 4,1992,Vol.16,No.360 *
THOMPSON,Patrick. MCM-L Product Development Process for Low-Cost MCM's. In: IEEE Transactions On Components, Packaging, And Manufacturing Technology, Part B, Vol.18, No.1, Feb. 1995, S.9-12 *

Similar Documents

Publication Publication Date Title
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE102005016439B4 (de) Halbleiterbauelementpackung und Herstellungsverfahren
DE3780764T2 (de) Gegossenes kunststoff-chip-gehaeuse mit steckermuster.
DE69527394T2 (de) Halbleiterbaueinheit
DE69232611T2 (de) Gestapelte Chip-Anordnung und Herstellungsverfahren für dieselbe
DE19921109B4 (de) Elektronikbauteil und Elektronikkomponente mit einem Keramikbauteilelement
DE69527668T2 (de) Anschlussstelle für Halbleiterbauelement
DE19650148B4 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE19644297A1 (de) Halbleiterbauelement
DE10147955A1 (de) Halbleitervorrichtung
DE10157280A1 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE20109193U1 (de) Stapelanordnung für einen Bildsensorbaustein
DE19634202C2 (de) Halbleitervorrichtung
DE112004002138T5 (de) Optobauteil-Gehäusekonstruktion
DE19755675B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
EP0878026B1 (de) Leuchtdiodenmatrix
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE19517367A1 (de) Verfahren zum Anschließen der Ausgangsbereiche eines Chips mit integrierter Schaltung und so erhaltener Mehr-Chip-Modul
DE19745648A1 (de) Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
DE102015116855A1 (de) Optoelektronisches Bauelement mit einem Leiterrahmen mit einer Versteifungsstruktur
DE19929606A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE10205698A1 (de) Leuchtdiode und Verfahren zur Herstellung Derselben
DE112016001501T5 (de) Chip-Widerstand
DE10161936A1 (de) Elektroniksteuereinheit
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage

Legal Events

Date Code Title Description
R207 Utility model specification

Effective date: 19960229

R163 Identified publications notified

Effective date: 19960301

R156 Lapse of ip right after 3 years

Effective date: 19990701