DE2941653A1 - Verfahren zur herstellung von mos-transistoren - Google Patents

Verfahren zur herstellung von mos-transistoren

Info

Publication number
DE2941653A1
DE2941653A1 DE19792941653 DE2941653A DE2941653A1 DE 2941653 A1 DE2941653 A1 DE 2941653A1 DE 19792941653 DE19792941653 DE 19792941653 DE 2941653 A DE2941653 A DE 2941653A DE 2941653 A1 DE2941653 A1 DE 2941653A1
Authority
DE
Germany
Prior art keywords
field oxide
oxide
high dose
gate
oxide growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792941653
Other languages
English (en)
Inventor
Dipl.-Phys. Dr. Egon 8000 München Bußmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19792941653 priority Critical patent/DE2941653A1/de
Publication of DE2941653A1 publication Critical patent/DE2941653A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

  • Verfahren zur Herstellung von MOS-Transstoren.
  • Die Erfindung betrifft ein Verfahren zur Herstellung von MOS-Transistoren, bei denen eine dünne Oxidschicht auf die Gatefläche aufgebracht wird und eine dicke Oxidschicht auf dem Feldbereich erforderlich ist.
  • Es hat sich gezeigt, daß man mit dem Isoplanarverfahren - auch LOCOS-Verfahren (local oxidation of silicon) genannt - in Verbindung mit einer besonderen Technologie zum Anbringen von P-dotierten Bereichen eine drastische Reduktion der erforderlichen Oberfläche erzielen kann.
  • In der LOCOS-Technologie wird der Gatebereich mit einer Siliziumnitridschicht auf Siliziumdioxid und Silizium während des Feldoxidaufbaus abgedeckt. Nach Abätzen dieser Schichtkombination wird das Gateoxid gesondert aufgebaut.
  • Der Erfindung liegt die Aufgabe zugrunde, gleichzeitig Feldoxid und Gateoxid eines MOS-Transistors herzustellen.
  • Dies geschieht nach der Erfindung dadurch, daß der Feldoxidbereich mit Ionen hoher Dosis implantiert und an- schließend in einem Temperaturbereich zwischen 55000 und 70000 gleichzeitig Gateoxid und Feldoxid aufgebaut werden. Auf diese Weise werden Gateoxid und Feldoxid in einem Schritt erzeugt. Es werden damit fehleranfällige Prozeßschritte, wie z. B. Oxidation, Nitridabscheidung, Dreistufenätzung und Reinigungen eingespart. Bei dem Verfahren nach der Erfindung dient die Implantation gleichzeitig als Channel-stop. Bei der angegebenen niederen Temperatur entstehen keine Kristallfehler. Ein weiterer Vorteil der Erfindung liegt darin begründet, daß bei Verwendung der Hochdruck-H20-Oxidation sich eine Zeitersparnis ergibt.
  • Nach einer Weiterbildung der Erfindung kann bei einem zweiten Arbeitsvorgang neues Gate- und weiteres Feldoxid aufgebaut werden. Auf diese Weise ist ein dickeres Feldoxid zu erreichen. Der wesentliche Vorteil besteht darin, daß fzr diesen zweiten Arbeitsgang keine zusätzliche Maskierung erforderlich ist.
  • Die Erfindung wird anhand der Figuren erläutert. Es zeigen im Schnitt: Figur 1 ein Substrat mit einer Fotolackabdeckung, Figur 2 die Implantation und Figur 3 die Oxidation.
  • Die Figur 1 zeigt lediglich ein Siliziumsubstrat 1, das mit einer Maske 2 aus Fotolack abgedeckt ist. Anschließend wird, wie in der Figur 2 dargestellt ist, der Feldoxidbereich mit Ionen hoher Dosis implantiert.
  • Dabei bilden sich in dem Siliziumsubstrat, das N+ dotiert ist, Bereiche 3. Nach dem Entlacken erfolgt eine Oxidationsbehandlung im Temperaturbereich zwischen 55000 und 700 0C - bevorzugt 620 0c - wobei gleichzeitig Gateoxid 4 und Feldoxid 5 aufgebaut werden. Bei einem ersten Oxidationsgang lassen sich z. B. Unterschiede im Oxidwachstum im Verhältnis 6:1 erreichen. Ein Uberätzen des Gateoxids und nochmalige Oxidation erhöhen das Verhältnis weiter.
  • Die Erfindung ist nicht auf das beschriebene Ausführungs beispiel und nicht ausschließlich auf die Herstellung von MOS-Transistoren beschränkt. Dieses Verfahren kann z. B. für jede selektive Oxidation von Halbleiterbereichen genutzt werden, in denen die Nachteile der Nitridabscheidung, Spannungsstress und "White Ribbon-Effekt", vermieden werden sollen.
  • 2 Patent ansprüche 3 Figuren

Claims (2)

  1. Patentansprüche. ~ 1. Verfahren zur Herstellung von MOS-Transistoren, bei denen eine dünne Oxidschicht auf die Gatefläche aufgebracht wird und eine dicke Oxidschicht auf dem Feldbereich erforderlich ist, d a d u r c h g e k e n n -z e i c h n e t , daß der Feldoxidbereich mit Ionen hoher Dosis implantiert (Figur 2) und im Temperaturbereich zwischen 5500C und 7000C gleichzeitig Gateoxid (4) und Feldoxid (5) aufgebaut werden (Figur 3).
  2. 2. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß nach einem Uroeratzen des Gateoxids bei einem zweiten Oxidationsvorgang nochmals Gateoxid und Feldoxid aufgebaut werden.
DE19792941653 1979-10-15 1979-10-15 Verfahren zur herstellung von mos-transistoren Withdrawn DE2941653A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19792941653 DE2941653A1 (de) 1979-10-15 1979-10-15 Verfahren zur herstellung von mos-transistoren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792941653 DE2941653A1 (de) 1979-10-15 1979-10-15 Verfahren zur herstellung von mos-transistoren

Publications (1)

Publication Number Publication Date
DE2941653A1 true DE2941653A1 (de) 1981-04-23

Family

ID=6083501

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792941653 Withdrawn DE2941653A1 (de) 1979-10-15 1979-10-15 Verfahren zur herstellung von mos-transistoren

Country Status (1)

Country Link
DE (1) DE2941653A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571736A (en) * 1987-12-03 1996-11-05 Texas Instruments Incorporated Fabricating a high density EPROM cell by removing a portion of the field insulator regions
US5733813A (en) * 1996-05-09 1998-03-31 National Semiconductor Corporation Method for forming planarized field isolation regions
US5918116A (en) * 1994-11-30 1999-06-29 Lucent Technologies Inc. Process for forming gate oxides possessing different thicknesses on a semiconductor substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571736A (en) * 1987-12-03 1996-11-05 Texas Instruments Incorporated Fabricating a high density EPROM cell by removing a portion of the field insulator regions
US5918116A (en) * 1994-11-30 1999-06-29 Lucent Technologies Inc. Process for forming gate oxides possessing different thicknesses on a semiconductor substrate
US5733813A (en) * 1996-05-09 1998-03-31 National Semiconductor Corporation Method for forming planarized field isolation regions

Similar Documents

Publication Publication Date Title
DE102004024603B4 (de) Verfahren zum Herstellen einer Halbleitereinrichtung mit Oxidfilmschichten verschiedener Stärken
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
EP0049392A2 (de) Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2951504C2 (de) Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit einem einen inneren und einen äußeren Basisbereich aufweisenden bipolaren Transistor
DE3334153A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE3125064A1 (de) "verfahren zum herstellen eines integrierten schaltkreises"
EP0137192A2 (de) Verhinderung der Oxidationsmitteldiffusion bei der Herstellung von Halbleiterschichtanordnungen
EP0304541A1 (de) Verfahren zum Herstellen implantierter Wannen und Inseln von integrierten CMOS-Schaltungen
DE2923969C2 (de) Verfahren zum Herstellen eines Feldeffekttransistors mit isoliertem Gate für integrierte Halbleiterschaltungen
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE2911726C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE10207122A1 (de) Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats
DE2941653A1 (de) Verfahren zur herstellung von mos-transistoren
DE19830543A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE10213082B4 (de) MOS-Transistor und Verfahren zu seiner Herstellung
EP0766305B1 (de) Verfahren zur Herstellung von BiCMOS-Schaltungen auf SOI
EP0003733B1 (de) Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge
EP0094559B1 (de) Verfahren zum Herstellen von integrierten MOS-Feldeffekttransistoren mit einer aus Metallsiliziden bestehenden zusätzlichen Leiterbahnebene
DE2640465A1 (de) Verfahren zur herstellung dotierter zonen in einem halbleitersubstrat
EP0766306A1 (de) Verfahren zur Herstellung einer Vielzahl von mikroelektronischen Schaltungen in SOI
DE2748401A1 (de) Halbleiteranordnung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal