DE2921971A1 - Schottky-anordnung, insbesondere schottky-diode, und verfahren zu ihrer herstellung - Google Patents

Schottky-anordnung, insbesondere schottky-diode, und verfahren zu ihrer herstellung

Info

Publication number
DE2921971A1
DE2921971A1 DE19792921971 DE2921971A DE2921971A1 DE 2921971 A1 DE2921971 A1 DE 2921971A1 DE 19792921971 DE19792921971 DE 19792921971 DE 2921971 A DE2921971 A DE 2921971A DE 2921971 A1 DE2921971 A1 DE 2921971A1
Authority
DE
Germany
Prior art keywords
metal
layer
palladium
schottky
platinum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792921971
Other languages
English (en)
Other versions
DE2921971C2 (de
Inventor
Herbert J Gould
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE2921971A1 publication Critical patent/DE2921971A1/de
Application granted granted Critical
Publication of DE2921971C2 publication Critical patent/DE2921971C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/139—Schottky barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Patentanwälte: * D i ρ 1.7" Ing. C'Q rt W a 11 a c h
Dipl.-Ing. Günther Koch
^- Dipl.-Phys. Dr.Tino Haibach
Dipl.-Ing. Rainer Feldkamp
2921977
D-8000 München 2 · Kaufingerstraße 8 · Telefon (0 89) 24 02 75 · Telex 5 29 513 wakai d
Datum: 30. Mai 1979
Unser Zeichen: Ig 637
International Rectifier Corporation, Los Angeles, CaI., TJSA
Schotte-Anordnung, insbesondere Schottky-Diode, und Verfahren zu ihrer Herstellung
Die Erfindung betrifft Schottky-Halbleiteranordnungen und insbesondere Schottky-Dioden und hat einen neuen Aufbau für eine derartige Anordnung sowie ein Herstellungsverfahren hierfür zum Gegenstand.
Infolge ihrer hohen Sperrstromamplituden bei erhöhten Temperaturen unterliegen Schottky-Gleichrichter Auslegungsbeschränkungen hinsichtlich ihrer zulässigen Strom- und Grenzschichttemperaturwerte. Des weiteren ist es häufig zu Beeinträchtigungen oder Qualitätsminderungen des Schottky-Übergangs (Schottky-Grenzschicht, "Schottky function") beim Einlöten des fertigen Plättchens oder Chips gekommen. Durch die vorliegende Erfindung soll eine Schottky-Grenzschicht-Anordnung geschaffen werden, die einen verhältnismäßig niedrigen Sperrstrom bei verhältnismäßig hohen Sperrschichttemperaturen besitzt und keiner
'909849/0813.
Beeinträclitigtiiig bei der Montageeinlötung in ihr Gehäuse unterliegt.
Bei den herkömmlichen Schottky-Anordnungen wird eine Materialschicht,beispielsweise aus Palladium, Platin oder dergleichen, auf eine Halbleiteroberfläche, beispielsweise eine Epitaxialsiliciumoberflache, aufgebracht. Das Material, beispielsweise Palladium, wird sodann zur Bildung von Palladiumsilicid gesintert und danach ein Metall mit hoher Austrittsarbeit, wie beispielsweise Molybdän, Wolfram oder Tantal, auf dem Palladiumsilicid abgeschieden. Das Material mit hoher Austrittsarbeit könnte auch unmittelbar auf eine Siliciumoberflache abgeschieden werden.
Anordnungen dieser Art sind aus dem Stande der Technik bekannt und beispielsweise in den US-Patentschriften 3 290 127, 3 457 912, 3 550 260, 3 585 469, 3 636 417, 3 668 481, 3 694 719, 3 841 904 und 3 932 880 beschrieben. Die Eigenschaften von Palladium- und Platin-Silicidkontakten sind in den folgenden Veröffentlichungen beschrieben:
"Metallurgical Properties and Electrical Characteristics of Palladium Silicide - Silicon Contacts" von C. J. Kircher, in "Solid State Electronics", 1971 Vol. 14, S. 507 bis 513;
"Planar Millimeter-Wave Epitaxial Silicon Schottky-Barrier Converter Diodes" von V. V. T. Rusch, in "Solid State Electronics", 1968, Vol. 11, S. 517-525;
"Structure and Electrical Characteristics of Epitaxial Palladium Silicide Contacts, etc." von W. D. Buckley et
909849/0813
al, in "Solid State Electronics", 1972, Vol. 15, S. 1531 Ms 1337;
"Formation Kinetics and Structure of Pd2Si Films on Si", von E. W. Bower et al, in "Solid State Electronics", 1973» Vol. 16, S. 1461-1471; sowie
"Pt2Si and PtSi Formation with High^-Purity Pt Thin Films" von Canali et al, in "Applied Physics Letters", Vol. 31, Nr. 1, Juli 1977, S. 43-4-5.
Der Erfindung liegt daher als Aufgabe die Schaffung eines Verfahrens zur Herstellung eines Schottky-Übergangs (Schottky-Grenzschicht) zugrunde, der stark verbesserte Sperrstrom-Kenngrößen bei hoher Temperatur besitzt, ohne daß hierdurch andere Parameter der Anordnung nennenswert beeinträchtigt werden. Des weiteren soll durch die Erfindung ein Aufbau einer derartigen Schottky-Anordnung geschaffen werden, der eine Beeinträchtigung bei der Montageeinlötung in das Gehäuse verhindert.
Gemäß der Erfindung ist zu diesem Zweck vorgesehen, ein Palladium- oder Platinsilicid in eine Siliciumplättchenoberflache oder anderweitige Halbleiteroberfläche einzudiffundieren, beispielsweise im Wege eines Sinterungsprozesses. Es hat sich dabei ergeben, daß während dieses Prozesses eine Schicht von im einzelnen unbekannter Zusammensetzung, bei der es sich jedoch jedenfalls um eine ' ..t intermetallische Legierungszusammensetzung, möglicherweise PdSi im Falle der Palladium-Silicium-Grenzflache, handelt, direkt mit der Siliciumoberfläche des Halbleitersubstrats gebildet wird. Bei dieser Legierung scheint es sich um einen mit dem einkristallinen Substratmaterial
909849/0813
kontinuierlich zusammenhängenden Einkristall zu handeln, der durch die Ätzung, mit welcher das Silicid von dem Siliciumsubstrat entfernt wird, nicht "beeinflußt wird.
Nach dem Stande der Technik wurde das Silicium vor der Abscheidung anderweitiger Materialien auf dem Silicid leicht angeätzt. Gemäß der vorliegenden Erfindung wird das Silicid vollständig abgelöst, beispielsweise durch Ätzung mit Königswasser, bis sämtliches PdoSi oder PtSi von dem Substrat entfernt ist. Die erwähnte Schicht von im einzelnen unbekannter Zusammensetzung bleibt dabei zurück und kann mit einer Wolfram-Kontaktsonde nachgewiesen und bestimmt werden, wobei sich die Ausbildung eines scharfen Knies in der Sperrspannungskennlinie zwischen der Schicht und der Wolframsonde zeigt.
Danach wird ein Metall mit hoher Austrittsarbeit ("work function metal")» wie beispielsweise Molybdän, auf die Oberfläche der erwähnten intermetallischen Palladium- bzw. Platin/Silicium-Schicht, aufgebracht, wodurch ein Schottky-Übergang (bzw. eine Schottky-Grenzschicht, "Schottky barrier"), mit ungewöhnlich günstigen Kennlinienwerten des Sperrstroms bei hoher Temperatur erhalten wird.
Bei Verwendung von nachträglich entferntem Palladiumsilicid gemäß einer Ausführungsform der Erfindung zeigt die damit erhaltene Anordnung eine Verbesserung der Sperrstromkenngrößen um etwa eine Größenordnung. Bei Verwendung von Platin anstelle von Palladium, wobei das Platin während des Sinterungsprozesses mit Molybdän abgedeckt wird, gemäß einer anderen Ausführungsform der Erfindung, erhält
909849/0813
man eine Verbesserung des Sperrleckstroms um drei Größenordnungen. Wenngleich die Gründe für dieses außerordentliche Verhalten noch nicht im einzelnen erforscht sind, erscheint es möglich, daß die während dieses Verfahrens gebildete erwähnte intermetallische Verbindung ihrerseits selbst ein Halbleiter ist, so daß das auf diese Oberfläche aufgebrachte Molybdän oder anderweitige Material mit hoher Austrittsarbeit einen ausgezeichneten Schottky-Übergang ergibt.
Gemäß einem weiteren wesentlichen Erfindungsaspekt wird zwischen dem Molybdän oder anderweitigen Metall hoher Austrittsarbeit und den Eontaktmetallen, wie beispielsweise Nickel und Silber, eine Titanschicht eingelagert. Es hat sich ergeben, daß die Anwendung dieser Titanschicht das Sperrstromverhalten der Anordnung bei heißen Temperaturen verbessert und eine Beeinträchtigung bzw. Verschlechterung des Schottky-Übergangs während dem Einlöten des Plättchens in sein Gehäuse verhindert. Man darf annehmen oder vermuten, daß das Titanium in einer Art Getterwirkung eine Wanderung von Silber-, Gold- oder Nickelatomen bzw. von Atomen anderer Kontaktmaterialien durch das Molybdän hindurch in den Übergang während des Einlötvorgangs verhindert und als Getter für bewegliche Atome, einschließlich Sauerstoffatomen in dem Molybdän, wirkt. Die nach diesem Erfindungsaspekt vorgesehene Titan-Sperre zwischen dem Schottky-Übergang und den Kontaktmetallen eignet sich zur Anwendung bei beliebigen Schottky-Anordnungen, d. h. auch bei solchen ohne das spezielle erfindungsgemäße Palladiumoder Platin-Silicid-Kontaktsystem.
Als Ergebnis dieses einfachen Verfahrensschrittes konnte
90984 9/08 13
ein und dieselbe Anordnung, bei welcher dieser neue Verfahrensschritt bei der Herstellung des Übergangs angewandt wurde, ohne anderweitige Änderungen in seiner Auslegung von 50 A auf 75 A hochgestuft werden.
Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung beschrieben; in dieser zeigen
Fig. Λ in schematischer QuerSchnittsansicht ein Teil eines zur Ausführung der Erfindung geeigneten Halbleiterplättchens, in welchem ein Schutzring eindiffundiert wurde,
Fig. 2 das Plättchen aus Fig. 1 nach Bildung einer Maskierungs-Oxyd-Schicht und Abscheidung einer Palladiumschicht auf der Substratoberfläche,
Fig. 3 das Plättchen aus Fig. 2 nach dem Einsintern einer Palladiumschicht in die Siliciumoberflache,
Fig. 4 das Plättchen aus Fig. 3 nach dem Wegätzen des Palladiums und Palladiumsilicids, wodurch eine mit Palladium diffundierte Siliciumoberfläche zurückbleibt ,
Fig. 4-A und 4B jeweils die Sperrstrom/Spannungs-Kennlinien zwischen einer Wolframsonde und der Oberfläche des Plättchens aus Fig. 4, und zwar für den Fall einer unvollständigen bzw. einer vollständigen Entfernung der Silicidschicht,
Fig. 5 das Plättchen aus Fig. 4 nach Abscheidung einer
909849/081 3
Molybdänschicht auf der Plättchenoberflache,
Fig. 6 das Plättchen aus Fig. 5 nach Aufbringung von Eontaktmetallen auf das Plättchen, unter Anordnung einer Titanschicht zwischen der Schottky-Grenzschicht und den oberen Kontaktmetallen,
Fig. 7 in schematischer Form eine zweite Ausführungsform der Erfindung unter Verwendung von Platin anstelle von Palladium, und zwar in dem der Fig. 5 im Falle von Palladium entsprechenden Herstellungsstadium,
Fig. 8 in auseinandergezogener Darstellung das Montageaggregat einer erfindungsgemäßen Schottky-Diode, wobei das äußere Gehäuse zur Sichtbarmachung der Innenteile entfernt ist,
Fig. 9 den Sperrleckstrom bei 125°C für vier verschiedene Schottky-Grenzschichten einschließlich der beiden erfindungsgemäßen Ausführungen,
Fig. 10 den Abfall der Durchlaßspannung bei 25°C für die Schottky-Grenzschichten aus Fig. 9,
Fig. 11 die Sperrleckstrom-Kennlinie bei verschiedenen Temperaturen für die Platin-Silicium-Ausführungsform der Erfindung.
Fig. 1 veranschaulicht ein Siliciumsubstrat, bei dem es sich um einen kleinen Teil eines großen Plättchens handeln
909849/0813
kann, auf welchem gleichzeitig eine Vielzahl von Anordnungen hergestellt wird. Das Substrat 20 wird in der folgenden Beschreibung als einkristallines Siliciumsubstrat vorausgesetzt, jedoch können selbstverständlich auch anderweitige Halbleitermaterialien verwendet werden. Bei dem Substrat 20 kann es sich beispielsweise um ein nach dem Czochralsky-Verfahren gezogenes Silicium mit einer Dicke von etwa 9/1000 Zoll handeln, dem unter Verwendung einer Arsen-Dotierung eine N-Leitfähigkeit verliehen wurde. Der spezifische Widerstand des Plättchens kann im Bereich von 0,001 bis 0,004 Ohm-cm liegen. Bei dem in Pig. 1 in schematischer Querschnittsansicht gezeigten Plättchenabschnitt kann es sich um einen rechteckigen Chipabschnitt in Form eines Quadrats von etwa 200/1000 Zoll Kantenlänge handeln. Selbstverständlich ist in der Zeichnung die Plättchendicke aus Gründen der Deutlichkeit und Übersichtlichkeit stark übertrieben dargestellt.
Auf der Schicht 20 wird eine Epitaxialschicht 21 bis zu einer Dicke von 5jO bis 6,0 Hikron aufgewachsen. Die Schicht 21 besitzt U-Leitfähigkeit und kann mit Phosphor zur Einstellung eines spezifischen Widerstands im Bereich von 0,9 bis 1,1 Ohm-cm dotiert sein.
Aus Fig. 1 ist ein Schutzring 22 ersichtlich, bei dem es sich um einen in die Oberfläche 21 eindiffundierten rechteckförmigen Eing von P-Leitfähigkeit handeln kann, der als Zener-Klemme bzw. -Klammer ("zener clamp") dienen und Eandeffekte verhindern soll. Zur Erzeugung des Rings 22 wird auf der Oberfläche der Schicht 21 eine Oxydmaske 23 erzeugt und in dieser eine ringförmige öffnung gebildet. Sodann wird in dieses offene Fenster Bor oder eine
909849/0813
anderweitige P-Dotierungsunreinheit abgeschieden und "bis zur gewünschten Tiefe in die Schicht 21 eindiffundiert. Der Schutzring 22 kann eine Tiefe von etwa 1/2 Mikron und eine Breite von etwa 4/1000 Zoll "besitzen. Die Mittelöffnung innerhalb des Rings 22 kann etwa 176/1000 Zoll betragen.
wahrend dem Eindiffundieren des Schutzrings 22 wächst über dem offenen Schutzringfenster eine Oxydschicht auf. In der Oxydschicht 23 wird in der aus Jig. 2 ersichtlichen Weise unter Anwendung herkömmlicher Lichtdruck- und Ätzverfahren eine Maskenfensteröffnung erzeugt, die sich etwa bis zur Mitte der Breitenerstreckung des Schutzrings 22 erstreckt.
Each der Freilegung dieses Fensters in der Oxydschicht 23 wird auf die Oberfläche der Schicht 21 ein Metall, und zwar ist in den " Figg. 1 bis 6 Palladium zugrunde gelegt, bei einer Substrattemperatur von etwa 250°C bis zu einer Dicke von etwa 1000 JL aufgedampft. Es sei darauf hingewiesen, daß anstelle von Palladium metallisches Platin abgeschieden werden könnte. Auch anderweitige Metalle können verwendet werden, falls sie mit dem Silicium 21 ein geeignetes Silicid bilden.
Nach der Abscheidung der Palladiummetallschicht werden das Palladium und Silicium bei einer Temperatur von etwa 500 O in einer Gashülle aus etwa 15 % Wasserstoff und etwa 85 % Stickstoff gesintert. Zu beachten ist, daß bei Verwendung von Platin anstelle von Palladium eine dünne Molybdänschicht 24 in der aus Fig. 7 ersichtlichen Weise über der Platinschicht 23 aufgebracht wird, zur
909849/0813
- AU-
Einkapselung der Oberseite des Platins vor der Sinterbehandlung.
Nach dem Sintervorgang liegt gemäß Fig. 3 ein Silicid PdpSi vor sowie reines Palladium über dem PdpSi. Bei der in Fig. 7 veranschaulichten Ausführungsform unter Verwendung von Platin ergibt die Sinterbehandlung das Silicid PtSi, das mit metallischem Platin überdeckt ist.
In der Vergangenheit wurden das metallische Platin oder Palladium weggeätzt und ein Kontakt zu den Silicidschichten hergestellt. Man hielt es für wesentlich, daß die Silicidschicht intakt verbleibt, um eine gute Grenzschicht ("junction") zu erhalten. Gemäß der Erfindung wird die Silicidschicht, d. h. das PdpSi oder das PtSi, bewußt und absichtlich vollständig entfernt, zur Freilegung einer unteren Schicht 25, die in die Oberfläche des Siliciums eindiffundiert wird, zur Bildung einer im einzelnen noch nicht bekannten intermetallischen Legierung aus dem Palladium (bzw. Platin) und dem Silicium. Sobald die Schicht erreicht ist, kann ihr Vorhandensein durch Kontaktierung der Plättchenoberfläche mit einer Volframsonde festgestellt und nachgewiesen werden. Die Ausgangsgröße der Wolframsonde ändert sich dabei von dem Kennlinienyerlauf .mit abgerundetem Knie gemäß Fig. 4A (welche eine Anzeige dafür ist, daß an der Oberfläche noch Silicid vorliegt) in den Kennlinienverlauf gemäß Fig. 4-B, bei welcher das Silicid vollständig entfernt und die Silicium-Metall-Diffusionsschicht 25 freigelegt ist.
Man darf annehmen bzw. vermuten, daß die Schicht 25 eine einkristalline Fortsetzung ihrer Substratschicht 21 ist
909849/081 3
und im Falle von Palladium aus PdSi besteht. Man kann ferner annehmen bzw. vermuten, daß die Schicht 25 ein Halbleiter ist, der mit einem Metall mit hoher Austrittsarbeit, wie beispielsweise Molybdän, eine ausgezeichnete Schottky-Sperr- bzw. Übergangsschicht ("Schottky junction") bildet.
Zur Freilegung der Schicht 25 wurde im Falle der Palladium-Ausführung das folgende Ätzverfahren angewandt. Ein ähnliches Ätzverfahren kann für Platin Anwendung finden:
(a) Das gesamte Plättchen wird zunächst bei Zimmertemperatur etwa 3 0 Sekunden lang in Königswasser (etwa 3 Teile HCl auf 1 Teil HJJ(X) getaucht. Hierdurch wird das Palladium von der Oxydschicht entfernt.
(b) Nach Spülung wird das Plättchen etwa 30 Sekunden lang in eine 5 #ige HF-Lösung getaucht. Hierbei handelt es sich um einen neuen Verfahrensschritt, von dem angenommen wird, daß hierdurch SiOp von der wegzuätzenden Palladium- (oder: Platin-)Oberfläche entfernt wird.
(c) Das Plättchen wird gespült und sodann erneut bei Zimmertemperatur etwa 30 Sekunden lang in Königswasser getaucht, um das metallische Palladium und das Pd^Si aus den Fensterbereichen bis auf die Oberfläche der Schicht 25 herab abzulösen. Es sei jedoch darauf hingewiesen, daß später noch eine weitere Ätzung folgt und daß nach dem Stande der Technik nur das metallische Palladium entfernt wurde und darauf geachtet wurde, daß das Pd2Si. in Kontakt verbleibt.
(d) Sodann wird das Plättchen gespült und zur Reinigung
909849/0813
von etwa verbliebenem SiOo etwa 30 Sekunden lang in 5 %ige HF-Losung getaucht.
(e) Sodann wird das Plättchen gespült und trockengeschleudert.
(f) Die vorhergehenden Schritte werden sämtlich unter einer nicht-kritischen Abdeckung durchgeführt. Nach Abschluß des Yerfahrensschrittes (e) wird das Plättchen in einen ultra-reinen Bereich gebracht und mit entionisiertem Wasser von 18 MegOhm gewaschen.
(g) Sodann wird das Plättchen in eine Lösung aus 1 Teil HCl auf 1 Teil HUO, getaucht und in dieser Lösung 30 Minuten lang bei 600C bis 7O0C gekocht. Dieser kritische Verfahrensschritt dient zur Entfernung des gesamten verbliebenen PdoSi.
C.
(h) Sodann wird das Plättchen in 18 MegOhm-Wasser gespült und dann, etwa 30 Sekunden lang in 5 %ige HF-Lösung getaucht .
(i) Das Plättchen wird erneut in 18 Megohm Wasser gespült und trockengeschleudert.
Das Plättchen ist nunmehr bereit zur Aufnahme eines Metalls mit hoher Austrittsarbeit, zur Kontaktierung der Schicht 25. Hierzu wird gemäß Fig. 5 eine Molybdänschicht auf die Oberfläche des Plättchens, während dieses auf 25O0C gehalten wird, aufgedampft. Die Schicht 26 kann eine Dicke von etwa 3000 A besitzen.Hierbei wird dann ein ausgezeichneter Schottky-Übergang zwischen der Molybdänschicht 26 und der Schicht 25 gebildet. Es sei darauf
909849/0813
hingewiesen, daß auch, andere Materialien mit hoher Austritt sarbeit, wie beispielsweise Wolfram oder Tantal oder anderweitige Stoffe, anstelle von Molybdän verwendet werden können.
Nunmehr müssen noch Metallkontakte auf die gegenüberliegenden Seiten'des Plättchens gemäß JPig. 6 aufgebracht werden. Gemäß einem bedeutsamen Merkmal der Erfindung wird zunächst eine Titanschicht JO auf der Molybdänschicht 26 abgeschieden. Die Titanschicht 30 besitzt eine Dicke von etwa 2000 A. Man darf annehmen bzw. vermuten, daß die Titanschicht 30 als Grenzschicht zur Verhinderung einer Wanderung von Atomen der Kontaktmetalle zu der Schottky-Grenzschicht zwischen den Schichten 25 und 26 bei den hohen Temperaturen, wie sie beim Einlöten des fertigen Plättchens in sein Gehäuse auftreten, wirkt. Dieser Effekt hat bisher eine Qualitätsminderung der Vorrichtung bei ihrer Endmontage bewirkt, wird jedoch nunmehr durch die Titanschicht vermieden. Diese Titanschicht kann mit Vorteil auch in anderen Schottky-Anordnungen verwendet werden, einschließlich solcher, bei denen ein Übergang direkt zwischen einer Siliciumoberfläche und einem Material mit hoher Austrittsarbeit hergestellt wird, wie auch bei Anordnungen mit abgelöstem Silicid.
Sodann werden Metallkontakte zu der Anordnung hinzugefügt, wie in Fig. 6 veranschaulicht. Im einzelnen wird an der Unterseite des Plättchens eine Titanschicht 31 von etwa 1000 A Dicke zugefügt und sodann auf der Ober- und auf der Unterseite Hickelschichten 32 und 33 von -jeweils etwa 1000 A Dicke aufgebracht. Danach werden dicke Silberschichten 32I- "und 35 von jeweils etwa 35000 A aufgebracht.
909849/0"8 13
Selbstverständlich können auch beliebig anderweitige herkömmliche Kontaktmetalle, wie beispielsweise Gold, verwendet werden.
Die fertiggestellte Anordnung wird sodann zur Montage in einem Gehäuse gemäß Fig. 8 von ihrem Hauptplättchen abgebrochen bzw. abgeschnitten. Bei dem Gehäuse kann es sich um eine Standard JEDEC Konstruktion vom Typ DO-2O3AB(DO-5) handeln. Der vollständige fertige Schottky-Übergang in Form eines Quadrats von 200/1000 Zoll Kantenlänge ist als Teil 4-0 dargestellt. Auf den gegenüberliegenden Seiten des Übergangsgebildes 40 werden Blei-Silber-Indium-Lotplättchen 41 und 42 angeordnet und auf den gegenüberliegenden Seiten dieser Lotplättchen 41 bzw. 42 Molybdänplättchen 43 bzw. 44 angebracht. Die Plättchen 43 und 44 besitzen jeweils eine Dicke von etwa 20/1000 Zoll und Durchmesser von 0,150 bzw. 0,325 Zoll. Zwischen dem Molybdänplättchen 43 und einer C-förmigen Zuleitung 46 wird ein Blei-Silber-Indium-Lotplättchen 45 angeordnet und entsprechend zwischen dem Molybdänplättchen 44 und einer üblichen Kupfergrundplatte 48 ein Gold-Zinn-Lotplattchen 47. Das Gesamtaggregat wird mit einer nicht dargestellten Kappe verschlossen. Sodann, wird das Aggregat zusammengelötet, indem man es zunächst zum Schmelzen der Lotplättchen 41, 42, 45 und 47 erhitzt und sodann abkühlt. Die Titanschicht 30 (vgl. Fig. 6) verhindert dabei in der erwähnten weise eine Wanderung von Silber- und Uickelatomen zu dem Schottky-Übergang während dieses Lötvorgangs.
Die so erhaltene Anordnung (bei Anwendung des Palladium-Verfahrens) besitzt dann eine Übergangs-Betriebstemperatur im Bereich von -650C bis +175°C» einen Sperrspannungs-
909849/0813
bereich von 15 his 4-5 V; sowie einen maximal zulässigen mittleren Durchlaßstrom bei 1800C von 73 A für eine Rechteckwellenform bzw. von 67»5 A für eine Sinuswellenform. Die Anordnung weist einen Sperrleckstrom von 15 bis 150 mA über einen Bereich von Übergangs- bzw· Sperrschicht-Temperaturen von 1000C bis 15O0C bei einer Sperrspannung von etwa 45 V auf.
In den Figg. 9 bis 11 ÖLnd einige Kennlinien der Anordnung gezeigt, welche die durch die Erfindung erzielte erhebliche Verbesserung im Sperrleckstrom bei hoher Temperatur erkennen lassen. So veranschaulicht Fig. 9 die Leckstromkennlinien in logarithmischem Maßstab auf der Ordinate in Abhängigkeit von der Sperrspannung auf der Abszisse für vier verschiedene Anordnungen, und zwar sämtlich jeweils bei einer Übergangs- bzw. Sperrschichttemperatur von 125°C. Die oberste Kurve 50 zeigt einen herkömmlichen Schottky-Übergang unter Verwendung eines Chromkontakts auf einer Siliciumoberflache. Wie ersichtlich, nähert sich der Sperrstrom dem Wert 1 A bei 50 V. Die zweite Kurve 51 zeigt einen herkömmlichen Molybdänkontakt auf Silicium, der eine bessere Sperrstromkennlinie als die äquivalente Chromkontaktanordnung besitzt. Jedoch beträgt der Sperrstrom der Anordnung immer noch 90 mA für volle Sperrspannung.
Die erfindungsgemäße Anordnungxin der Ausführung nach dem Palladium-Verfahren und mit einem vermutlich oder möglicherweise aus PdSi bestehenden Bereich 25 in Kontakt mit der Molybdänschicht 26 (Fig. 6) ergibt eine dramatische Verbesserung des Sperrstroms bei voller Sperrspannung, wie die Kurve 52 erkennen läßt. Danach beträgt der Sperrstrom
909849/0813
"bei 50 V τύχε etwa 15 ^A» was einer Verbesserung um fast eine Größenordnung gegenüber den Molybdän-Silicium-Übergängen nach dem Stande der Technik darstellt.
Die Platin-Ausführungsform der Erfindung (Fig. 7) ergibt eine Anordnung mit sogar noch besserer Sperrstromcharakteristik, wie die Kurve 53 erkennen läßt. Bei dieser Anordnung beträgt der Sperrstrom bei voller Sperrspannung nur noch etwa 2,9 mA, und damit dramatisch weniger als die durch die Kurvenverläufe $0 und 5I veranschaulichten Anordnungen nach dem Stande der Technik.
Die ausgeprägte bedeutsame Verbesserung des Sperrleckstroms bei hoher Temperatur ermöglicht den Betrieb der erfindungsgemäßen Anordnung bei wesentlich höheren Übergangs- bzw. Sperrschichttemperaturen als bei den bekannten Anordnungen nach dem Stande der Technik, und gestattet so eine wesentlich leistungsstärkere Auslegung einer gegebenen Anordnung. So läßt beispielsweise Pig. 11 erkennen, daß ein nach dem Platin-Verfahren hergestellter erfindungsgemäßer Übergang gemäß Fig. 7» dem die Kennlinie 53 in Fig. 9 bei 1250C entspricht, noch mit einer Übergangsbzw. Sperrschichttemperatur von 175°C betrieben werden kann und hierbei noch einen besseren Kennlinienverlauf 54-(Fig. 11) besitzt als der herkömmliche Molybdän-Silicium-Übergang (Kurve 51 in Fig. 9) bei 125°C. Ja selbst bei 2000O (Kurve 55 in Fig. 11) ist der Kennlinienverlauf der erfindungsgemäßen Anordnung noch wesentlich besser als für die Chrom-Silicium-Anordnung bei 125°C (Kurve 50 in Fig. 9).
Die durch die Erfindung erzielte erhebliche Verbesserung
909849/0813
im Sperrstromverhalten muß nicht etwa durch drastische Einbußen bei anderweitigen Kenngrößen erkauft werden. Wie aus Fig. 10 ersichtlich, zeigen erfindungsgemäß hergestellte Anordnungen lediglich eine geringfügige Zunahme des Durchlaßspannungsabfalls bei niedrigem Strom, im Vergleich zu bekannten Anordnungen nach dem Stande der Technik. So veranschaulichen die Kurven 60 und 61 in Fig. 10 den verhältnismäßig niedrigen Durchlaßspannungsabfall, insbesondere bei niedrigem Durchlaßstrom, für die bekannten Anordnungen nach dem Stande der Technik mit Chrombzw. Molybdän-Kontakten an Silicium. Erfindungsgemäß nach der Palladium- bzw. Platin-Ausführung hergestellte Anordnungen zeigen die durch die Kurven 62 bzw. 63 veranschaulichten Durchlaßspannungs-Kennlinien. Sämtliche Kurven in Fig. 10 sind für 25°C aufgetragen. Bei hohen Strömen sind die "unterschiede vernachlässigbar.
Die Erfindung wurde vorstehend anhand bevorzugter Ausführungsformen beschrieben, die jedoch selbstverständlich in mannigfachen Einzelheiten abgewandelt werden können, ohne daß hierdurch der Rahmen der Erfindung verlassen wird.
Zus ammenf as sung
Gegenstand der Erfindung ist eine Schottky-Diode und ein Herstellungsverfahren hierfür, bei welchem ein Schottky-Übergang zwischen einem Metall mit hoher Austrittsarbeit, typischerweise Molybdän, und einer einkristallinen
909849/0813
intermetallischen Legierung von entweder Palladium oder Platin mit Silicium hergestellt wird. Die Intermetall-Legierung wird durch Sintern von Palladium oder Platin mit Silicium auf der Oberfläche einer Silicium-Epitaxialschicht erzeugt und sodann das gesamte gebildete Silicid durch Ätzung entfernt. Die Intermetall-Schicht verbleibt nach dem Itzprozeß. Bei Verwendung von Platin als Hetall zur Herstellung des Silicids wird das Platin vor dem Sintern mit einer Molybdänhülle überzogen. Zwischen die Oberfläche des Metalls hoher Ablösearbeit und die äußeren zum Einlöten des fertigen Plättchens oder Chips verwendeten Leiterschichten^ingelagert, um eine Qualitätsminderung des Schottky-Übergangs beim Zusammenlöten zu vermeiden
*) wird eine Titan-Schicht
Patentansprüche:
909849/0813
Leerseite

Claims (1)

  1. Patent ansprüche
    Schottky-Diode mit einem einkristallinen Halbleitersubstrat, gekennzeichnet durch ein in ein Oberflächenteil des Substrats eindiffundiertes erstes Metall aus der Gruppe Palladium und Platin und eine hierdurch erzeugte Intermetall-Legierung aus diesem Metall und dem Halbleitermaterial, sowie durch ein in Oberflächenkontakt mit dem ersten Metall stehendes zweites Metall mit einer hohen Austrittsarbeit.
    2. Diodenanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat ein Epitaxial-Silicium-Substrat ist und daß die Intermetall-Legierung frei von Siliciden ist.
    3- Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das erste Metall Palladium und die Intermetall-Legierung PdSi ist.
    4·. Anordnung nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das zweite Metall Molybdän ist.
    3» Anordnung nach einem oder mehreren der Ansprüche 1,2 oder 4-, gekennzeichnet durch eine auf dem zweiten Metall abgeschiedene Titanschicht und einen auf der Titanschieht abgeschiedenen Metallkontakt.
    909849/0813
    6. Anordnung nach Anspruch 5» dadurch gekennzeichnet, daß der Metallkontakt Silber und Nickel enthält.
    7· Schottky-Diode mit einem Halbleitersubstrat und einem mit diesem in Kontaktberührung stehenden und eine Schottky-Grenzschicht bzw. -Übergang bildenden Metall mit hoher Austrittsarbeit, gekennzeichnet durch eine Titanmetallschicht,auf der von dem Substrat abgewandten Oberfläche des Metalls hoher Ablösearbeit sowie wenigstens ein Kontaktmetall auf der von dem Substrat abgewandten Oberfläche der Titanschicht, wobei die Titanschicht eine Wanderung von Atomen des wenigstens einen Kontaktmetalls in die Schottky-Grenz- bzw. -Übergangsschicht verhindert.
    8. Anordnung nach Anspruch 7» dadurch gekennzeichnet, daß das Halbleitersubstrat Silicium ist.
    9. Anordnung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß das Halbleitersubstrat ein Siliciumplättchen mit eindiffundierten Atomen eines Metalls aus der Gruppe Palladium und Platin ist.
    10. Anordnung nach einem oder mehreren der Ansprüche 7 bis 9» dadurch gekennzeichnet, daß das Metall hoher Austrittsarbeit Molybdän ist.
    11. Verfahren zur Herstellung einer Schottky-Anordnung, bei welchem auf der Oberfläche eines Halbleiterplättchens ein erstes Metall abgeschieden und dieses erste Metall in die Oberfläche des Halbleiterplättchens eingesintert wird, dadurch gekennzeichnet, daß man
    909849/0813
    sämtliche Spuren des ersten Metalls und seiner eventuellen Silicide von der Oberfläche vollständig entfernt, derart, daß die freigelegte Oberfläche bei Kontaktierung mit einer Wolframsonde eine Sperrspannungs-Kennlinie mit einem scharfen Knie aufweist, und daß man sodann auf der freigelegten Oberfläche ein Metall hoher Austrittsarbeit abscheidet.
    12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß man auf dem Metall hoher Austrittsarbeit eine Titanschicht abscheidet und auf dieser ein Kontaktmetall und daß man sodann die Anordnung in ein Gehäuse einlotet.
    13· Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß das Halbleiterplattchen aus Silicium besteht und daß das erste Metall aus der Gruppe Palladium und Platin gewählt ist.
    14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Entfernung des ersten Metalls und seiner Silicide durch längeres Itzen mit Königswasser erfolgt.
    15· Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das erste Metall Palladium ist und daß die Oberfläche von jeglichen Spuren von Pd2Si befreit wird.
    16. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß das erste Metall Platin ist und daß die Oberfläche von geglichen Spuren von PtSi befreit wird.
    909849/0813
    ..gg..
    17· Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß das Platin beim Sintern mit Molybdän abgedeckt wird.
    909849/0813
DE2921971A 1978-06-02 1979-05-30 Verfahren zur Herstellung einer Schottky-Diode Expired DE2921971C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/911,764 US4206540A (en) 1978-06-02 1978-06-02 Schottky device and method of manufacture using palladium and platinum intermetallic alloys and titanium barrier

Publications (2)

Publication Number Publication Date
DE2921971A1 true DE2921971A1 (de) 1979-12-06
DE2921971C2 DE2921971C2 (de) 1983-09-29

Family

ID=25430828

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2921971A Expired DE2921971C2 (de) 1978-06-02 1979-05-30 Verfahren zur Herstellung einer Schottky-Diode

Country Status (8)

Country Link
US (1) US4206540A (de)
JP (1) JPS54159183A (de)
DE (1) DE2921971C2 (de)
ES (1) ES481012A1 (de)
FR (1) FR2427688A1 (de)
GB (2) GB2022318B (de)
IT (1) IT1165084B (de)
SE (1) SE440293B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923362B2 (en) 2005-06-08 2011-04-12 Telefunken Semiconductors Gmbh & Co. Kg Method for manufacturing a metal-semiconductor contact in semiconductor components

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546374A (en) * 1981-03-23 1985-10-08 Motorola Inc. Semiconductor device including plateless package
US4398344A (en) * 1982-03-08 1983-08-16 International Rectifier Corporation Method of manufacture of a schottky using platinum encapsulated between layers of palladium sintered into silicon surface
US4638551A (en) * 1982-09-24 1987-01-27 General Instrument Corporation Schottky barrier device and method of manufacture
JPS59210642A (ja) * 1983-05-16 1984-11-29 Hitachi Ltd 半導体装置の製造方法
US4899199A (en) * 1983-09-30 1990-02-06 International Rectifier Corporation Schottky diode with titanium or like layer contacting the dielectric layer
US4742377A (en) * 1985-02-21 1988-05-03 General Instrument Corporation Schottky barrier device with doped composite guard ring
US4687537A (en) * 1986-04-15 1987-08-18 Rca Corporation Epitaxial metal silicide layers
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
US5130172A (en) * 1988-10-21 1992-07-14 The Regents Of The University Of California Low temperature organometallic deposition of metals
US4925812A (en) * 1989-09-21 1990-05-15 International Rectifier Corporation Platinum diffusion process
GB2265636B (en) * 1989-09-21 1994-05-18 Int Rectifier Corp Platinum diffusion process
AT399419B (de) * 1989-09-21 1995-05-26 Int Rectifier Corp Verfahren zur einführung von platinatomen in eine siliziumscheibe zur verringerung der minoritätsträger-lebensdauer
IT1247293B (it) * 1990-05-09 1994-12-12 Int Rectifier Corp Dispositivo transistore di potenza presentante una regione ultra-profonda, a maggior concentrazione
US5047367A (en) * 1990-06-08 1991-09-10 Intel Corporation Process for formation of a self aligned titanium nitride/cobalt silicide bilayer
US5536684A (en) * 1994-06-30 1996-07-16 Intel Corporation Process for formation of epitaxial cobalt silicide and shallow junction of silicon
US5888891A (en) * 1996-08-23 1999-03-30 International Rectifier Corporation Process for manufacturing a schottky diode with enhanced barrier height and high thermal stability
DE19939484A1 (de) * 1998-09-01 2000-03-09 Int Rectifier Corp Schottky-Diode
US6184564B1 (en) * 1998-12-28 2001-02-06 International Rectifier Corp. Schottky diode with adjusted barrier height and process for its manufacture
US6690037B1 (en) 2000-08-31 2004-02-10 Agere Systems Inc. Field plated Schottky diode
JP2002353182A (ja) * 2001-05-25 2002-12-06 Mitsubishi Electric Corp 半導体装置の洗浄方法および洗浄装置、ならびに半導体装置の製造方法
US7061067B2 (en) * 2003-07-04 2006-06-13 Matsushita Electric Industrial Co., Ltd. Schottky barrier diode
US7812441B2 (en) * 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
TWI278090B (en) * 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
DE102005026301B3 (de) * 2005-06-08 2007-01-11 Atmel Germany Gmbh Verfahren zum Herstellen eines Metall- Halbleiter-Kontakts bei Halbleiterbauelementen
WO2007005844A2 (en) * 2005-07-05 2007-01-11 International Rectifier Corporation Schottky diode with improved surge capability
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US7749877B2 (en) * 2006-03-07 2010-07-06 Siliconix Technology C. V. Process for forming Schottky rectifier with PtNi silicide Schottky barrier
US9627552B2 (en) 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
DE102009018971A1 (de) * 2009-04-25 2010-11-04 Secos Halbleitertechnologie Gmbh Konstruktion einer Schottkydiode mit verbessertem Hochstromverhalten und Verfahren zu deren Herstellung
US8784572B2 (en) * 2011-10-19 2014-07-22 Intermolecular, Inc. Method for cleaning platinum residues on a semiconductor substrate
EP3268991A1 (de) 2015-06-02 2018-01-17 Diotec Semiconductor AG Verbesserte halbleiteranordnung mit schottky-diode
CN109585570A (zh) * 2018-12-19 2019-04-05 吉林麦吉柯半导体有限公司 肖特基二极管、nipt95合金及肖特基二极管的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1938367A1 (de) * 1968-08-01 1970-02-19 Western Electric Co Halbleitervorrichtungen mit Sperrschicht
DE2363061A1 (de) * 1972-12-26 1974-07-04 Gen Electric Schottky-grenzschichtkontakte und verfahren zur herstellung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1107700A (en) * 1966-03-29 1968-03-27 Matsushita Electronics Corp A method for manufacturing semiconductor devices
US3669730A (en) * 1970-04-24 1972-06-13 Bell Telephone Labor Inc Modifying barrier layer devices
US3938243A (en) * 1973-02-20 1976-02-17 Signetics Corporation Schottky barrier diode semiconductor structure and method
US3906540A (en) * 1973-04-02 1975-09-16 Nat Semiconductor Corp Metal-silicide Schottky diode employing an aluminum connector
US3968272A (en) * 1974-01-25 1976-07-06 Microwave Associates, Inc. Zero-bias Schottky barrier detector diodes
US4110488A (en) * 1976-04-09 1978-08-29 Rca Corporation Method for making schottky barrier diodes
US4063964A (en) * 1976-12-27 1977-12-20 International Business Machines Corporation Method for forming a self-aligned schottky barrier device guardring

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1938367A1 (de) * 1968-08-01 1970-02-19 Western Electric Co Halbleitervorrichtungen mit Sperrschicht
DE2363061A1 (de) * 1972-12-26 1974-07-04 Gen Electric Schottky-grenzschichtkontakte und verfahren zur herstellung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
GB-Z.: "Solid-State Electronics", Bd.16, 1973, S.1461-1471
US-Z.: "Applied Physics Letters", Bd.31, No.1, 1.Juli 1977, S.43-45
US-Z.: "Applied Physics Letters", Bd.31, No.1, 1.Juli 1977, S.43-45, GB-Z.: "Solid-State Electronics", Bd.16, 1973, S.1461-1471 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923362B2 (en) 2005-06-08 2011-04-12 Telefunken Semiconductors Gmbh & Co. Kg Method for manufacturing a metal-semiconductor contact in semiconductor components

Also Published As

Publication number Publication date
FR2427688B1 (de) 1984-10-26
DE2921971C2 (de) 1983-09-29
US4206540A (en) 1980-06-10
IT1165084B (it) 1987-04-22
ES481012A1 (es) 1980-07-16
SE440293B (sv) 1985-07-22
JPS6226593B2 (de) 1987-06-09
GB2022318B (en) 1982-09-15
IT7923215A0 (it) 1979-06-01
FR2427688A1 (fr) 1979-12-28
GB2044534B (en) 1982-09-08
GB2044534A (en) 1980-10-15
GB2022318A (en) 1979-12-12
JPS54159183A (en) 1979-12-15
SE7904305L (sv) 1979-12-03

Similar Documents

Publication Publication Date Title
DE2921971A1 (de) Schottky-anordnung, insbesondere schottky-diode, und verfahren zu ihrer herstellung
EP0000743B1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
DE1197548C2 (de) Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen
DE1197549C2 (de) Halbleiterschaltungsanordnung
DE1539078A1 (de) Oberflaechensperrschicht-Diode
DE1614283B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1903961B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2246115A1 (de) Photovoltazelle mit feingitterkontakt und verfahren zur herstellung
DE2215357A1 (de) Verfahren zum Herstellen eines intermetallischen Kontakts an einem Halbleiterbauteil
DE2032201A1 (de) Integnerbare Planarstruktur eines Transistors, insbesondere fur integrier te Schaltungen verwendbarer Schottky Sperr schicht Transistor
EP0012955A2 (de) Ätzmittel zum Ätzen von Siliciumoxiden auf einer Unterlage und Ätzverfahren
DE2436449C3 (de) Schottky-Diode sowie Verfahren zu ihrer Herstellung
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE2033532A1 (de) Kontaktsystem fur Halbleiteranordnungen
DE1564094A1 (de) Feststoff-Stromtriode mit Raumladungsbegrenzung
DE1946302A1 (de) Integrierte Halbleiterschaltung
DE1614668A1 (de) Halbleiter-Anordnung mit gut loetbaren Kontaktelektroden
DE2649738C2 (de) Halbleiterbauelement
DE2504846A1 (de) Halbleiteranordnung mit gleichrichtender grenzschicht
DE1439952A1 (de) Halbleiter-Dioden und Verfahren zu ihrer Herstellung
DE1806980A1 (de) Halbleiter-Bauelement
DE1805261A1 (de) Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben
DE3047870A1 (de) "pn-diode und verfahren zu deren herstellung"
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE2407189A1 (de) Planare integrierte schaltung mit dielektrisch isolierter schottky-sperrschicht und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee