DE2033532A1 - Kontaktsystem fur Halbleiteranordnungen - Google Patents

Kontaktsystem fur Halbleiteranordnungen

Info

Publication number
DE2033532A1
DE2033532A1 DE19702033532 DE2033532A DE2033532A1 DE 2033532 A1 DE2033532 A1 DE 2033532A1 DE 19702033532 DE19702033532 DE 19702033532 DE 2033532 A DE2033532 A DE 2033532A DE 2033532 A1 DE2033532 A1 DE 2033532A1
Authority
DE
Germany
Prior art keywords
layer
silicon
silicon dioxide
solder
nickel film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702033532
Other languages
English (en)
Other versions
DE2033532C3 (de
DE2033532B2 (de
Inventor
Richard. Springfield N J Denning (V St A)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2033532A1 publication Critical patent/DE2033532A1/de
Publication of DE2033532B2 publication Critical patent/DE2033532B2/de
Application granted granted Critical
Publication of DE2033532C3 publication Critical patent/DE2033532C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Die Bonding (AREA)

Description

DipL-lng. H. Sauerland · Dr.-lng. R. König
Dipl.-lny. Bergen ·
Patentanwälte ■ -ααοο Düsseldorf · Cecilienallee 7β · Telefon 43S7 3a
Unsere Akte: 25 991 6. Juli 1970
RCA Corporation, New York, N.Y. (V.St.A.)
"Kontaktsystem für Halbleiteranordnungen"
Die Erfindung bezieht sich auf Halbleiteranordnungen mit auf einer Seite vorgesehener Passivierungsschicht aus Siliziumdioxid sowie auf Verfahren zu deren Herstellung.
Halbleiteranordnungen, wie Siliziumtransistoren, mit einer ihre die Grenzflächen enthaltene Seite abdeckenden Passivierungsschicht aus Siliziumdioxid besitzen gewöhnlich aufgedampftes Aluminium enthaltende Leiterbahnen. Dazu wird das Aluminium gewöhnlich auf die gesamte Oberfläche der Halbleiteranordnung aufgedampft und danach durch Fotoabdeckung und -ätzung entfernt, ausgenommen an den belichteten Oberflächengebieten der Emitter- und Basiselektroden sowie der Stromwege.zwischen diesen Elektrodenoberflächen und den an der Peripherie der Schaltung vorgesehenen Auflenanschlüssen0 Für diese Art "Aufdampfelektrode" wird Aluminium insbesondere deshalb verwendet, weil es leicht verdampft, gut sowohl an Silizium als auch an Siliziumdioxid haftet, einen niedrigen elektrischen Widerstand besitzt und normalerweise keinen nachteiligen Einfluß auf die elektrischen Eigenschaften von Halbleiterschaltungen mit niedriger Leistung hat.
Aluminium besitzt jedoch einige Nachteile als Kontaktme tall für Transistorelektroden. Es läßt sich nämlich nur schwierig löten, so daß Drähte mit ihm gewöhnlich im Thermokompressionsverfahren verbunden werden. Dies ist jedoch
009885/1546
eine langwierige Arbeit, die erfahrenes Personal benötigt und damit hohe Kosten verursacht. Weiterhin ist zu beachten, daß bei Hochleistungstransistoren im Bereich der Emitterelektrode beachtliche Wärme entsteht, die ausreichen kann, das Aluminium mit dem Silizium zu legieren und "Aluminiumnadeln" zu bilden, die den Transistor durchsetzen und die Emitter-Basis-Grenzfläche kurzschließen können.
Bei einigen Leistungstransistoren werden Emitter- und Basisverbindungen mit einem Nickel-/Blei-Lot und starren metallenen Überbrückungsleitungen hergestellt. Dieses System besteht aus einem dünnen Nickelfilm auf der Oberfläche,des Siliziumelements und einer auf die Nickelschicht aufgebrachten dicken Blei-ZZinn-Lotschicht«, Das Lot kann in einfacher Weise durch Tauchen aufgebracht werden, während die draht- oder bandförmigen Leitungen im Rahmen.einer ebenfalls billigen Massenproduktion im Lot eingebettet werden können. Darüber hinaus bildet das Nickel unterhalb von 8350C keine eutektische Legierung mit Silizium und ist deshalb für Leistungstransistoren vorteilhafter als Aluminium, bei dem das Eutektikum bei 55O0C liegt.
Aufgabe der vorliegenden Erfindung ist es, Halbleiteranordnungen und Verfahren zu ihrer Herstellung zu schaffen, die die Anwendung des Nickel-/Bleilotsystems auch auf mit einer Siliziumdioxid-Passivierungsschicht versehene Schaltungen erlauben. Diese Aufgabe wird erfindungsgemäß gelöst durch in bestimmter Verteilung angeordnete elektrische Verbindungen, von denen jede eine .epitaktische oder polykristalline, an der Oxidschicht haftende Siliziumschicht, einen auf der Siliziumschicht befindlichen^ dünnen Nickelfilm und eine auf den Nickelfilm aufgebpachte Lotschicht aufweist.
009885/1546
Anhand der beigefügten Zeichnungen, in denen bevorzugte Ausführungsbeispiele dargestellt sind, wird die Erfindung näher erläutert. Es zeigen:
Fig. 1 die Draufsicht einer teilweise geschnittenen, er-Λ findungsgemäßen Halbleiteranordnung in einem ersten Herstellungsstadium;
Fig. 2 einen Querschnitt entlang der Linie II-II in Fig. 1;
Fig. 5 die erfindungsgemäße Halbleiteranordnung in einem weiteren Fertigungsstadium in der Fig. 1 entsprechender Darstellung;
Fig., 4 einen Querschnitt entlang der- Linie IV-IV in Fig. 3;
Fig. p die erfindungsgemäße Halbleiteranordnung in einem weiteren Fertigungsstadium in den Fig. 1 und 3 entsprechender Darstellung;
Fig. 6 einen Schnitt entlang der Linie VI-VI in Fig. 5;
Fig. 7 die erfindungsgemäße Halbleiteranordnung in einem späteren Fertigungsstadium, in Draufsicht;
Fig.7a die in Fig. 7 dargestellte Halbleiteranordnung in perspektivischer Darstellung;
Fig. 8 einen Schnitt entlang der Linie VIII-VIII in Fig. 7;
Fig. 9 die Halbleiteranordnung in einem noch späteren Fertigungsstadium, in Draufsicht;
Fig.10 einen Querschnitt entlang der Linie X-X in Fig. 9; und
Fig.11 und 12 Querschnitte der in den vorangegangenen Figuren dargestellten Halbleiteranordnung in fertigem Zustand.
00 9885/154
Das erfindungsgemäße Herstellungsverfahren wird im folgenden in Verbindung mit der Herstellung eines bekannten Diffusionsschichttransistor beschrieben. Gemäß den Fig„ 1 und 2 besitzt der Transistor ein Siliziumhalbleiterelement 2 mit einer η-Zone als Emitter, das eine mit der Oberseite des Elements 2 fluchtende Oberfläche 6 aufweist. Die Zone 4 ist von einer p-Zone 8 als Basis umgeben. Zwischen dem Emitterbereich und dem Basisbereich erstreckt sich eine p-n-Grenzschicht 10 bis zur Oberfläche des Elements 2. Außerdem besitzt das Element eine n-Zone 12 als Kollektor, der von der Zone 8 durch eine sich ebenfalls bis zur Ober-P fläche des Elements 2 erstreckende p-n-Grenzschicht 14 getrennt ist.
Der erste Schritt bei der Herstellung der erfindungsgemäßen Halbleiteranordnung, nachdem Basis und Emitter durch Diffusion in der beschriebenen Anordnung hergestellt sind, besteht darin, die obere Fläche des Elements 2 mit einer relativ dicken Passivierungsschicht 16 aus Siliziumdioxid zu versehen. Dies kann mit Hilfe des bekannten Dampfwachsverfahrens bei ungefähr 125O0C innerhalb einer Zeit von 90 Minuten geschehen, wodurch ein Oxidüberzug mit einer Dicke von etwa 10.000 bis 20.000 £ erzeugt wird.
Danach wird in der Siliziumdioxidschicht 16 durch Fotoabdeckung und -ätzung ein Emitterfenster 18 und ein Basisfenster 20 hergestellt (vgl. Fig. 3 und 4). Das Ätzen des
' 'S
Oxids kann mit einer Lösung aus 163 cm 49%-iger Flußsäure, 454 g Ammoniumfluorid und 680 cm Wasser durchgeführt werden. Mit dieser Lösung kann eine Ätzrate von ungefähr 1000 8/min erreicht werden. Durch das Emitterfenster 18 wird ein Teil der Oberfläche 6 des Emitters 4 und durch das Basisfenster 20 ein Oberflächenteil 22 der Basis 8 freigelegt. Nach Beendigung des Ätzvorganges wird die zuvor in gewünschtem Muster aufgebrachte Fotoschicht entfernt.
009885/15/6
Danach wird die gesamte obere Fläche des Elements mit einer Siliziumschicht 24 versehen, und zwar sowohl die Siliziumdioxidschicht als auch die Emitter- und Basisfenster 18 und 20. Ein Teil dieser Siliziumschicht bedeckt daher die nach dem Ätzen freigelegten Flächen 6 und 22 des Emitters und der Basis.
Die Siliziumschicht 24 kann entweder epitaktisch oder polykristallin sein. Sofern die Siliziumschicht nur als Teil einer ohmschen Verbindung benutzt werden soll, kann sie epitaktisch sein. Die Epitaxialschicht kann durch Reduzierung von SiCl^ mit Wasserstoff bei einer Temperatur von ungefähr 1100 bis 12500C hergestellt werden. Die Dicke der Schicht 24 kann 1000 bis 20.000 S, vorzugsweise 10.000 S betragen. Ein polykristalliner Aufbau der Siliziumschicht wird dann bevorzugt, wenn ihr im Fenster 18 befindlicher Teil als Emitter-Belastungswiderstand verwendet wird. Die polykristalline Siliziumschicht kann durch Zersetzen von SiH^, bei einer Temperatur von ungefähr 8000C oder mehr aufgebracht werden.
Als nächstes wird die Siliziumschicht 24 mit einer sehr dünnen Schicht 26 aus Siliziumdioxid überzogen, was durch Oxydationsdampf wachsen bei 10000C in einem Zeitraum von 3 bis 5 Minuten geschehen kann. Unter diesen Bedingungen wird eine Schicht von ungefähr 500 &\ Dicke hergestellt.
Danach wird die Schicht 26 durch Fotoabdeckung und -ätzung mit Ausnahme der Stellen entfernt, an denen Leitungswege vorgesehen sind. Gemäß den Fig. 5 und 6 können diese Wege aus einem Basiszuleitungsoxidstreifen 26a und einem Emitterzuleitungsoxidstreifen 26b bestehen. Der Streifen 26b kann ein verbreitertes Endteil 28 besitzen, das den Bereich oberhalb des Bmitterfensters 18 abdeckt.
Als nächstes wird die Siliziumschicht 24 durch Ätzen mit
0098 8 5/1 5 A. 6
1O#-igem Natriumhydroxid bei 80 bis 1000C entfernt, ausgenommen dort, wo sie durch die Siliziumdioxidstreifen 26a und 26b abgedeckt ist. Dadurch entstehen unterhalb der Siliziumdioxidstreifen 26a und 26b entsprechende Streifen 24a und 24b, die aus den Fig. 7, 7a und 8 ersichtlich sind,, Der Emitterzuleitungsstreifen 24b hat somit ebenfalls ein verbreitertes Endteil ..3Oj,. das das Fenster 18 abdeckt.
Die verbindenden Siliziumdioxidstreifen 26a und 26b sowie das Endteil 28 des Streifens 26b werden nunmehr durch ungefähr 10 Sekunden dauerndes Ätzen mit der bereits erwähnten gepufferten HF-Lösung entfernt (vgl® Fig. 9 und 10), Diese kurze Ätzbehandlung sorgt dafür, daß der größte Teil der ersten Sil'iziumdioxidschicht 16 unbeschädigt bleibt und die Siliziumstreifen 24a, 24b bloßgelegt sind.
Nunmehr wird gemäß Fig. 11 auf dem Streifen 24a ein dünner Nickelfilm 32 abgeschieden, der sich bis in das Fenster 20 auf die Elektrodenoberfläche 22 der Basis erstreckt. Ähnlich wird ein weiterer Nickelfilm 34 auf dem Siliziumstreifen 24b abgeschieden. Das Abscheiden des Nickels geschieht durch Eintauchen der gesamten Einheit in ein bekanntes Bad zur stromlosen Vernickelung einer bestimmten Oberfläche. Ein solches Bad kann aus einer Lösung von NiClp.öHpOj Natriumeitrat, Ammoniumchlorid und Natriumhypophosphit bestehen, wobei sich das Nickel nur auf dem Silizium abscheidet, nicht jedoch auf der Siliziumdioxidschicht 16®
Zur Steigerung der Haftfähigkeit des Nickels auf dem Silizium werden die Nickelfilme 32 ui
10 bis 20 Minuten lang gesintert,
ziura werden die Nickelfilme 32 und 34 bei 600 bis 900° etwa
Schließlich werden die Nickelfilm© 32 wad. 34 durch Tauchen der ganzen Einheit in ein Lotmetallbad mit Lotschichten 36 und 38 überzogen, nachdem die zn beschichtende Oberfläch®
0098 85/1546
mit Flußmittel bestrichen ist. Als Lot kann beispielsweise Λ bis 5% Zinn und 99 bis 95% Blei verwendet werden, wobei das Bad auf einer Temperatur von ungefähr 35O0C gehalten wird.
Nach dem Aufbringen des Lots kann der Halbleiter noch einer Reinigungsätzung für 1 bis 2 Minuten in heißem Natrium-, hydroxid unterworfen werden.
Das erfindungsgemäße Verfahren erlaubt somit die Verwendung von Nickel-/Lotverbindungen auf Siliziumdioxidpassivierungsschichten. Der Siliziumbelag ermöglicht dabei die Nickelabscheidung, während das Nickel seinerseits das Aufbringen einer Lotschicht ermöglicht.
009885/15 4

Claims (5)

  1. RCA Corporation, New York, N0Y. (V0St.A)
    Patentansprüche:
    Γ1,/Halbleiteranordnung mit auf einer Seite vorgesehener Passivierungsschicht aus Siliziumdioxid, gekennzeichnet durch in bestimmter Verteilung angeordnete elektrische Verbindungen, von denen jede eine epitaktische oder polykristalline, an der Oxidschicht (16) haftende Siliziumschicht "(24), einen auf der Siliziumschicht (24) befindlichen dünnen Nickelfilm (32, 34) und eine auf den Nickelfilm aufgebrachte Lotschicht (36, 38) aufweist.
  2. 2. Halbleiteranordnung nach Anspruch 1, gekennzeichnet durch in der Siliziumdioxidschicht (16) befindliche, Teile der beschichteten Halbleiterelementfläche freigebende Fenster (18, 20).
  3. 3. Verfahren zum Herstellen elektrischer Verbindungen auf der Siliziumdioxidschicht der Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß auf die Oberfläche der Siliziumdioxidschicht (16) in gewünschter Verteilung eine epitaktische oder polykristalline Siliziumschicht (24) aufgebracht, die Oberfläche der Siliziumschicht (24) mit einem dünnen Nickelfilm (32, 34) versehen und auf den Nickelfilm eine Lotschicht (36, 38) aufgebracht wird.
  4. 4. Verfahren zum Herstellen elektrischer Verbindungen zu Oberflächenbereichen eines Siliziumhalbleiterelements nach Anspruch 1, dadurch gekennzeichnet, daß eine Oberfläche des Halbleiterelements (22) mit einer Siliziumdioxid-Passivierungsschicht (16) an den Stellen
    00988 5/15 46
    versehen wird, an denen ein elektrischer Kontakt nicht gewünscht wird, daß auf die Siliziumdioxidschicht (16) eine epitaktische oder polykristalline Siliziumschicht (24) in gewünschter Verteilung aufgebracht wird, wobei die Verteilung so gewählt wird, daß Leitungswege zu dem Teil der Elementoberfläche führen, zu denen eine elektrische Verbindung hergestellt werden soll, und daß die gesamte Oberfläche der Siliziumdioxidschicht (16) und des Nickelfilms (32, 34) mit geschmolzenem Lot in Berührung gebracht wird, wobei das Lot (36, 38) lediglich am Nickelfilm (32, 34) haftenbleibt.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Siliziumschicht polykristallin ist und die Zuleitung (24b) ein die Oberfläche des Elements (2) an der gewünschten Stelle berührendes Endteil (30) aufweist,
    6, Verfahren zum Herstellen einer ohmschen Verbindung an einem Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet , daß zunächst eine erste Schicht (16) aus Siliziumdioxid auf eine Seite des Elements (2) aufgebracht wird, danach ein Teil dieser Siliziumdioxidschicht (16) zum Freilegen der für die ohmsche Verbindung vorgesehenen Stelle der Elementoberfläche entfernt wird, daß sodann die Oberfläche der verbleibenden Siliziumdioxidschicht sowie die freigelegte Elementoberfläche mit einer Siliziumschicht (24) versehen wird, daß weiterhin auf (Ue Siliziumschicht (24) eine zweite Siliziumdioxidschioht (26) aufgebracht wird, daß ein Teil der zweiten Siliziumdioxidschicht (26) entfernt wird, daß sodann die durch das Entfernen gewisser Teile der zweiten SiIiziumdioxidschicht (26) freigelegten Teile der Siliziumschicht (24) weggeätzt werden, daß danach die verbliebenen Teile der Siliziumdioxidschicht (26) entfernt werden,
    009885/1546
    woraufhin Nickel auf den somit verbleibenden Teilen der Siliziumschicht (24) und der freigelegten Oberfläche des Elements (2) abgeschieden wird, und daß schließlich die Oberfläche der Nickelschicht (32, 34) mit einer Lotschicht (36, 38) versehen wird.
    009885/1546
    Le e rs e i t e
DE702033532A 1969-07-11 1970-07-07 Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid Expired DE2033532C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US84105369A 1969-07-11 1969-07-11

Publications (3)

Publication Number Publication Date
DE2033532A1 true DE2033532A1 (de) 1971-01-28
DE2033532B2 DE2033532B2 (de) 1978-07-06
DE2033532C3 DE2033532C3 (de) 1979-03-08

Family

ID=25283899

Family Applications (1)

Application Number Title Priority Date Filing Date
DE702033532A Expired DE2033532C3 (de) 1969-07-11 1970-07-07 Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid

Country Status (6)

Country Link
US (1) US3632436A (de)
JP (1) JPS5417631B1 (de)
BE (1) BE752608A (de)
DE (1) DE2033532C3 (de)
FR (1) FR2051687B1 (de)
GB (1) GB1317014A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2207012A1 (de) * 1972-02-15 1973-08-23 Siemens Ag Verfahren zur kontaktierung von halbleiterbauelementen
DE2555187A1 (de) * 1975-12-08 1977-06-16 Siemens Ag Verfahren zum herstellen einer halbleitervorrichtung

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753774A (en) * 1971-04-05 1973-08-21 Rca Corp Method for making an intermetallic contact to a semiconductor device
US3769688A (en) * 1972-04-21 1973-11-06 Rca Corp Method of making an electrically-insulating seal between a metal body and a semiconductor device
US3925572A (en) * 1972-10-12 1975-12-09 Ncr Co Multilevel conductor structure and method
US4106051A (en) * 1972-11-08 1978-08-08 Ferranti Limited Semiconductor devices
US3900344A (en) * 1973-03-23 1975-08-19 Ibm Novel integratable schottky barrier structure and method for the fabrication thereof
US4096510A (en) * 1974-08-19 1978-06-20 Matsushita Electric Industrial Co., Ltd. Thermal printing head
US4024569A (en) * 1975-01-08 1977-05-17 Rca Corporation Semiconductor ohmic contact
JPS5268376A (en) * 1975-12-05 1977-06-07 Nec Corp Semiconductor device
US4600933A (en) * 1976-12-14 1986-07-15 Standard Microsystems Corporation Semiconductor integrated circuit structure with selectively modified insulation layer
JPS543480A (en) * 1977-06-09 1979-01-11 Fujitsu Ltd Manufacture of semiconductor device
US4297393A (en) * 1980-02-28 1981-10-27 Rca Corporation Method of applying thin metal deposits to a substrate
EP0077813B1 (de) * 1981-05-04 1986-02-05 Motorola, Inc. Mehrschichtenmetallisierung mit niedrigem spezifischen widerstand für halbleiteranordnungen und herstellungsverfahren
US4407860A (en) * 1981-06-30 1983-10-04 International Business Machines Corporation Process for producing an improved quality electrolessly deposited nickel layer
US4648175A (en) * 1985-06-12 1987-03-10 Ncr Corporation Use of selectively deposited tungsten for contact formation and shunting metallization
DE3681689D1 (en) * 1985-10-22 1991-10-31 Siemens Ag, 8000 Muenchen, De Integrated semiconductor memory circuit for security or credit system
US4910049A (en) * 1986-12-15 1990-03-20 International Business Machines Corporation Conditioning a dielectric substrate for plating thereon
EP0348119B1 (de) * 1988-06-23 1997-08-13 Kabushiki Kaisha Toshiba Verfahren zur Herstellung von metallischen Verbindungen auf Halbleiterbauelemente
EP1664935B1 (de) * 2003-08-19 2007-10-17 Mallinckrodt Baker, Inc. Ablös- und reinigungszusammensetzungen für die mikroelektronik

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL107361C (de) * 1955-04-22 1900-01-01
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device
NL303035A (de) * 1963-02-06 1900-01-01
GB1030540A (en) * 1964-01-02 1966-05-25 Gen Electric Improvements in and relating to semi-conductor diodes
US3523038A (en) * 1965-06-02 1970-08-04 Texas Instruments Inc Process for making ohmic contact to planar germanium semiconductor devices
FR1535286A (fr) * 1966-09-26 1968-08-02 Gen Micro Electronics Transistor semi-conducteur à oxyde métallique à effet de champ et son procédé de fabrication
US3475234A (en) * 1967-03-27 1969-10-28 Bell Telephone Labor Inc Method for making mis structures
US3460007A (en) * 1967-07-03 1969-08-05 Rca Corp Semiconductor junction device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2207012A1 (de) * 1972-02-15 1973-08-23 Siemens Ag Verfahren zur kontaktierung von halbleiterbauelementen
DE2555187A1 (de) * 1975-12-08 1977-06-16 Siemens Ag Verfahren zum herstellen einer halbleitervorrichtung

Also Published As

Publication number Publication date
FR2051687A1 (de) 1971-04-09
DE2033532C3 (de) 1979-03-08
JPS5417631B1 (de) 1979-07-02
GB1317014A (en) 1973-05-16
FR2051687B1 (de) 1976-03-19
DE2033532B2 (de) 1978-07-06
BE752608A (fr) 1970-12-01
US3632436A (en) 1972-01-04

Similar Documents

Publication Publication Date Title
DE2033532A1 (de) Kontaktsystem fur Halbleiteranordnungen
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE1197548C2 (de) Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen
DE1514818C3 (de)
DE2808257C3 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1614872C3 (de) Halbleiteranordnung
DE2813968C2 (de) Halbleiteranordnung
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE3135993A1 (de) "verfahren zur herstellung von kontakten mit geringem widerstand in halbleitervorrichtungen"
DE1639254B2 (de) Feldeffekthalbleiteranordnung mit isoliertem gatter und einem schaltungselement zur verhinderung eines durchschlags sowie verfahren zu ihrer herstellung
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE6606541U (de) Halbleiteranordnung
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE1930669A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2509912C3 (de) Elektronische Dünnfilmschaltung
DE2324780B2 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE1764155A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und durch dieses Verfahren hergestelltes Halbleiterbauelement
DE1958684A1 (de) Halbleiterbauelement
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2047799C3 (de) Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE1414538A1 (de) Unterschiedliche Leitfaehigkeitszonen aufweisende Halbleiteranordnung und Verfahren zu dessen Herstellung
DE2117365A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee