JPS5946415B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5946415B2 JPS5946415B2 JP53049971A JP4997178A JPS5946415B2 JP S5946415 B2 JPS5946415 B2 JP S5946415B2 JP 53049971 A JP53049971 A JP 53049971A JP 4997178 A JP4997178 A JP 4997178A JP S5946415 B2 JPS5946415 B2 JP S5946415B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- aluminum
- manufacturing
- present
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 31
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 24
- 229910052782 aluminium Inorganic materials 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 15
- 239000000853 adhesive Substances 0.000 claims description 13
- 230000001070 adhesive effect Effects 0.000 claims description 13
- 238000001816 cooling Methods 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 description 18
- 238000007796 conventional method Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000008188 pellet Substances 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 210000001787 dendrite Anatomy 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0104—Zirconium [Zr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/018—Compensation doping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/02—Contacts, special
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特に、シリコン基体に
アルミニウムにより例えば電極を接着する方法に関する
ものである。
アルミニウムにより例えば電極を接着する方法に関する
ものである。
シリコン基体の支持、シリコン基体への通電等のため、
シリコン基体へアルミニウム鑞により電極を接着するこ
とがしばしば行われている。
シリコン基体へアルミニウム鑞により電極を接着するこ
とがしばしば行われている。
また、シリコン基体同志を接着する場合にも、アルミニ
ウム鑞が用いられることがある。以下、シリコン基体へ
接着されるものを電極等と総称することにする。アルミ
ニウムが鑞材として用いられる理由は、電気伝導性、接
着性の点で他の鑞材よりも優れているだけでなく、硬鑞
に属し、経済的であることによる。
ウム鑞が用いられることがある。以下、シリコン基体へ
接着されるものを電極等と総称することにする。アルミ
ニウムが鑞材として用いられる理由は、電気伝導性、接
着性の点で他の鑞材よりも優れているだけでなく、硬鑞
に属し、経済的であることによる。
シリコン基体の接着面の一部がn型導電性を有するもの
である場合、シリコンとアルミニウムの接着時の加熱に
よりシリコンとアルミニウムが合金化し、n型面にp型
導電性の再成長層が形成され、半導体装置の順方向降下
FVDが増加すると云う好ましくない結果が生ずる。
である場合、シリコンとアルミニウムの接着時の加熱に
よりシリコンとアルミニウムが合金化し、n型面にp型
導電性の再成長層が形成され、半導体装置の順方向降下
FVDが増加すると云う好ましくない結果が生ずる。
p型再成長層形成を阻止するため、従来では、アルミニ
ウム鑞の厚さを薄くするとか、シリコン基体とアルミニ
ウム鑞となるアルミニウム箔の間に5価の元素であるア
ンチモンの箔をおくとか、5価の元素であると云うより
も、再成長層の形成を阻止する効果を有していると云う
ことがら、n型面に燐を多量に拡散すること等の方法が
採用されているが、十分な効果が得られていない実情に
ある。
ウム鑞の厚さを薄くするとか、シリコン基体とアルミニ
ウム鑞となるアルミニウム箔の間に5価の元素であるア
ンチモンの箔をおくとか、5価の元素であると云うより
も、再成長層の形成を阻止する効果を有していると云う
ことがら、n型面に燐を多量に拡散すること等の方法が
採用されているが、十分な効果が得られていない実情に
ある。
それゆえ、本発明の目的は、順方向降下を増大させるこ
となくシリコン基体と電極等をアルミニウムにより接着
することができる半導体装置の製造方法を提供するにあ
る。
となくシリコン基体と電極等をアルミニウムにより接着
することができる半導体装置の製造方法を提供するにあ
る。
本発明は上記目的を達成するために、低次面指数の接着
面におけるより高次面指数の接着面にお一ける再成長層
の形成度合の方が低いことおよび、再成長層がとぎれる
程、順方向降下が増大しないことに着目し、シリコン基
体のn型接着面に高次面指数の接着面を含む溝を設けア
ルミニヴ・ム鑞により電極等を接着することを特徴とす
るものである。
面におけるより高次面指数の接着面にお一ける再成長層
の形成度合の方が低いことおよび、再成長層がとぎれる
程、順方向降下が増大しないことに着目し、シリコン基
体のn型接着面に高次面指数の接着面を含む溝を設けア
ルミニヴ・ム鑞により電極等を接着することを特徴とす
るものである。
加熱後の冷却工程において、溶融アルミニウムよりもシ
リコン基体の方が高温であるような負の温度勾配を与え
ることによつて、再成長層はデンドライト成長と同様に
晶出・成長して、再成長層のとぎれ率は増加する。
リコン基体の方が高温であるような負の温度勾配を与え
ることによつて、再成長層はデンドライト成長と同様に
晶出・成長して、再成長層のとぎれ率は増加する。
尚、とぎれ率とは、接着面面積に対する再成長層として
晶出しない部分の面積の比を指すものである。
晶出しない部分の面積の比を指すものである。
高次面指数の接着面を得るための溝の加工法は公知の溝
形成法が適用できるが、加工歪の残留が少なく、それに
よつて半導体装置の特性の変化が少なく、また、作業性
がよいものとして、エツチング法が挙げられる。
形成法が適用できるが、加工歪の残留が少なく、それに
よつて半導体装置の特性の変化が少なく、また、作業性
がよいものとして、エツチング法が挙げられる。
以下、本発明を実施例を示す図面と共に説明する。
第1図、第2図はシリコン基体がアルミニウム鑞により
電極等に接着される半導体装置を示している。
電極等に接着される半導体装置を示している。
第1図において、10は全体として組立前の圧接型ダイ
オードを示しており、11はPn接合を有するシリコン
基体で、アルミニウム鑞12によつてモリブデンあるい
はタングステンの支持電極13と接着されている。
オードを示しており、11はPn接合を有するシリコン
基体で、アルミニウム鑞12によつてモリブデンあるい
はタングステンの支持電極13と接着されている。
支持電極13には半田層14が設けられており、下側銅
電極15に接着される。シリコン基体11の上側主表面
には金等の電極膜が設けられ(図示していない)、タン
グステンの中間緩衝板16を介して上側銅電極17が当
接される。上下銅電極15,17にはフアーニコのフラ
ンジ18,19が鑞付されており、両フランジ18,1
9はセラミツクシーリング20の両端に設けられたフア
ーニコのフランジ21,22とそれぞれ外周端で鑞付さ
れる。上記上下銅電極15,16、フランジ18,19
,21,22およびセラミツクシーリング20は気密容
器を構成して、シリコン基体11を外気としや断する。
尚、シリコン基体11のPn接合露出端に設けられる表
面安定化材は省略されている。第2図はガラスモールド
型高圧ダイオード30を示しており、一対のモリブデン
電極31,32の間に両端にPn接合を有しないp型の
シリコンスペーサ33a,33bオ介して積1さ−れた
−ト一n接合を有するシリコンペレツト(シリコン基体
)34a,34b,・・・34nが整流方向を揃えてア
ルミニウム鑞35a,35b・・・35n−1,35n
によつて接着され、一方の電極33aから他方の電極3
3bにかけて、ZnO−B2O3〜SiO2系ガラス3
6によつてモールドされている。
電極15に接着される。シリコン基体11の上側主表面
には金等の電極膜が設けられ(図示していない)、タン
グステンの中間緩衝板16を介して上側銅電極17が当
接される。上下銅電極15,17にはフアーニコのフラ
ンジ18,19が鑞付されており、両フランジ18,1
9はセラミツクシーリング20の両端に設けられたフア
ーニコのフランジ21,22とそれぞれ外周端で鑞付さ
れる。上記上下銅電極15,16、フランジ18,19
,21,22およびセラミツクシーリング20は気密容
器を構成して、シリコン基体11を外気としや断する。
尚、シリコン基体11のPn接合露出端に設けられる表
面安定化材は省略されている。第2図はガラスモールド
型高圧ダイオード30を示しており、一対のモリブデン
電極31,32の間に両端にPn接合を有しないp型の
シリコンスペーサ33a,33bオ介して積1さ−れた
−ト一n接合を有するシリコンペレツト(シリコン基体
)34a,34b,・・・34nが整流方向を揃えてア
ルミニウム鑞35a,35b・・・35n−1,35n
によつて接着され、一方の電極33aから他方の電極3
3bにかけて、ZnO−B2O3〜SiO2系ガラス3
6によつてモールドされている。
モールドガラス36は各シリコンペレツト34a,34
b・・34n0pn接合露出端の表面安定化材であると
共に外部応力からの保護材としての機能も果している。
b・・34n0pn接合露出端の表面安定化材であると
共に外部応力からの保護材としての機能も果している。
両電極31,32には少量のジルコニウムを含有する銅
リード37,38がパーカツシヨン溶接されている。本
発明製造方法は、シリコン基体11と支持電極13をア
ルミニウム鑞12によつて接着する場合、あるいは、シ
リコンペレツト34a,34b,・・・34n相互をア
ルミニウム鑞35b・・・35n−1によつて接着する
場合に適用される。
リード37,38がパーカツシヨン溶接されている。本
発明製造方法は、シリコン基体11と支持電極13をア
ルミニウム鑞12によつて接着する場合、あるいは、シ
リコンペレツト34a,34b,・・・34n相互をア
ルミニウム鑞35b・・・35n−1によつて接着する
場合に適用される。
即ち、ボロン拡散によりPn接合の形成されたシリコン
基板のn型の(111)結晶面の接着面に、5%の水酸
化ナトリウムを主成分とする水溶液をもつてエツチング
により溝を形成し、更に燐拡散を行つて、燐が高濃度に
拡散された(1。
基板のn型の(111)結晶面の接着面に、5%の水酸
化ナトリウムを主成分とする水溶液をもつてエツチング
により溝を形成し、更に燐拡散を行つて、燐が高濃度に
拡散された(1。
08at%;1at%−5×1020at0ms/Cc
)n+型接着面を形成する。
)n+型接着面を形成する。
この状態におけるn+接着面を第3図に示す。
尚、燐を高濃度に拡散するのは、燐による再成長層形成
阻止のため効果により、より順方向降下の増加を抑えよ
うとするためで、本発明を達成するために欠くことので
きない構成要件ではない。このn+型接着面を観察した
ところ、当初の接着面であつた(111)面より高次の
指数面が接着面として露出した多数の溝が確認された。
次にこの高次面指数の溝を有するn+接着面にアルミニ
ウムを蒸着等の公知の技術で所定厚さに積層せしめ、あ
るいはアルミニウム箔を介して第4図に示すように、支
持電極13および比熱の大きな黒鉛の保温材40を当接
して加熱し、アルミニウムが溶融したら加熱を止めて冷
却し、シリコン基体11を支持電極13に接着させる。
保温材40を当接した理由は、アルミニウム鑞よりシリ
コン基体11の方が高温となる状態つまり、負の温度勾
配の状態を作り、それによつて、冷却工程において再成
長層が接着面と平行な横方向でなく接着面と垂直な縦方
向に晶出・成長を起させるためである。この再成長層の
縦方向への成長により再成長層のとぎれ率は一層増加し
、順方向降下FVDの増加は抑えられる。
阻止のため効果により、より順方向降下の増加を抑えよ
うとするためで、本発明を達成するために欠くことので
きない構成要件ではない。このn+型接着面を観察した
ところ、当初の接着面であつた(111)面より高次の
指数面が接着面として露出した多数の溝が確認された。
次にこの高次面指数の溝を有するn+接着面にアルミニ
ウムを蒸着等の公知の技術で所定厚さに積層せしめ、あ
るいはアルミニウム箔を介して第4図に示すように、支
持電極13および比熱の大きな黒鉛の保温材40を当接
して加熱し、アルミニウムが溶融したら加熱を止めて冷
却し、シリコン基体11を支持電極13に接着させる。
保温材40を当接した理由は、アルミニウム鑞よりシリ
コン基体11の方が高温となる状態つまり、負の温度勾
配の状態を作り、それによつて、冷却工程において再成
長層が接着面と平行な横方向でなく接着面と垂直な縦方
向に晶出・成長を起させるためである。この再成長層の
縦方向への成長により再成長層のとぎれ率は一層増加し
、順方向降下FVDの増加は抑えられる。
第5図は、接着時の加熱温度と、再成長層のとぎれ率の
関係を示しており、図中、曲線Aは、本発明に従つたも
ので、負の温度勾配を与えた場合、曲線Bは、同様本発
明に従つているが負の温度勾配を与えなかつた場合、曲
線Cは、従来法によるもので、高次面指数の溝を設けず
、しかも、正の温度勾配となつている場合の結果を示し
ている。
関係を示しており、図中、曲線Aは、本発明に従つたも
ので、負の温度勾配を与えた場合、曲線Bは、同様本発
明に従つているが負の温度勾配を与えなかつた場合、曲
線Cは、従来法によるもので、高次面指数の溝を設けず
、しかも、正の温度勾配となつている場合の結果を示し
ている。
第5図によれば、加熱温度が高い程、再成長が進み、と
ぎれ率は低下すること、および、従来例より本発明に従
つた場合の方が、とぎれ率は向上することが理解されよ
う。第6図はとぎれ率と順方向降下の再成長層に起因す
る増大分ΔFVDとの関係を示している。
ぎれ率は低下すること、および、従来例より本発明に従
つた場合の方が、とぎれ率は向上することが理解されよ
う。第6図はとぎれ率と順方向降下の再成長層に起因す
る増大分ΔFVDとの関係を示している。
第6図によれば、前述したように、とぎれ率が増せば、
順方向降下FVDは低下することが理解されよう。即ち
、第5図、第6図によれば、本発明では、とぎれ率が従
来法に較べて増加し、それによつて、順方向降下が低下
することが理解されよう。
順方向降下FVDは低下することが理解されよう。即ち
、第5図、第6図によれば、本発明では、とぎれ率が従
来法に較べて増加し、それによつて、順方向降下が低下
することが理解されよう。
第7図、第8図は本発明および従来法による接着後の断
面組織を示しており、本発明よれば、再成長層11aが
ところどころでとぎれているが、従来法では、再成長層
11aはシリコン基体11のn+接着面全面にわたつて
晶出・成長していることが解る。第2図に示したガラス
モールド型高圧ダイオード30のようにシリコンスペー
サ33a,33b,シリコンペレツト34a,34b,
・・・34nが相互にアルミニウム鑞35a,35b・
・・35nによつて積層接着される場合には、冷却時に
負の温度勾配を設けることは困難である。
面組織を示しており、本発明よれば、再成長層11aが
ところどころでとぎれているが、従来法では、再成長層
11aはシリコン基体11のn+接着面全面にわたつて
晶出・成長していることが解る。第2図に示したガラス
モールド型高圧ダイオード30のようにシリコンスペー
サ33a,33b,シリコンペレツト34a,34b,
・・・34nが相互にアルミニウム鑞35a,35b・
・・35nによつて積層接着される場合には、冷却時に
負の温度勾配を設けることは困難である。
しかしながら、前述したように、本発明に従つてn型面
に高次面指数の溝を設けてあれば、第5図、第6図に示
したように充分とぎれ率を向上し、順方向降下を下げる
ことができる。高次面指数の溝を形成する方法としては
上記したエツチング法に限られないが、機械的に溝を形
成したりすると、その加工歪がシリコン基体面に残り、
シリコン基体の電気的、機械的特性に悪影響を与えるこ
とが多いので、エツチング法のようにできるだけ加工歪
を残さない方法を採用することが望ましい。
に高次面指数の溝を設けてあれば、第5図、第6図に示
したように充分とぎれ率を向上し、順方向降下を下げる
ことができる。高次面指数の溝を形成する方法としては
上記したエツチング法に限られないが、機械的に溝を形
成したりすると、その加工歪がシリコン基体面に残り、
シリコン基体の電気的、機械的特性に悪影響を与えるこ
とが多いので、エツチング法のようにできるだけ加工歪
を残さない方法を採用することが望ましい。
以上述べたように、本発明製造方法は、n型面に電極等
を接着する場合に有効であり、シリコン基体は、ダイオ
ードに限らず、トランジスターやサイリスター等各種の
シリコン基体に適用でき、一面にp型層とn型層が共存
している場合にも適用できるものである。
を接着する場合に有効であり、シリコン基体は、ダイオ
ードに限らず、トランジスターやサイリスター等各種の
シリコン基体に適用でき、一面にp型層とn型層が共存
している場合にも適用できるものである。
第1図および第2図は本発明製造方法が適用される圧接
型ダイオードおよびガラスモールド型高圧ダイオードの
縦断面図、第3図は、本発明製造方法におけるエツチン
グ工程後のシリコン基体表面の顕微鏡写真、第4図は本
発明製造方法における接着時の冷却工程の方法を示すシ
リコン基体部分の縦断面図、第5図は従来法と本発明製
造方法における加熱温度ととぎれ率の関係を示す図、第
6図はとぎれ率と順方向降下の再成長層による増加分Δ
FVDの関係を示す図、第7図および第8図は、本発明
製造方法と従来法によるシリコン基体接着部分の顕微鏡
写真である。 10・・・・・・圧接型ダイオード、11・・・・・・
シリコン基体、12・・・・・・アルミニウム鑞、13
・・・・・・支持電極、14・・・・・・半田層、15
,17・・・・・・銅電極、16・・・・・・中間緩衝
板、18,19,21,22・・・・・・フランジ、2
0・・・・・・セラミツクシーリング、40・・・・・
・保温材。
型ダイオードおよびガラスモールド型高圧ダイオードの
縦断面図、第3図は、本発明製造方法におけるエツチン
グ工程後のシリコン基体表面の顕微鏡写真、第4図は本
発明製造方法における接着時の冷却工程の方法を示すシ
リコン基体部分の縦断面図、第5図は従来法と本発明製
造方法における加熱温度ととぎれ率の関係を示す図、第
6図はとぎれ率と順方向降下の再成長層による増加分Δ
FVDの関係を示す図、第7図および第8図は、本発明
製造方法と従来法によるシリコン基体接着部分の顕微鏡
写真である。 10・・・・・・圧接型ダイオード、11・・・・・・
シリコン基体、12・・・・・・アルミニウム鑞、13
・・・・・・支持電極、14・・・・・・半田層、15
,17・・・・・・銅電極、16・・・・・・中間緩衝
板、18,19,21,22・・・・・・フランジ、2
0・・・・・・セラミツクシーリング、40・・・・・
・保温材。
Claims (1)
- 1 一部に5価の元素が高濃度に拡散されたn型面を有
するシリコン基体の接着面に、該接着面より高次の面指
数の接着面を有する溝を設けアルミニウムを介して電極
等を接着する場合、アルミニウムよりもシリコン基体の
方が高温となるような状態で冷却工程を行うことを特徴
とする半導体装置の製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53049971A JPS5946415B2 (ja) | 1978-04-28 | 1978-04-28 | 半導体装置の製造方法 |
GB7913414A GB2022316B (en) | 1978-04-28 | 1979-04-18 | Method of fabricating a semiconductor device by bonding together a silicon substrate and electrodes with aluminium |
CA325,856A CA1127322A (en) | 1978-04-28 | 1979-04-19 | Method of fabricating semiconductor device by bonding together silicon substrate and electrode or the like with aluminum |
US06/032,018 US4246693A (en) | 1978-04-28 | 1979-04-20 | Method of fabricating semiconductor device by bonding together silicon substrate and electrode or the like with aluminum |
NL7903319A NL186207B (nl) | 1978-04-28 | 1979-04-26 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
DE2917165A DE2917165C2 (de) | 1978-04-28 | 1979-04-27 | Verfahren zum Verbinden eines Siliziumsubstrats mittels Aluminiumlots mit wenigstens einer Elektrode |
CA396,119A CA1134058A (en) | 1978-04-28 | 1982-02-11 | Method of fabricating semiconductor device by bonding together silicon substrates |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53049971A JPS5946415B2 (ja) | 1978-04-28 | 1978-04-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54142976A JPS54142976A (en) | 1979-11-07 |
JPS5946415B2 true JPS5946415B2 (ja) | 1984-11-12 |
Family
ID=12845895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53049971A Expired JPS5946415B2 (ja) | 1978-04-28 | 1978-04-28 | 半導体装置の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4246693A (ja) |
JP (1) | JPS5946415B2 (ja) |
CA (1) | CA1127322A (ja) |
DE (1) | DE2917165C2 (ja) |
GB (1) | GB2022316B (ja) |
NL (1) | NL186207B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3132983A1 (de) * | 1981-08-20 | 1983-03-03 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum verbinden eines halbleiterchips mit einem chiptraeger |
EP0284817B1 (de) * | 1987-04-03 | 1991-01-23 | BBC Brown Boveri AG | Verfahren zum Herstellen von Halbleiterbauelementen |
DE4223887A1 (de) * | 1992-07-21 | 1994-01-27 | Basf Ag | Verfahren zur Herstellung eines Polymer/Metall- oder Polymer/Halbleiter-Verbundes |
US5766552A (en) * | 1993-04-20 | 1998-06-16 | Actimed Laboratories, Inc. | Apparatus for red blood cell separation |
US5660798A (en) * | 1993-04-20 | 1997-08-26 | Actimed Laboratories, Inc. | Apparatus for red blood cell separation |
US6168975B1 (en) * | 1998-06-24 | 2001-01-02 | St Assembly Test Services Pte Ltd | Method of forming extended lead package |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE562375A (ja) * | 1957-01-02 | |||
US3450958A (en) * | 1967-01-10 | 1969-06-17 | Sprague Electric Co | Multi-plane metal-semiconductor junction device |
DE1719501B2 (de) * | 1968-01-16 | 1977-06-02 | Rojsin, Natan Mojsejevitsch; Larionov, Igor Naumovitsch; Kolesowa, Alvina Grigorjevna; Moskau | Verfahren zum herstellen einer zone legierten materials auf der oberflaeche einer einkristallinen, halbleitenden oder metallischen platte |
DE1803489A1 (de) * | 1968-10-17 | 1970-05-27 | Siemens Ag | Verfahren zum Herstellen eines Halbleiterbauelementes |
JPS4814638B1 (ja) * | 1970-04-03 | 1973-05-09 | ||
NL7111212A (ja) * | 1970-08-24 | 1972-02-28 | ||
US3702787A (en) * | 1970-11-02 | 1972-11-14 | Motorola Inc | Method of forming ohmic contact for semiconducting devices |
US4003126A (en) * | 1974-09-12 | 1977-01-18 | Canadian Patents And Development Limited | Method of making metal oxide semiconductor devices |
US4137123A (en) * | 1975-12-31 | 1979-01-30 | Motorola, Inc. | Texture etching of silicon: method |
JPS5363983A (en) * | 1976-11-19 | 1978-06-07 | Toshiba Corp | Semiconductor device |
US4147564A (en) * | 1977-11-18 | 1979-04-03 | Sri International | Method of controlled surface texturization of crystalline semiconductor material |
-
1978
- 1978-04-28 JP JP53049971A patent/JPS5946415B2/ja not_active Expired
-
1979
- 1979-04-18 GB GB7913414A patent/GB2022316B/en not_active Expired
- 1979-04-19 CA CA325,856A patent/CA1127322A/en not_active Expired
- 1979-04-20 US US06/032,018 patent/US4246693A/en not_active Expired - Lifetime
- 1979-04-26 NL NL7903319A patent/NL186207B/xx not_active IP Right Cessation
- 1979-04-27 DE DE2917165A patent/DE2917165C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US4246693A (en) | 1981-01-27 |
DE2917165A1 (de) | 1979-11-22 |
GB2022316B (en) | 1982-07-21 |
JPS54142976A (en) | 1979-11-07 |
DE2917165C2 (de) | 1987-01-15 |
GB2022316A (en) | 1979-12-12 |
NL7903319A (nl) | 1979-10-30 |
NL186207B (nl) | 1990-05-01 |
CA1127322A (en) | 1982-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3657611A (en) | A semiconductor device having a body of semiconductor material joined to a support plate by a layer of malleable metal | |
JPS5946415B2 (ja) | 半導体装置の製造方法 | |
JPS6141135B2 (ja) | ||
US3233309A (en) | Method of producing electrically asymmetrical semiconductor device of symmetrical mechanical design | |
JPH04315486A (ja) | 光電子装置およびその製造方法 | |
EP0090651B1 (en) | Semiconductor chip assembly including a thermal radiator plate | |
US3032695A (en) | Alloyed junction semiconductive device | |
US3093882A (en) | Method for producing a silicon semiconductor device | |
JPS5998533A (ja) | 半導体基板およびその製造方法 | |
JPS63304655A (ja) | 積層体の製造方法 | |
US3418544A (en) | Attachment of leads to semiconductor devices | |
JP2004087986A (ja) | 太陽電池素子および太陽電池モジュール | |
JPH0249732Y2 (ja) | ||
JP3826989B2 (ja) | 半導体装置およびその製造方法 | |
US3120052A (en) | Method of making alloyed junction semiconductor devices | |
JP2010056228A (ja) | 半導体装置およびその製造方法 | |
JPS60202966A (ja) | 半導体装置の製法 | |
JPS63138794A (ja) | 半導体レ−ザ素子ダイボンデイング方法 | |
KR820002213B1 (ko) | 실리콘기체와 전극등을 알루미늄으로 접착하는 반도체장치의 제조방법 | |
JPH0118580B2 (ja) | ||
JPS5951741B2 (ja) | 樹脂封止形半導体装置 | |
JPH0636417B2 (ja) | 半導体装置の接着部品 | |
JPS629721Y2 (ja) | ||
JPS6118869B2 (ja) | ||
CA1222576A (en) | Semiconductor device with improved support member |