DE2912894A1 - Verfahren und vorrichtung zur musterpruefung - Google Patents

Description

Π 923 Xr

PATENTANWALT DIPL. -ING. ULRICH KINKELIN 7032 Sindelfingen -Auf dem Goldberg- Weimarer Str. 32/34 -Telefon 07031/86501

Telex 7265509 rose d

28. März 1969

NIPPON TELEGRAPH AND TELEPHONE PUBLIC CORPORATION 1-6, Uchisaiwai-cho 1-chome, Chiyoda-ku, Tokyo/Japan

VERFAHREN UND VORRICHTUNG ZUR MUSTERPRÜFUNG

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Prüfung von Mustern. Mit der Erfindung ist man in der Lage, ein Ausgangs^Signal darzustellen, welches angibt, ob ein geprüftes Muster ein vorgegebenes Muster ist oder nicht oder ob es sich an einer bestimmten Position befindet oder nicht. Die Erfindung eignet sich insbesondere zur Prüfung sehr kleiner Muster, wie z. B. Maskenmustern, die dazu verwendet werden, integrierte Halbleiter-Schaltvorrichtungen herzustellen oder Muster, die anhand solcher Masken hergestellt werden und dazu verwendet werden, integrierte Halbleiterschaltungen herzustellen.

Bekannte Verfahren zur Prüfung solcher kleiner Muster wie diejenigen von integrierten Halbleiter-Schaltungen sind Chip-Chip-Vergleichsverfahren. Man kann sie z. B. den IEEE Transaction on Electron Device, Band ED-22, Nr. 7, Juli 1975, PP487 - 495 entnehmen.Es gibt auch Maske/Maske-Vergleichsverfahren, ein Entwurfsmuster-Datenvergleichsverfahren und ein räumliches Filterverfahren , wie sie z. B. beschrieben sind in Solid State Technology, Mai 1978, PP51 - 59. Ferner gibt es ein Muster-Analysier-

030016/0577

Π 923 17

verfahren, wie es z.B. in Microelectronics and Reliability, Band 15, PP 585 - 593, Pergamon Press, 1976, beschrieben ist.

Bei der Chip-Chip-Vergleichsmethode werden benachbarte Chips auf der gleichen Maske vergrößert und mit zwei optischen Systemen verglichen. Man stellt damit Koinzidenz fest. Dagegen vergleicht man beim Masken/Masken-Vergleichsverfahren eine Arbeitsmaske mit einer Muttermaske. Bei diesen beiden Verfahren werden zwei optische Systeme detzu verwendet, auf die Koinzidenz zweier Bilder zu achten, so daß die Fehleraufnahmegrenze bei 2-3 Mikron liegt und die Einstellung der Maske schwierig ist. Bei der Entwurfs-Musterdaten-Vergleichsmethode werden mit der zu prüfenden Maske originale Entwurfsmusterdaten verglichen, die dazu verwendet werden, ein Schaltungsnetzwerk zu erzeugen. Dagegen wird beim räumlichen Filterverfahren ein kreuzweise geformtes räumliches Filter in der Brennebene einer Vergrößerungslinse installiert, womit das Diffraktionslicht abgefangen wird, das durch ein normales Muster verursacht wird, so daß nur das Dif-Fraktionslicht übertragen wird, das durch den Defekt verursacht wird, wodurch letzterer entdeckt wird. Gemäß der Muster-Analysiermethode wird ein vergrößertes Bild einer Maske in ein Videosignal umgewandelt, und zwar durch eine Bildaufnahmeröhre oder dergleichen, und das Videosignal wird dann durch ein Verfahren analog zur Mustererkennung geprüft, so daß man einen Defekt daraus ableitet, wenn ein Bereich sich vom Muster des LSI unterscheidet.

Da jedes der Entwurfsmuster-Vergleichsverfahren, sei es die räumliche Filtermethode oder die Musteranalysiermethode, ein einziges optisches System verwendet, ist es möglich, ein Bild mit hoher Auflösung aufzunehmen. Die Entwurfsmuster-Vergleichsmethode und die räumliche Filtermethode sind jedoch grundsätzlich nicht geeignet, kleine Defekte festzustellen. Insbesondere ist es bei der bekannten Entwurfsmuster-Vergleichsmethode

030016/0577

äußerst schwierig, die Maske richtig einzustellen, so daß solche Schwierigkeiten auftreten, wie z. B. der Maskeneinstellfehler, die Bildverzerrung und die Datenzunahme. Aus diesem Grunde sind diese Verfahren nicht dazu geeignet, kleine Muster zu überprüfen. Obwohl bei der räumlichen Filtermethode es einfach ist, die Maske einzustellen, ist das S/N-Verhältnis klein. Dementsprechend ist lediglich das Musteranalysierverfahren geeignet zur Überprüfung kleiner oder kleinster Muster von LSI oder dergleichen.

Bei der Überprüfung von LSI-Mustern ist es wichtig, nicht nur das kleine Muster zu überprüfen. Vielmehr muß man auch Musterverluste feststellen, die auftreten können, wenn ein Muster von einer optischen Positioniereinrichtung auf eine Muttermaske übertragen wird. Da die minimale Musterbreite für ein LSI durch die Muster-Bemessungsregel bestimmt ist, wird es notwendig, auch Defekte zu erkennen, die kleiner als diese durch die Bemessungsregel bestimmte Breite sind. Man kann zu diesem Zweck das Musteranalysierverfahren verwenden, während das Entwurfsmusterdaten-Vergleichsverfahren dazu verwendet werden kann, den Verlust eines Musters und große Defekte zu erkennen. Dementsprechend besteht schon lange ein Bedarf dafür, ein Verfahren zu schaffen, mit dem man ein Muster prüfen kann und mit dem man schnell und genau kleine Muster und fehlerhafte Musterverluste entdecken kann.

Aufgabe der Erfindung ist es, ein Verfahren und eine Vorrichtung anzugeben, mit denen dieses möglich ist.

030016/0577

Π 923 *?

Zunächst wird anhand der Figur 1 grob das erfindungsgemäße Verfahren zum Prüfen eines Musters beschrieben. Mit einem Sensor eines Musterprüfers 10 werden die unterschiedlichen Bereiche eines Musters, wie z. B. eines LSI , durch Abtasten überprüft. Das vom Sensor erzeugte Signal ist normalerweise ein analoges elektrisches Signal. Dieses Signal wird in ein binäres Signal umgewandelt und in einem Speicher als Parallel information gespeichert, die einen bestimmten Bereich des überprüften Musters darstellt. Als Speicher kann man eine größere Anzahl von Schieberegistern verwenden. Die so gespeicherte Parallel information wird zu einem bestimmten Zeitpunkt ausgelesen und zu einem Musferformprüfer 11 und zu einem Musterlageprüfer 12 geschickt. Kleine Defekte mit einer Breite von 1 Mikron werden durch den Musterformprüfer 11 entdeckt. In dem Musterlageprüfer 12 wird die Parallel information mit Schaltungsmusterdaten verglichen, die in einem elektronischen Rechner 13 gespeichert sind, mit dem man größere Musterfehler entdecken kann, wie z. B. das Fehlen eines Musters. Die Ausgangssignale des Musterformprüfers 11 und des Musterlageprüfers 12 werden dem Rechner eingegeben, der auch das ganze System steuert.

Es wird nun anhand der Figuren 2A, 2B und 2C beschrieben, wie die Parallel information erzeugt wird.

Fig . 2a zeigt einen Bereich des zu prüfenden Musters, welches durch einen Sensor aufgenommen wird, wie z. B. eine Bildaufnahmeröhre, die (senkrecht zur Zeichnungsebene) oberhalb der Mitte P 20 angeordnet ist. Eine Anzahl von Segmenten, nämlich sechzehn Segmente 1 bis 16 in der Darstellung, entsprechen den Bildelementen der Abtastzeilen, die erzeugt werden, wenn ein Elektronenstrahl ein Bildelement in einer Bildaufnahmeröhre trifft. Daher erhält man beim Abtastdurchlauf der ersten Zeile in der

030016/0577

Zo

Bildaufnahmeröhre Informationen hinsichtlich der Segmente 1, 2, 3 und 4 der ersten Abtastzeile. Diese Information ist binär. Wenn z. B. im Segment 1 ein Muster vorhanden ist, dann ist die Information "1" . Wenn ein Muster fehlt, dann ist die Information "0" . Auf die gleiche Weise werden Informationen hinsichtlich der Segmente der zweiten, dritten und vierten Abtastzeile gewonnen. Das Abtasten eines Felds der Bildaufnahmeröhre ist fertig, wenn ein Bildelement entsprechend dem Segment 16 abgetastet ist. Zwar werden der einfacheren Beschreibung halber sechzehn Segmente dargestellt. Es ist jedoch klar, daß bei einer tatsächlich verwendeten Bildaufnahmeröhre die Musterbereiche in eine große Anzahl von Segmenten aufgeteilt werden können.

Fig. 2b zeigt eine Speichervorrichtung, mit der man die Informationen speichern kann, welche die jeweiligen Segmente der Fig. 2a betrifft. Die Speichervorrichtung umfaßt ein Schieberegister mit vier Speicherelementen in der oberen Stufe und zwei Speicherelemente in der unteren Stufe. Es sei nun angenommen, daß die Information sequentiell angelegt wird und verschoben wird ausgehend von der das Segment 1 der ersten Abtastzeile betreffenden Information. Wenn dann der Elektronenstrahl der Bildaufnahmeröhre ein Bildelement entsprechend dem Segment 6 der zweiten Abtastzeile trifft, dann speichern die Speicherelemente des Schieberegisters Informationen betreffend die Segmente 1,2, 3, 4, 5 und 6 , wie dies links oben in Fig. 2B gezeigt ist. Unter dieser Bedingung ist die die Segmente 1,2, 5 und 5 betreffende Information in vier Speicherelementen gespeichert (zwei in der oberen Stufe, zwei in der unteren Stufe ,die als "Fenster" bestimmt ist), obwohl die Reihenfolge der Segmente sich erheblich von der Darstellung nach Fig. 2a unterscheidet. Die zwei mit "Verzögerungsleitung" bezeichneten Speicherelemente tragen zum schrittweisen Verschieben um jeweils ein Segment bei, wie später beschrieben wird.

030016/0577

Wenn beim Abtasten die Bildaufnahmeröhre bei einem Bildelement entsprechend dem Segment 7 angekommen ist, wird die Information betreffend die Segmente 2, 3, 6, 7 im Fenster (zwei des oberen Blocks in Fig. 2B) gespeichert und wenn die Abtastung ein Bildelement entsprechend dem Segment 6 erreicht, so wird Information betreffend die Segmente 3, 4, 7 und 8 im Fenster (drittes des oberen Blocks in Fig. 2B) gespeichert.

Auf diese Weise wird der Gesamtbereich des zu prüfenden Musters (bestehend aus sechzehn Segmenten) so abgetastet, daß die Einzelbereiche, bestehend jeweils aus vier Segmenten, schrittweise um ein Segment weitergeschoben werden. In den Fenstern nach Fig. 2B - ausgenommen die Fenster der rechts gezeichneten Blocks des obersten und mittleren Blocks - wird Information gespeichert, die die neun so erhaltenen Teilbereiche betrifft.

Wie oben beschrieben worden ist, sind die Schieberegister mit einer Verzögerungsleitung ausgestattet, die zwei Speicherelemente umfaßt. Es sei daraufhingewiesen, daß die Verzögerungsleitung eine Segmentechrittverschiebung jedes Teilbereichs sicherstellt.

In den Fenstern der redden, obersten und mittleren Blocks speichert das Fenster des obersten Blocks die Information hinsichtlich der Segmente A₁ 5, 8 und 9, während das Fenster des mittleren Blocks die Information hinsichtlich der Segmente 8, 9, 12 und 13 speichert, so daß diese Fenster keine effektiven Teilbereiche darstellen, die schrittweise um ein Segment weitergeschoben werden sollen. Da in diesen Fenstern erscheinende Informationen die schrittweise Verschiebung stört, wird hier beim Auslesen der Parallel-

0300 16/0577

information gesperrt, wie später beschrieben wird.

Die so erhaltene Parallelinformation kann aus den Fenstern des Schieberegisters ausgelesen werden, indem man einen Bildelement-Synchronisationsimpuls verwendet, der durch einen Torimpuls nach Fig. 2C einer Torbedingung unterworfen wird. Der Torimpuls sperrt die Bildelement-Synchronisationsimpulse (dargestellt durch gestrichelte Linien) , wenn die oben erwähnte störende Information auftritt.

Anhand der Figuren 3A und 3B wird das Prinzip eines Verfahrens zur Prüfung der Parallelinformationen erläutert, die in der oben beschriebenen Weise erzeugt werden. Das hier beschriebene Verfahren basiert auf dem oben erwähnten Muster-Analysier-Verfahren.

Es sei angenommen, daß Musterdefekte im Fenster erscheinen und daß die Musterunregelmäßigkeiten eine Größe haben, die durch Ll, L2, L3 und L4 aus Figur 3a bestimmt sind. Wenn Ll , L2, L3 und L4 kleiner sind als die kleinste Musterbreite Lm, dann wird daraus geschlossen, daß die Unregelmäßigkeiten Defekte sind. Diese Beurteilung kann durchgeführt werden, indem man die Anwesenheit oder die Abwesenheit zweier Musterkanten abfühlt. Dies bedeutet die Anwesenheit von schmalen Mustern entsprechend der folgenden logischen Gleichung:

X = ( D~2 A EIAD5AE5A DTA E~7~ V(D2 A E2 A D5 AE5/V D7A E7 V(B4 A BTAE4/\E5AG4AG5"

V(B4 /\ B5/\ ETA E5AG4Ag5) = I .... ( 1 )

Es sei nun ein Muster in einem Fenster abgetastet, indem es in Segmente gemäß Fig. 3B

030016/0577

aufgeteilt ist. Wenn eine Kante des Musters zwischen denSegmenten E2, D2 und einem Segment E5, D5 liegt und die andere Kante zwischen den Segmenten E5, D5 und den Segmenten E7, D 7 liegt, so daß das Muster die Segmente E5 und D5 einnimmt, dann lautet die binäre information aus den entsprechenden Segmenten D2 = "0", E2 = "0", D5 = "Γ, E5 = "1", D7 = "0", und E7= "0". Entsprechend ist das logische Produkt des ersten Terms der Gleichung ( 1 )runmehr "Γ, da 02" = "1", W= "1", D5.= "T¹, E5 ="1", 07= "1" und E7 = " 1" sind. Wenn die einen oder anderen Kanten zu unterschiedlichen Musfern gehören, liegt ein invertiertes Bild zum Muster vor, das die Segmente Έ3 und D5 einnimmt. DemenIsprechend ist das logische Produkt des zweiten Terms Il ] Il

Eine ähnliche Logik gilt, wenn Kanten zwischen den Segmenten E4 , E5 und Segmenten B4, B5 und zwischen-Segmenten E4, E5 und Segmenten G4, G5 jeweils vorliegen, so daß sowohl der driffe als auch vierte Term der Gleichung ( 1 ) = "1 " wird. Wenn irgendeiner der ersten bis vierten Terme " I " ist, dann ist die logische Summe dieser Tenne ¹¹ 1 " , so daß unter Verwendung der Tatsache, daß der Wert der logischen Gleichung " 1 " ist, man in der Lage ist, irgendeine Kante in horizontaler und vertikaler Richtung zu erkennen.

Wenn ζ B. ein LSI der 2-Mikron-Muster-Regel folgt, und dabei Lm = 2 //- vorgeschrieben ist, andererseits ein Bildelement eine Größe von 0,4//hat, dann wird es als ein Defekt angesehen, wenn eine Unregelmäßigkeit eine Musterbreite oder eine Leerbreite von weniger als 5 Bilderelementen hat.

Anhand der Figur 4 wird das Prinzip der zweiten Art der erfindungsgemäßen Prüfung von

030016/0577

Parallelinformationen erklärt. Diese Art ist insoweit mit der oben beschriebenen Art des Vergleichs des Schaltungsmusters verwandt, als das Schaltungsmuster mit einem Prüfmuster verglichen wird,als der Betrag an Daten vermindert wird, indem man Bildelemente zueinander addiert, anstatt jedes Bildelement herauszugreifen.

Es sei nun angenommen, daß das linkerhand in der Figur 4 dargestellte Schaltungsmuster in den schraffierten Bereichen ein Muster hat und daß das Muster geprüft wird, das zwischen den 200. und 400. Bildelementen und zwischen den 600. und 800. Bildelementen von links her geprüft wird, und zwar durch die j-te Abtastzeile.

Gemäß der vorliegenden Erfindung wird die Summe Dj einer Entfernung xi, über welche die j-te Abtastzeile läuft, gemäß der folgenden Gleichung berechnet:

= 200 + 400 + 600 + 800 = 2000 .
Dieses Dj wird als Schaltungsmusterinformation verwendet.

Es wird nun auf die rechte Seite von Figur 4 eingegangen. Wenn ein zu prüfendes Maskenmuster, das auf diesem Schaltungsmuster basiert, zwischen den 600. und 800. Bildelementen verlorengeht, dann wird D'j entsprechend zu Dj nunmehr D'j = £ xi

200 + 400 = 600

Aus diesem Grunde kann aus einem Vergleich von Dj und D'j die Anwesenheit oder

030016/0577

11 923

das Fehlen eines verlorenen Musters ermittelt werden. Obwohl in der obigen Beschreibung die Summe von xi zu Vergleichszwecken erwähnt worden ist, kann man auch die Summe

2 3

von xi oder xi verwenden. Man kann daher - allgemein gesprochen - einen Vergleich durchführen, indem man L. f (xi) verwendet.

Gemäß diesem Verfahren ist es notwendig, mit der j-ten Abtastzeile nur die Musterkanten festzustellen, die zwischen den 200., 400. , 600. und 800. Bildelementen vorhanden sind, so daß es lediglich notwendig ist, die folgende logische Gleichung zu berechnen:

W = (WlAW) V(WTA W2) ...(2)

Darin stellt Wl eine binäre Information eines Segments auf der rechten Seite einer Kante im Abstand von 200 Bildelementen dar und W2 stellt die binäre Information eines Segments auf der linken Seife dar.

Da Wl = "1" und W2 = "0" , so wird (W1AW2 ) = "1" und W = "1" unabhängig vom Wert von(Wl Λ W2) , wodurch die Anwesenheit einer Kante angezeigt wird. Auf der anderenSeife stellt (Wl A W2J die Anwesenheit einer Kante eines invertierten Bildes fest.

Basierend auf dem Prinzip nach Fig. 4 kann das Verfahren der Prüfung nach dieser Erfindung auf unterschiedliche Weise modifiziert werden, wie dies die Figuren 5A, 5B und 5C zeigen.
Figur 5A zeigt eine grundlegende Möglichkeit, wobei eine zu prüfende Musterinformation

030016/0577

mit einer Schaltungsmusterinformation verglichen wird, wenn eine Maske ideal eingestellt ist. Wenn man in diesem Fall eine Koinzidenz erhält, als Ergebnis des Vergleichs von 21 χ\ = 2000 , so wird hieraus abgeleitet, daß kein Defekt vorhanden ist. Wenn jedoch geschlossen wird, daß ein Defekt vorhanden ist, sofern eine Koinzidenz mit^ xi = 2000 nicht erhalten wird, dann wird das Einstellen der Maske extrem schwierig oder unmöglich. Modifikationen oder Hilfsmittel, welche die Einstellbedingungen der Maske erleichtern, sind in Fig. 5B und 5C gezeigt. Selbst wenn die Maske in der Richtung von X verschoben wird, so wird im Falle der Figur 5B geschlossen, daß die zu prüfende Musterinformation keinen Defekt solange hat, als irgendeine der geprüften Musterinformationen mit dem 2. xi der Schaltungsmusterinformationen koinzidieren.Es ist daher möglich, die Einstellung der Maske in der X-Richtung innerhalb einer Toleranz von - 2 Bildelementen zu verschieben. Gemäß Figur 5B sind die Muster um + 2 Bildelemente verschoben und schraffiert. Die Muster in der normalen Stellung sind durch gestrichelte Linien dargestellt. Wenn auf der anderen Seite im Falle der Fig. 5C die Maskeneinstellung in der Y-Richtung verschoben wird, dann lautet das Ergebnis bei einer Verschiebung innerhalb eines Bereichs von - 2 Bildelementen, daß das überprüfte Muster keinen Defekt hat, wenn die überprüfte Musterinformation mit irgendeinem der xi der Schaltungsmusterinformationen zusammentrifft. In Fig. 5 C sind nur diejenigen Muster schraffiert, die um + 2 Bildelemente verschoben sind.Dementsprechend werden solche Schaltungsmuster-Informationen <J xi , die zu der (j-2)ten,( j-l)ten, (j+l)-ten und (j+2)-ten Abtastzeile gehören, welche

um - 2 und - 1 Bildelemente in bezug auf die j-te Abtastzeile phasenverschoben sind, dazu verwendet, um zusammen mit einer Schaliungsmuster-Information cxi , zugehörig zur j-ten Abtastzeile, zu beurteilen, daß die Musterinformation keinen Defekt hat, wenn irgendeine der Schaltungsmuster-Informationen mit der überprüften Musterinformation

030016/0577

übereinstimmt. Aus diesem Grunde werden Vergleiche von 5 χ 5 = 25 Kombinationen am Ende jeder Abtastung durchgeführt, wobei man Verschiebungen von - 2 Bildelementen in den X-und Y -Richtungen in Betracht zieht. Wenn dann mindestens einer der Werte aus diesen 25 Kombinationen koinzidiert, dann wird das geprüfte Muster als normal betrachtet.

Nachdem nun das zum Verständnis der Erfindung notwendige Grundkonzept beschrieben worden ist, wird nachfolgend eine erfindungsgemäße Vorrichtung zur Überprüfung von Mustern anhand der Fig. 6 beschrieben. In dieser tragen alle Elemente - soweitsie mit denjenigen in Fig. 1 übereinstimmen - die gleichen Bezugszeichen .

Wie gezeigt, wird ein Muster 601, dessen Bereich A überprüft werden soll, auf einem Supporf 603 montiert, der durch einen Antriebsmechanismus 602 angetrieben wird. Wenn der Support 603 angetrieben wird, wird das Muster 601 unter eine Vorrichtung 604 gebracht, die ein Videosignal S 1 erzeugt, indem sie den Bereich A abtastet. In diesem Beispie! umfaßt der Bereich A zwölf Bereiche Al bis A12 , wie dies Fig. 7 zeigt und die in drei Zeilen und vier Spalten angeordnet sind. Die Bereiche Al bis A4 sind von links nach rechts angeordnet. Die Bereiche A 5 bis A 8 sind von rechts nach links angeordnet und die Bereiche A 9 bis A 12 sind von links nach rechts angeordnet. Ein Positionssignalgenerator 605 in Gestalt eines Laser-Interferometers gehört zum Support 603. Mit ihm kann man ein Positionssignal B 1 erzeugen, das die Position relativ zur Vorrichtung angibt. Dieses Positionssignal wird an den noch später zu beschreibenden Rechner 13 geliefert. Die Vorrichtung 604 umfaßt eine Lampe 607, die durch ein Steuersignal B 2 gesteuert wird, das vom Rechner 13 geliefert wird, so daß man momentan den Musterbereich A des Musfers 601 beleuchten kann. Ferner ist eine bekannte Bildaufnahmeröhre

030016/0577

η 923 ^2912834

-it-

mit einer nichtdargestellten fotoelektrischen Wandlerfläche vorgesehen, die momentan den beleuchteten Bereich aufnimmt und diese Information speichert. Ferner sind nichtdargestellte Mittel vorgesehen, mit denen man die fotoelektrische Wandlerfläche abtasten kann und somit die Information auslesen kann, die die Oberfläche hinsichtlich des Musterbereichs speichert. Die Abtastung geschieht durch eine Serie von Videosignalen auf Zeitbasis.

Aus Einfachkeitsgründen sei angenommen, daß feder der Bereiche Al bis A 12 ein Rechheck gemäß Fig. 7sei und daß jeder Bereich in sechzehn Segmente a 1 bis a 16 unterteilt ist, die jeweils eine Breite I 1 und eine Höhe I 2 haben. Die sechzehn Segmente a I bis a 16 sind in vier Zeilen und vier Spalten angeordnet. Weiter sei angenommen, daß das Sichtfeld hinsichtlich des Bereichs Ader Bildaufnahmeröhre 608 ein Rechteck ist, das durch I T und I 2' definiert ist, die langer sind als I 1 und I 2.

Der Antriebsmechanismus 602 wild durch ein Steuersignal B 3 angetrieben, das vom Rechner 13 erzeugt wird. Dabei wird das Stellungssignal B aus dem Positionssignal-Generator 605 berücksichtigt, so daß der Support 603 mit gleichmäßiger Geschwindigkeit bewegt wird,, wobei die Mitte des Feldes der Bildaufnahmeröhre 608 mit der Mitte desSegments a I des Bereichs A 1 des Musters 601 zusammenfällt. Die Bewegung erfolgt dann nacheinander von einer Position zu Positionen, bei denen die Feldmitten mit den jeweiligen Mitten der Segmente a 2, a 3 und a 4 des Bereichs A 1 zusammen-fallen.Dann wird zu Positionen weiterbewegt, bei denen die Feldmitte mit den jeweiligen Mitten der Segmente der jeweiligen Bereiche A 1 bis A 12 zusammen-fallen.

030016/0 577

Die Zeiten, zu denen die Feldmitten der Bildaufnahmeröhre 608 mit den Mitten der aufeinanderfolgenden Segmente der Bereiche A 1 bis A 12 des Musters 601 zusammenfallen, werden mit t 1 , t 2 , t 3 ... t 192 bezeichnet. Die Lampe 607 blitzt zu den Zeiten t 1 , t 2, t 3 ... t 192 , die bei A in Fig. 8 gezeigt sind. Dies verursacht das Steuersignal B 2 aus dem Rechner 13 unter Berücksichtigung des Stellungssignals B 1. Auf diese Weise nimmt die Bildaufnahmeröhre 601 Bereiche des Musters aus den jeweiligen Segmenten der Bereiche A 1 bis A 12 zu den Zeiten t 1 bis t 192 auf und speichert deren Bild in der fotoelektrischen Wandlerfläche.

Wie die Fig. 8 vergrößert bei B zeigt, enthält die Bildaufnahmeröhre 608 Mittel, mit denen man einen Feldsynchronisations-Impuls zu SF erzeugen kann, der eine Periode TF von etwa 1/3 des Intervalls zwischen den Zeiten t 1 und t 2 , t 2 und t 3 . .. , hat. Diese Periode reicht aus, das Restbild zu löschen. Ferner wird ein Abtastzeilen-Synchronisations-Impulszug SL bei C in Fig. 8 gezeigt, der eine Periode von TL = TFUB/L hat. Darin stellt TFUB ein Intervall zur Aufnahme des Bildes während der Periode TF dar, welches das vertikale HeIItast-Intervall ist. L entspricht der Anzahl der Abtastzeilen, was beim Beispiel 1024 ausmacht. Die Bildaufnahmeröhre 608 wird mit einem Bereich des Steuersignals B angesteuert. Daher wird, jedesmal wenn die Lampe 602 blitzt, während eines Intervalles zwischen einem ersten Blitz der Lampe und einem zweiten Blitz , verursacht durch den SynchronisaHons-lmpulszug SF , wie beim Abtasten einer üblichen Fernsehbildröhre ohne ineinandergreifende Zeilen, die gesamte Oberfläche der fotoelektrischen Wandlerfläche der Bildaufnahmeröhre 608 abgetastet, und zwar mit L = 1024 Abtastlinien mit einer Periode von TF synchron mit den Synchronisations-Impulszügen SF und SL. Es sei darauf hingewiesen, daß lediglich das erste auftauchende Feld folgend auf einem Blitz aufgenommen wird.

030016/0577

-3d-

Dementsprechend umfaßt das durch die Bildaufnahmeröhre 608 erzeugte Videosignal S 1

eine Reihe von Videosignalen SlAIaI SlAla4, SlA2al SlA2a4, SlA12al3

... SlA12alo für die jeweiligen Segmente a 1 ... al6 der Bereiche Al bis A 12, wie dies beiD in Fig. 8 gezeigt ist.

Das so durch die Bildaufnahmeröhre 608 erzeugte Videosignal S 1 wird an einen binären Verschlüssler 611 gelegt, umsso ein binäres Videosignal S 4 gemäß E in Fig. 8 zu erzeugen, bei welchem dann, wenn der Pegel des Videosignals S 1 höher ist als ein bestimmter Pegel, das binäre Videosignal den Wert "1" hat, während das binäre Videosignal den Wert "0" hat, wenn der Pegel niederer als der bestimmte Pegel ist.

Das binäre Videosignal S 4 wird an die Schieberegistergruppe 612 von P Schieberegistern gelegt. Die Zahl P ist kleiner als die Zahl L ( = 1024 ) der Abtastzeilen. In diesem Beispiel ist P = 8. Dementsprechend acht Schieberegister R 1, R 2 ... R 8 umfassen seriell verbundene Q Speicherelemente. Die Anzahl Q ist kleiner als diejenige Zahl N ( = 1024 ) z. B.,die man erhält, indem man die Helltastperiode TLUB einer Abtastzeile der jeweiligen Videosignale S4Alal , S4Ala2 .... (im nachfolgenden als Videosignal S4' bezeichnet ) teilt, welche das Videosignal S 4 durch die Länge eines Bildelements darstellen. Im Beispiel ist Q = 8. Die jeweiligen Register R 1 bis R 8 sind jeweils in Reihe geschaltet mit einer Anzahl (N-Q = 1024 - 8 in diesem Beispiel ) von Verzögerungsschaltungen D12, D23 .... D 78 . Jede Verzögerungsschaltung hat eine Verzögerung, die der Länge der seriell angeschlossenen Speicherelemente entspricht. Alle Register sind über die Verzögerungsschaltungen in Reihe geschaltet, wie Fig. 6 zeigt.

030016/0577

Zusätzlich zu dem Feldsynchronisierimpuls SF und dem Abtastzeilen-Synchronisationsimpuls SL erzeugt die Bildaufnahmeröhre 608 einen BiIdelement-Synchronisations-Impulszug SB, der eine Periode von TB = TLUB/N ( N = 1024) hat, wie dies bei F in Fig. 8 in nochmals vergrößerter Darstellung gezeigt ist.

Die Inhalte der Schieberegister R 1 bis R 7 werden durch einen Taktimpuls sequenziell verschoben, das heißt, der Bildelement-Synchronisations-Impulszug SB startet von dem ersten Schieberegister R 1. Es seien nun diejenigen Zeiten, zu denen der Abtastzeilen-Synchronisations-impulszug SL sequenziell erscheint,bezeichnet durch tL-0001, tL-0002 tL-1024 (= iL-L) und die Intervalle zwischen tL-0000 und tL-0001 zwischen tL-0001 und tL-0002, .... und zwischen tL-1023 und tL-1024 (= tL-L) durch die Abtastintervalle T-I, T-2 .... T-1024 ( = T-L). Weiterhin seien diejenigen Zeiten, zu denen die aufeinanderfolgenden Impulse des Bildelement-Synchronisations-Impulszuges SB erscheinen während der jeweiligen Abtastperioden,bezeichnet mit tB - 0000 , tB -0001, tB-0002, .... tB-1024(=tB-N).

Zum Zwecke der einfacheren Erklärung sei nachfolgend angenommen, daß die Bildaufnahmeröhre 608 ein Videosignal S4' (S4Alal) erzeugt, indem sie das Segment al des Musters 601 zur Zeit ti aufnimmt. Ferner sei angenommen, daß die Information, welche in 64 (Q χ P = 8 χ 8 )Speicherelementen der Register R 1 bis R 8 gespeichert sind, als Parailelinformationen durch die jeweiligen Impulse des Bildelement-Synchronisations-Impulszuges SB ausgelesen werden. Es ist leicht einzusehen, daß dieses dem aufeinanderfolgenden Auslesen der Parallel information aus (Q χ P = 2 χ 2 ; N =* 4) Fenstern entspricht, indem man die Bildaufnahmeröhre beim Zentrum P 20 positioniert und indem man von einem bestimmten Bildelement-Synchronisations-Impuls ausgeht, der zu einem Bildelement gehört,

030016/0577

11 923

welches die Information des Segments 6 erzeugt, wie dies im Zusammenhang mit den Figuren 2A und 2B beschrieben worden ist.

In der Vorrichtung nach Fig. 6 erhält man die Parallelinformation zur Zeit tB-0007 (^= tB-000 (P-I) J in einem Abtastintervall T-8 als eine Information, die das gesamte Gebiet einer Region b-1 (siehe Fig. 8 und Fig. 9) im linken oberen Eck des Felds F 1 der Bildaufnahmeröhre 608 darstellt, welches das Segment a 1 des Gebiets A 1 zur Zeit t 1 abdeckt, wobei das Gebiet b-1 eine Breite/^3 = 84' /1024 , was gleichbedeutend ist mit 8 ^l ("£i = £'/ 1024 oder =/' l/N) und einer Höhe £ 2 =£' 2/1024. Darin stellt/^T eine Breite des Feldes F 1 und /£ 2' dessen Höhe dar. Zu einer Zeit tB-000 8 im Abtastintervall T-8 wird eine Information abgeleitet, die den gesamten Bereich eines Gebiets b-2 darstellt, das die gleiche Fläche wie das Gebiet b-1 hat, jedoch nach rechts um £ 1 versetzt oder verschoben ist. Auf die gleiche Weise kann zu einer Zeit tB- (1024-1) (= tB ilO24 χ (9-P) -Ij) während des Abtastintervalls T-8 eine Information erhalten werden, die die gesamte Fläche des Gebiets b-(1024-7) ,

(b- f Nx (9-P) - ( Q-I) ? ) und zwar in einer Stellung, die nach rechts gegenüber dem |

Gebiet b-1 des Feldes F 1 um (1024-8) χ ζ 1 ( = ί Nx (9-P) - Q ? χ § 1) verschoben !

ist und die gleiche Sicherheit wie der Bereich b-1. Zur Zeit tB-0007 in einem Abtastintervall T-9 kann Information abgeleitet werden, die einen Bereich b- (1024+ 1) , (= N+l ) in einer Position darstellt, die vom Bereich b-1 um £ 2 nach unten versetzt ist. ■

κΟΠΠ '

Zu einer Zeit in einem Abtastintervall T-1024 ( =T - L) eine Information abgeleitet ^;

werden, die eine Region b-(1024 χ 1016 + 1) (N χ ( L-P) + 1 ) in einer Position dar- '

stellt, die vom Gebiet b - 1 um (1024 - 8) χ ö 2 nach unten versetzt ist. ,

Zu einer Zeit tB -(1024 -1) in einem Abtastintervalf T-1024 (= T-L) kann eine Information

i 030016/0577 [

ORIGINAL INSPECTED

abgeleitet werden, die eine Region darstellt, die nach rechts von der Region b-1 des Feldes F 1 versetzt ist, und zwar um (1024 - 8) χ6 1 (=(Nx (a-P) -Q J₁Jl) ind von dort aus nach unten versetzt ist um (1024 -8) x<5 2 (= ί Nx (9-P) Q j £ 2), d. h. eine Region b- (1024 χ 1017) (= b - ( N χ (L+l-P) -(Q-I)J im rechten unteren Eck des Feldes F 1. Auf diese Art und Weise wird Parallelinformation in einem Intervall erzeugt, das von der Zeit tB-0007 zwischen tL-0007 und tL-0008 zur Zeit tB-(1024 -1) zwischen rL-(L-l) und tL-L reicht, welche Information die gesamte Fläche des Feldes Fl darstellt , obwohl die Parallelinformation überlappt.

In der obigen Beschreibung ist angenommen worden, daß die Information - gespeichert in 64 Speicherelementen der Register Rl bis R8 - ausgelesen wird als Parallel information zu. jedem Impuls des Bildelement-Synchronisations-Impulszugs SB , wenn eine erste Speicherelemenfgruppe Ml gebildet wird mit den vierten und fünften Speicherelementen r24 und r25 unter Q Speicherelementen des Registers R2 , den zweiten, fünften und siebten Speicherelementen r42, r45 und r47 des Registers R 4 ; den zweiten, vierten, fünften und siebten Speicherelementen r52, r54, r45 und r57 des Registers r5 ; und den vierten und fünften Speicherelementen r74 und r75 des Registers 7 und dann werden die Signale r24', r25\ r42' , v45^r, r47' , r52' , r54', r55' , r57' , r74' und r75' gleichzeitig abgeleitet, um so das binäre Videosignal S4' jeweils zusammenzusetzen aus diesen Speicherelementen r24, r25, r42, r45, r47, r52, r54, r55, r57, r 74 und r75. Dabei wird ein erstes paralleles Videosignal H 1 erzeugt. Auf die gleiche Weise kann ein zweites paralleles binäres Videosignal H2 erzeugt werden, indem man eine zweite Speicherelernenfgruppe M2 schafft, und zwar mit den dritten, vierten, fünften und sechsten Speicherelementen r43, r44, r45 und r46 des Registers R 4; dem dritten, vierten, fünften

030016/0577

und sechsten Speicherelement r53, r54, r55, r56 des Registers 5 ; und mit den dritten, vierten und fünften und sechsten Speicherelementen r63, ro4, r65 und r66 des Registers R und indem man gleichzeitig ableitet die Signale r43', r44' und r45', r46', r53', r54', r 55', r56', r63', r64', r65', r66' des binären Videosignals S4' aus den jeweiligen Speicherelementen r43, r44, r45, r46, r53, r54, r55, r56 , r63, r64, ro5 und r66.

Das erste binäre parallele Videosignal Hl wird dem Musterformprüfer 11 zugeführt, der gemäß Fig. 11 eine logische Schaltung 22 umfaßt, welche die logische Gleichung

K = KX V KX' V KY \/KY' .... (3)

verarbeitet, in welcher in der Querrichtung (X-Richtung)

KX = r 42' /\ r 52' /\_rA5' Λ r55' Ar47'A r57' KX'= r 42' Λ r 52' Λ Γ45⁷ Λ r^A r47'A r57'

und in der Längsrichtung ( Y-Richtung)

KY = r24'A r25'A r54'/\r55'Ar74'Ar75'

KY'= r247\r25'A r54' A r55'/\r74'/\ r75'
gemäß der oben erwähnten logischen Gleichung (1).

Der Musterformprüfer 11 umfaßt auch ein Tor 23, welches den Wert der Gleichung (3) an einen Speicher 24 liefert, wenn ihr Wert K gleich "1" ist.

Als Antwort auf den FeIdsynchronisations-Impulszug SF und den Bildelement-Synchronisationsimpulszug SB aus der Bildaufnahmeröhre 608 liefert der Rechner 13 - wie bei H in Fig. 8 gezeigt ist - ein Torsignal B4. Dieses ist "1" zwischen den Zeiten tB-0007 und tB -1024 während eines Intervalls zwischen den Zeiten tL-0007 und tL-0008,

030016/0577

zwischen den Zeiten tB-0007 und tB-1024 während eines Interval ls₍zwischen den Zeiten tL-0008 und tL-0009 und zwischen den Zeiten tB-0007 und tB-1024,während eines Intervalls zwischen den Zeiten tL—(L-1) und tL-L, ist jedoch "0" während der anderen Intervalle.

Das Torsignal B4 wird an das Tor 23 gelegt, um dieses zu setzen oder zu öffnen, wenn das Torsignal "1" ist. Dem Speicher 24 wird der Abtastzeilen-Synchronisations-Impulszug SL zugeführt, so daß der Inhalt des Speichers 24 Jedesmal dann geleert wird, wenn ein Impuls des Abtasfzeilen-Synchronisations-Impulszuges SL ankommt.

Daher erzeugt die im Speicher 24 gespeicherte Information ein erstes Prüfsignal S5 , welches anzeigt, ob das überprüfte Muster die vorgeschriebene Gestalt hat oder nicht. Die logische Schaltung 22 verarbeitet die Gleichung (3) , das Ausgangssignal der logischen Schaltung 22 wird dem Speichs r 24 zugeführt, und zwar über das Tor 23 , das vom Torsignal B 4 (siehe Fig. 8, H) gesteuert ist,und der Speicher 24 wird durch den Synchronisations-Impulszug SL zurückgesetzt, so daß das Ausgangssignal S 5 nur dann "1" ist, wenn die Breite der Muster in den Bereichen b-1 bis b-(1024-7), b - (1024+1) zu b -(1024 χ 2-7) .... b-(1024 χ 1016 +1) zu b-(1024 χ 1017- 7) kleiner ist als 5 x6 1 (da die Abstände zwischen den Speicherelementen r42 undr52 und zwischen den Speicherelementen r47 und 57 fünf Bildelementen entspricht) und wenn die Höhe kleiner als 5 χ 2 ist (da die Abstände zwischen den Speicherelementen r24 und r25 und zwischen r 74 und r75 fünf Bildelementen entspricht). Dies entspricht der obigen Beschreibung, gemäß der eine Musterbreite kleiner als fünf Bildelemente als ein Defekt gilt, wobei Lm = 2yU-und die Breite eines Bildelementes 0,4//.ist. Eine solche Beurteilungsgrundlage eignet sich für die Überprüfung von Mikromustem. Das Prüfsignal S5 wird dem Rechner

030016/0577

2312894

zugeleitet. „, __

Ein solches Verfahren zur Prüfung von Mikromustern folgt der ersten Art , welche auf den Prinzipien basiert, die im Zusammenhang mit den Figuren 3A und 3B beschrieben wurde. Wenn man die Arbeitsweise der Vorrichtung nach Fig. 6 betrachtet, so gilt bei dieser Art folgendes: Eine erste Speichergruppe wird zuerst gebildet durch mindestens ein Speicherelement 1 aus einer Vielzahl von (Q) Speicherelementen eines dazwischengeschalteten Schieberegisters, welches nicht das erste Register Rl ist, und dem letzten Register R8 unter einer Anzahl (P) von Schieberegistern, mindestens einem Speicherelement 2 aus einer Anzahl von (Q) Speicherelementen eines Schieberegisters zwischen dem ersten und den dazwischengeschalteten Schieberegistern, und mindestens einem Speicherelement 3 einer Anzahl (Q) Speicherelementen eines Schieberegisters zwischen dem letzten und den dazwischengeschalfeten Schieberegistern, wie dies Fig. 1OA zeigt. Indem man dann gleichzeitig binäre Videosignale aus den Speicherelementen 1,2 und 3 ableitet, kann man ein erstes Prüfzwecken dienendes paralleles binäres Videosignal erhalfen , und danach wird dieses Videosignal ic^^r?ch rjemäß der Gleichung (3) verarbeitet, woraus man das erste Prüfsignal S5 erhält.

Das zweite parallele binäre Videosignal H 2 wird andererseits an den Musterlageprüfer 12 angelegt. Wie Fig. 12 zeigt, umfaßt der Musterlageprüfer 12 eine logische Schaltung 32, die eine logische Gleichung

W = ( r54'A r55') (r54'Λ r55') ... .(4)

verarbeitet gemäß Gleichung (2). Es sind Tore 33 und 34 vorhanden, die durch ein Tor signal B 4 gesteuert werden. Ein Zähler 5 zählt die Anzahl der Impulse eines Bildelement-Synchronisations-Impulszuges SB, der von einem Tor 33 angeliefert wird, und setzt sich

030016/0577

-η-

selbst zurück , jedesmal, wenn ein Impuls des Abtastzeilen-Synchronisations-Impulszuges SL ankommt. Schließlich ist ein Addierer 36 vorgesehen, der das Ausgangssignal des Zählers 39 zum Zeitpunkt des Ausgangssignals des Tors 34 erhält und der das Ausgangssignal des Zählers 35 jedesmal dann addiert, wenn die logische Schaltung 32 ein Ausgangssignal "1" erzeugt. Der Addierer 36 wird durch jeden Impuls des Abtastzeilen-Synchron isations- Impulszuges LS zurückgesetzt.

Daher erzeugt der Addierer 36 eine Musterpositionsinformation S 6, die offensichtlich der Musterinformation entspricht, die man auf dem ersten Weg gemäß Fig. 5A der zweiten Art des Verfahrens der erfindungsgemäßen Prüfung erhält.

Da die logische Schaltung 32 die Gleichung (4) verarbeitet und der Addierer 36 die Anzahl der Impulse des Bildelement-Impulszuges SB zählt, welcher dorthin durch das Tor 33 geliefert wird, und durch jeden Impuls des Abtastzeilen-Impulszuges SL zurückgestellt wird, stellt die Information S 6 - in Begriffen der Länge 6 1 eines Bildelements - die Summe der Längen zwischen dem Startpunkt einer Abtastzeile und den jeweiligen Kantenpositionen dar, in den Bereichen b - 1 bis b -(1024-7), b-(1024+l) bis b-(1024x2-7)

b-(1024 xl0l6+l) bis b-(1024 xlOlT-7) des zu prüfenden Musters, welches sich in Längsrichtung gemäß Fig. 9 erstreckt.

Der MusterlageprUfer 12 umfaßt Schieberegister 37, 38, 39 , die parallel geschaltet sind. Der Rechner 13 ist mit einer Schaltungsmusterinformation gesetzt, die notwendig ist, ein Muster in dem Musterbereich A zu bilden und eine Bezugsmusterpositions-Information S 7 entsprechend der Musterpositions-Information S 6 , welche durch den Addierer 66

030016/0577

- 3r -

erzeugt wird, wird an ein Schieberegister 38 über ein Schieberegister 37 angelegt. Die vom Schieberegister 38 gelieferte Information S 7 wird an einen Vergleicher 40 angelegt, der auch die Information S 6 vom Addierer 36 erhält. Dort, wo ein zu prüfendes Mustersich in Längsrichtung erstreckt bei jeder der Regionen b-1 bis b-(1024-7), b-(1024+l) bis b-(1024x2-7) .... b-(1024x1016+1) bis b-(1024x1017-7), erzeugt der Vergleicher 40 ein zweites Prüfsignal S 9 -1 entsprechend dem Grund-Weg der zweiten Art, die zeigt, ob das zu prüfende AAuster in einer bestimmten Position ist oder nicht. Der Vergleicher 40 besitzt einen invertierten Ausgang Q und gibt das Ausgangssignal S 9-1 von "0" ab, wenn S 6 mit S 7 koinzidiert und gibt den Ausgang S 9 -1 von "1" ab, wenn S 6 nicht mit S 7 koinzidiert.

Wie in Fig. 12 gezeigt ist, umfaßt der Musterlageprüfer 12 eine logische Schaltung 50, zu der gehören ein NOR -Tor 41 , ein UND-Tor 42, welches von den Ausgängen r43' bis r46' angesteuert wird, ein exklusives ODER-Tor 43 , angesteuert mit den Ausgängen τ55' und r54' , ein UND-Tor 44 und ein NOR-Tor 45, angesteuert mit den Ausgängen r63' bis r66', ein UND-Tor 46 , angesteuert mit den Ausgängen des NOR-Tors 41 und des UND-Tors 44, ein UND-Tor 47 , angesteuert mit den Ausgängen des UND-Tors 42 und des NOR-Tors 45 , ein ODER-Tor 48, angesteuert mit den Ausgängen des UND-Tores 46 und 47 und ein UND-Tor 49, angesteuert mit den Ausgängen des ODER-Tors und des exklusiven ODER-Tors 43. Der Ausgang des UND-Tores 49 wird an einen Speicher 52 entsprechend dem Speicher 24 von Fig. 11 angelegt, und zwar durch ein Tor 51 entsprechend dem Tor 23 von Fig. 11. Der Speicher 52 erzeugt einen Ausgang S 10 auch dann, wenn das zu prüfende Muster eine lineare horizontale Kante (bei H in Fig. 5A gezeigt) umfaßt, und dieses Ausgangssignal S 10 wird an den Eingang eines NAND-

030016/0577 qriGINAL INSPECTED

_n923

Tors 53 gelegt. An den anderen Eingang dieses NAND-Tores 53 wird die Information S aus dem Rechner 13 über ein Schieberegister 54 gelegt, wobei die Information S 11 dem Ausgang S 10 aus dem Speicher 52 entspricht. Damit erzeugt das NAND-Tor 53 ein drittes Prüfsignal 12-1, das "0" ist, wenn S 10 "1" und S 11 "1" ist, und das "1" ist, wenn S 10 nicht mit S 11 koinzidiert.

Um die Position eines Musters festzustellen, ist es notwendig, nicht nur die vertikale Kante, sondern auch die horizontale Kante H festzustellen. Um ein besseres Verständnis der Arbeitsweise der logischen Schaltung 50 zu gewinnen, wird die nachfolgende Beschreibung zusätzlich geliefert.

Wo die horizontale Kante auf den Speicherelementen r54 und r55 zwischen den Speicherelementen r43, r44, r45, r46 und den Speicherelementen r63, r64, ro5, ro6 liegt und wo das Muster die Speicherelemente r43, r44, r45, r46 umfaßt, sind die binären Videosignale r43', r44', r45' und r46' gleich "1" und die binären Videosignale ro3", r64^/ _# r65' und r66' sind "0". Dementsprechend erzeugen das UND-Tor 42 und das NOR-Tor 45 die Signale ¹¹I". Das UND-Tor 47 erzeugt auch das Signal "1" , das an den einen Eingang des UND-Tors 45 über das ODER-Tor 46 gelegt wird.

Darüberhinaus geht die horizontale Kante in der Ecke in die vertikale Kante über und verläuft unregelmäßig wellig wegen Quantisierfehler und Herstellungsfehlern, die später beschrieben werden. Wenn demgemäß die Signale r54' und 55' gemäß der logischen Gleichung (2) verarbeitet werden, dann wird das Signal "1" erzeugt, was die Anwesenheit einer vertikalen Kante anzeigt. Da die logische Gleichung (2) Logik

030016/0577

-vt-

eines exklusiven ODER darstellt, erzeugt das exklusive ODER-Tor 43 eine "1" am Beginn der horizontalen Kante oder bei einem welligen Verlauf. Diese "1" wird dem anderenEingang des UND-Tors 49 zugeführt und veranlaßt dieses, eine "1" zu erzeugen, die an einen Eingang des NAND-Tores 53 über das Tor 51 und den Speicher 52 gelegt wird. Das erste Bit der Information SIl, das an den anderen Eingang des NAND-Tores 53 gelegt wird, ist "1" und stellt die horizontale Kante dar, so daß das NAND-Tor 43 eine "0" als drittes Prüfsignal S 12 -1 erzeugt.

Auf diese Art und Weise kann eine solche Fehlbeurteilung, daß die Abwesenheit einer vertikalen Kante irrtümlich für das Vorliegen einer vertikalen Kante genommen wird, wenn nur das zweite Prüfsignal S 9-1 vorliegt, wegen der unstabilen Datenerfassung, verursacht durch die horizontale Kante, verhindert werden, und zwar beim UND-Tor 100 durch das dritte Prüfsignal S 12-1. Auf diese Weise kompensiert das Ausgangssignal SlO das dritte Prüfsignal S12-1 , so daß eine normal verlaufende horizontale Kante nichtals Defekt angesehen wird.

Die zweiten und dritten Prüfsignale werden an ein UND-Tor 100 gelegt. Wenn es gesetzt wird, erzeugt es ein viertes Prüfsignal S 40, das "1" ist, wenn es fehlerhafte Informationen anzeigt und das "0" ist, wenn es normale Informationen anzeigt.

Das Verfahren zur Erzeugung des vierten Prüfsignals S40 aus den zweiten und dritten PrUfsignalen S9-1 und S 12-1 wird am ersten Ausführungsbeispiel der zweiten Art des erfindungsgemäßen Verfahrens dargestellt. Dieses Ausführungsbeispiel wird summarisch anhand der FFg . 1OB wie folgt erläutert:

030016/0577

Aus einer zweiten Gruppe Speicherelemente, welche zwei benachbarte Speicherelemente 1 und 2 aus einer Vielzahl (Q) von Speicherelementen eines zwischengeschalteten Schieberegisters aus einer Vielzahl (P) von Schieberegistern, mit Ausnahme des ersten und letzten Schieberegisters, besteht, sowie aus einem dritten Speicherelement 3 einer Vielzahl (Q) von Speicherelementen eines Schieberegisters zwischen dem ersten und dem zwischengeschalteten Schieberegister und aus einem vierten Speicherelement 4 aus einer Vielzahl (Q) von Speicherelementen eines Schieberegisters zwischen dem zwischengeschalteten und dem letzten Schieberegister werden gleichzeitig Videosignale abgeleitet, um so ein zweites paralleles binäres Prüfsignal zu erzeugen.

Das erste Speicherelement 1 wird früher abgetastet als das zweite Speicherelement 2 , und zwar mit einer hierzu gehörigen Abtastzeile, um so binäre Videosignale zu erzeugen. Wenn die Inhalte der binären Videosignale, welche von dem ersten und dem zweiten Speicherelement erhalten werden, voneinander sich unterscheiden, dann wird eine Musterposition-Information S 6 erzeugt, in der die Summe der Werte einer Funktion des Abstands zwischen einer Bezugsposition auf der Abtastlinie (z.B. die Position des ersten Bildelementes) und den Positionen der Bildelemente entsprechend den ersten und zweiten Speicherelementen dargestellt durch die Anzahl der Bildelemente.

Die Musterpositions- In formation S 6 wird mit einer Bezugsmusterpositions-Information S 7 verglichen, welche geschaffen wird durch eine Schaltungsmuster-Information, welche dazuverwendet wird, ein Muster herzustellen in einer zu prüfenden Musterregion, um so ein zweites Prüfsignal S 9-1 herzustellen, das eine Aussage darüber liefert, ob das Muster einer bestimmten Lage ist oder nicht, und zwar in der Richtung des Abtastens

030016/0577

der Musterreg ion.

Dieses Signal S 10 sagt darüber aus, ob oder ob nicht die logisch behandelten binären Videosignale unterschiedliche Inhalte in Positionen an beiden vertikalen Seiten eines Bildelements (entsprechend dem Speicherelement 1 oder 2) haben.

Das Ausgangssignal S 12-1 sagt darüber aus, ob die dritten und vierten Speicherelemente an einer bestimmten Position sind oder nicht, und zwar in der Richtung der Abtastung.

Dies geschieht durch Vergleich von S 10 mit SIl, die vom Schieberegister 54 geliefert werden.

Bei der Schaltung gemäß Fig. 12 sind auch logische Schaltungen 62 und 63, Torschalfungen 64 und 65 und Addierer 66 und 67 vorgesehen, entsprechend der logischen Schaltung 32, dem Tor 34 und dem Addierer 36. Es sind ebenfalls Vergleicher 71 bis 78 entsprechend dem Vergleicher 40 vorgesehen, ferner NAND-Tore 81 und 82 entsprechend dem NAND-Tor 53 und Register 92 und 93 entsprechend dem Register 54. Der Ausgang des Addierers wird an die Vergleicher 71 bis 73 gelegt, während der Ausgang des Addierers 36 an die Komparatoren 74 und 75 gelegt wird. Der Ausgang des Speichers 52 wird an die NAND-Tore 81 und 82 gelegt, während der Ausgang des Addierers 67 an die Vergleicher 76 bis 78 gelegt wird. Der Ausgang des Registers 37 wird an die Vergleicher 74 und 76, der Ausgang des Registers 38 wird an die Vergleicher 72 und 77 und die Ausgänge der Register 92 und 93 werden an die Eingänge der NAND-Tore 81 und 82 gelegt. Zu diesem Zeitpunkt werden die Signale r54' und r53' und die Signale r55' und r56' an die logischen Schaltungen 62 und 63 gelegt.

Der Zweck des Verarbeiten= und Addierens der Signale r53' p54' , r55' und r56' und des

030016/0577

Vergleichs der Summe mit den Schaftungsmuster-Daten , erzeugt durch die Schieberegister 37, 38, 39 liegt darin, das Muster zu prüfen, indem man die Abweichung der Maskeneinstellung gemäß Fig. 5b berücksichtigt. Die vorbestimmten Schaltungsdaten aus den Schieberegistern 37, 38 und 39 werden mit den Musterdaten an den jeweiligen abweichenden Positionen verglichen. Die durch die Vergleicher 71 bis33 erzeugten fünften Prüfsignale, die invertierende Logik Q des Vergleichsergebnisses sind, werden an den Eingang des UND-Tors 100 gelegt. Wenn dieses gesetzt wird, erzeugt es das vierte Prüfsignal S Dieses Verfahren zur Prüfung umfaßt ein zweites Ausführungsbeispiel der zweiten Art dieser Erfindung und kann summarisch anhand der Fig. 10 C wie folgt beschrieben werden:

Aus einer zweiten Gruppe von Speicherelementen, welche benachbarte erste, zweite, fünfte und sechste Speicherelemente 1, 2, 5 und 6 unter QSpeicherelementen eines zwischengeschalteten Registers einer Vielzahl (P) von Schieberegistern mit der Ausnahme des ersten und des letzten Schieberegisters, einem dritten Speicherelement 3 aus Q Speicherelementen eines Schieberegisters zwischen dem ersten und den zwischengeschalteten Schieberegistern und einem vierten Speicherelement 4 aus Q Speicherelementen eines Schieberegisters zwischen zwischengeschalteten und den letzten Schieberegistern kann man ein zweites paralleles binäres Videoprüfsignal erhalten, indem man gleichzeitig die binären Videosignale aus verschiedenen Speicherelementen ausliest, die die zweite Gruppe umfassen.

Die fünften, ersten, zweiten und sechsten Speicherelemente werden abgetastet, und zwar in der erwähnten Reihenfolge durch eine eine Abtastzeile, die hierzu gehört, wodurch ein binäres Videosignal erzeugt wird. Wenn der Inhalt des binären Videosignals

030016/0577

zwischen den ersten und fünften Speicherelementen variiert oder zwischen den ersten und zweiten Speicherelementen variiert oder zwischen den zweiten und sechsten Speicherelementen variiert, wird die zweite Musterpositions-Information erzeugt, in der die Summe der Werte einer Funktion der Entfernung zwischen einem Bezugspunkt auf der Abtastlinie und der Position der Bildelemente entsprechend dem fünften und ersten oder zweiten und sechsten Speicherelement durch die Anzahl der Bildelemente dargestellt wird.

Die zweite Musterpositions-Information wird mit einer Bezugsmusterpositions-Information verglichen, welche bestimmt ist durch die Schaltungsmuster-Information, welche dazu verwendet wird, ein Muster herzustellen, das in einer Musterregion geprüft werden soll, um so ein fünftes Prüfsignal zu erzeugen, welches die Beurteilung gestattet, ob das Muster in einer bestimmten Position oder nicht ist, und zwar in der Richtung seiner Abtastung.

Um die modifizierte Prüfung gemäß Fig. 5 C durchzuführen, werden (j+1) te, j-te und (j-l)te Schaitungsmusterdaten den Schieberegistern 37, 38, 39 jeweils eingegeben , um sie mit den Daten eines zu prüfenden Musters zu vergleichen. Wenn es erwünscht ist, die (j+2)te und (j-2)te Schaltungsmusterdaten zu prüfen, wird die Anzahl der Schieberegister und der Vergleicher um 2 jeweils erhöht. Man kann dieses Verfahren als ein drittes Ausführungsbeispiel der zweiten Art dieser Erfindung bezeichnen, und dieses Ausführungsbeispiel kann anhand der Fig. 5 C zusammengefaßt werden.

Wo ein erstes Speicherelement 1 früher abgetastet wird als ein zweites Speicherelement 2, welches zu einer zweiten Gruppe von Speicherelementen gehört, und zwar durch eine

0 30 016/0577

IMSPECTED

-is-

Abtastzeile, welche hierzu gehört, um damit binäre Videosignale zu erzeugen, und wo der Inhalt der binären Bildelementsignale, erzeugt durch die ersten und zweiten Speicherelemente, sich voneinander unterscheiden, kann man eine Musterpositionsinformation erhalten, in der die Summe der Werte einer Funktion der Entfernung zwischen einem Bezugspunkt auf der Abtastlinie und den Bildelementen entsprechend dem ersten und zweiten Speicherelement dargestellt wird durch die Anzahl der Bildelemente. Danach wird die Musterpositions-Information mit einer Bezugsmusterpositions-information verglichen, die aus einer Schaltungsmuster-Information gebildet wurde, die in der Lage ist, ein Muster in einer Musterregion zu bilden, um so ein zweites Prüfsignal zu erzeugen, das eine Aussage darüber gibt, ob ein durch Abtasten der Musterregion erzeugtes Videosignal sich in Abtastrichtung in einer vorbestimmten Stellung befindet oder nicht. Dann wird die Musterpositions-Information mit einer Bezugsmusterpositions-Information verglichen, die um eine Zeit außer Phase ist, die einer Abtastzeit des zweiten parallelen binären Videosignals entspricht, wobei ein sechstes Prüfsignal erzeugt wird, das eine Aussage darüber darstellt, ob das zu prüfende Muster in Richtung des Abtastens der Musterregion in einer bestimmten Position angeordnet ist.

Wenn irgendeiner der Eingänge des UND-Tores 100 "0" ist, dann erzeugt das UND-Tor 100 das vierte Prüfsignal 740, das repräsentativ für das normale Beurteilungs-Ausgangssignal "0" ist. Dieses Ausgangssignal wird an den Rechner 13 angelegt, wobei der Rechner ein Prüfsignal erzeugt, das auf den Prüfsignalen S 5 und S 40 basiert, was eine Beurteilung darüber abgibt, ob das zu prüfende Muster eine bestimmte Gestalt hat und ob es in einer bestimmten Position angeordnet ist oder nicht.

030016/0577

11 923

Der Vergleicher 40 vergleicht die Bezugsmusterpositions- Informationen S 7 mit der Information S 6 und gibt so ein Kriterium ab, ob der Wert der Information S 6 in einem Bereich - E mit dem Wert der Information S 7 koinzidiert oder nicht. Wenn der Wert von S 6 in diesem Bereich koinzidiert, wird hieraus geschlossen,daß das zu prüfende Muster in der vorbestimmten Position ist. Diese Bedingung wird durch eine binäre "0" dargestellt. Die Arbeitsweise des Vergleichers 40 basiert auf der Tatsache, daß - da der Wert der Information einen Quantisierfehler begleitet entsprechend der Anzahl der Umrisse des zu prüfenden Musters - wenn der beschriebene Grenzbereich - E nicht verwendet würde, ein Ausgangssignal S 9-1 erzeugt würde, welches zeigt, daß das Muster sich nicht in der vorbestimmten Position befindet, obwohl in Wirklichkeit das Muster sich an der vorbestimmten Position befindet. Dementsprechend wird der Bereich - E auf einen Wert eingestellt, der der Anzahl der Umrisse eines bekannten Musters entspricht.

Wenn daher die vertikale Kante υη\βϊ gewellt ist, welches die frei wählbare Variable innerhalb des maximalen Wertest max ist, das heißt \q \ ^max, dann sollte der schlechteste Wert von £ xi - beschrieben im Zusammenhang mit Fig. 4 - einen Wert

_N
haben von £ Xi + N(Jmax. Es sei nun beispielsweise angenommen, daß ^xI = 1200 und

i=l
N O max = 34 sei. Dann ist£(xi + i )^ 1234. Es wird jedoch 34 als der oben erwähnte Wert E vernachlässigt. Wenn das Muster auf der links liegenden Seite von Fig. 9 positioniert ist, dann nimmt Xi im Hinblick auf die erste Kante des Musters in einem bestimmten Fall z. B. den Wert von zehn an. Da zehn kleiner als 34 ist, kann es als Grenzwert von E vernachlässigt werden. Aus diesem Grunde wird ein AnfangswertoC^E vorher xi zugeordnet.

030016/0577

11 923

Bei der Überprüfung der horizontalen Kante wurde in der vorhergehenden Beschreibung die Tatsache berücksichtigt, daß die horizontale Kante an jeder ihrer Enden in eine senkrechte Kante übergeht und daß gleichzeitig die horizontale Kante unregelmäßige Wellungen hat. Da die horizontale Kante - versehen mit unregelmäßigen Wellungen wegen der Musterherstellung und Quantisierung - gleichwertig ist mit einer idealen geraden horizontalen Kante, die gebrochen ist und bei der unregelmäßigen Wellung weggeschnitten ist, werden vertikale Kanten im Einklang mit der Wellung abgefühlt, wenn man die horizontalen Kanten prüft. Ein Wert von <^xi - kalkuliert auf der Basis der Abtastung der vertikalen Kanten wegen der unregelmäßigen Wellung über eine vorbestimmte Breite des Musters - kann nicht koinzidieren mit den Schaltungsmusterdaten für die vorbestimmte Breite, selbst dann, wenn das Muster normal ist. Daher zeigt das Prüfsignal S 9-1 ein Defektsignal "1" an. Bei der Prüfung der horizontalen Kante gemäß der obigen Beschreibung wurden die Prüfinformationen der vertikalen Kante vonder logischen Schaltung 50 geholt und das Prüfsignal S 12-1 wurde zu "0" gemacht. Damit wurde das Prüfsignal S 40 in Gestalt einer "1" verhindert, das einen Defekt anzeigt und das vom UND-Tor abgegeben werden müßte, selbst wenn das Prüfsignal S 9 -1 eine "0" war, was einen Defekt anzeigt.

Die Überprüfung der horizontalen Kante ist möglich, jedoch ohne die Verwendung der logischen Schaltung 50. Die Abmessung oder Amplitude unregelmäßiger Wellungen , die eine horizontale Kante begleiten, erstrecken sich normalerweise über den Abstand von zwei oder drei Abtastlinien, wenn man Verzerrungen im Musterabfühlsystem einschließlich der Bildaufnahmeröhre und des optischen Systems in Betracht zieht.

030016/0577

π 923 >β 291283A

Ein abnormaler oder fehlerhafter Verlust eines Musters auf der anderen Seite ist genauso umfangreich wie der Abstand von fünf Abtastzeilen oder mehr. Wenn daher die Ausgangssignale des UND-Tors 100 , welche sich der Rechner 13 holt, nacheinander den Wert "1" über fünf Abtastzeilen oder mehr hinweg annehmen, dann ist dies ein Kriterium dafür, daß ein Defekt angezeigt wird. Wenn jedoch diese Ausgangssignale nacheinander "1" über weniger als fünf Abtastzeilen annehmen, dann ist dies ein Kriterium für die Anzeige, daß unregelmäßige Wellungen vorhanden sind, die die horizontale Kante begleiten. Soweit die Ausgangssignale des UND-Tores 100, welches sich der Rechner 13 holt, nicht den Wert "1" aufeinanderfolgend über fünf Abtastzeilen oder mehr annehmen, so bedeutet dies, daß eine horizontale Kante vorliegt. Die oben erwähnte Anzahl von fünf Abtastzeilen als Beurteilungskriterium kann natürlich variiert werden, abhängig von der Verzerrung im Musterabtastsystem und von der kleinsten Abmessung der Abfühlgröße, die in dem verwendeten Schaltungsmuster-Datenvergleichsverfahren verwendet wird.

Da £ xi der vorbestimmten Breite und £xi der unregelmäßigen Wellungen als Begleit^ erscheinung einer horizontalen Kante unterschiedlich sind, kann der Wert von ^ xi, wel chen man aus dem Addierer 36 während der vorhergehenden Abtastzeilenpericde erhält, verglichen werden mit dem Wert von £ xi , welchen man aus dem Addierer 36 während der nachfolgenden Abtastzeilenpericde erhält, so daß das Vorhandensein einer horizontalen Kante bestimmt werden kann, wenn der £xi-Wert, welcher zu der nachfolgenden Abtastzeile gehört, unterschiedlich ist zu demjenigen, der zu der vorhergehenden Abtastzeile gehört.

030016/0577

e e

-VS-.

r s e 11

Claims (8)

PATENTANWALT DIPL.-ING. ULRICH KINKELIN Sindelfingen -Auf dem Goldberg- Weimdfer Str. 32/34 -Telefon 07031/86501 Telex 7265509 rose d 28. März 1979 Π 923 Pate η tans prü ehe:

1. / Verfahren zur Prüfung eines Musters, gekennzeichnet durch folgende Schritte:

a) Es wird eine Musterregion, welche mit einem zu prüfenden Muster hergestellt wurde, zur Erzeugung eines Videosignals abgetastet und dieses wird dann in ein binäres Videosignal umgewandelt.

b) Das binäre Videosignal wird an eine Vielzahl (P) von Schieberegistern angelegt. Die Anzahl P ist kleiner als die Anzahl der Abtastzeilen, welche notwendig sind, das binäre Videosignal aus dem ganzen Gebiet des Musters zu erzeugen; jedes Schieberegister enthält Q Speicherelemente, die in Serie geschaltet ist, wobei Q kleiner als N ist, welche Zahl man erhält, indem man eine Abtastzeile des binären Videosignals mit der Länge eines Bildelements dividiert ; die Schieberegister sind über Verzögerungsschaltungen in Reihe geschaltet, welche eine Verzögerung entsprechend der Länge von (N-Q) Speicherelementen,die in Reihe geschaltet sind.

c) Es wird gebildet eine erste Gruppe aus Speicherelementen mit mindestens einem Speicherelement unter Q Speicherelementen eines im Zwischenbereich liegenden Schieberegisters der seriell verbundenen P Schieberegister mit Ausnahme des . ersten und des letzten Schieberegisters, mindestens einem Speicherelement unter Q Speicherelementen eines Schieberegisters zwischen dem ersten und dem im

Zwischenbereich Iieg^ttde^Scueberegbters und mindestens einem Speicher-UgOU 1 6/0O7 7

element unter.Q Speicherelementen der Schieberegister zwischen dem letzten und dem im Zwischenbereich liegenden Schieberegister ; gleichzeitig werden aus der Vielzahl von Speicherelementen der ersten Gruppe die binären Videosignale abgeleitet und ein erstes paralleles binäres Prüf-Videosignal erzeugt.

d) Gebildet wird eine zweite Gruppe aus Speicherelementen mit benachbarten ersten und zweiten Speicherelementen unter Q Speicherelementen eines im Zwischenbereich liegenden Speicherregisters der seriell verbundenen P Schieberegister, einem dritten Speicherelement unter Q Speicherelementen eines Schieberegisters zwischen dem ersten und dem im Zwischenbereich liegenden Schieberegister und ein viertes Speicherelement unter Q Speicherelementen eines Schieberegisters zwischen dem im Zwischenbereich liegenden und dem letzten Schieberegister ; gleichzeitig werden von den Speicherelementen der zweiten Gruppe jeweils die binären Videosignale abgeleitet und ein zweites paralleles binäres Video-Prüfsignal erzeugt.

e) Das erste parallele binäre Video-Prüfsignal wird logisch verarbeitet, woraus man ein erstes Ausgangs-Prüfsignal erhält, das angibt, ob das Muster ein vorbestimmtes Muster ist oder nicht.

f) Man erzeugt Musterpositions- Informationen, wenn das erste Speicherelement der zweiten Gruppe früher abgetastet wird als das zweite Speicherelement der gleichen Gruppe in einer Abtastzeile, das zu den ersten und zweiten Speicherelementen gehört; dabei werden binäre Videosignale erzeugt ; wenn der Inhalt der durch die ersten und zweiten Speicherelemente erzeugten binären Videosignale sich voneinander unterscheidet; man stellt diese Musterpos itions- Information dar durch die Summe von Werten einer Funktion der Entfernung zwischen einer Bezugsposition auf der einen Abtastzeile und der Position von Bildelementen, welche

030016/0577

923 ^

den ersten und zweiten Speicherelementen entsprechen, und zwar ausgedrückt in der Anzahl der Bildelemente.

g) Man vergleicht diese Musterpositions-Information mit der Bezugsmusterpositions-Information, welche hergeste 111 wurde aus einer Entwurfsmusterinformation , welche verwendet wurde, das AAuster in der Musterregion zu bilden, wobei man ein zweites Prüfausgangssignal erhält, welches darstellt, ob das Mustersich an einer bestimmten Position in Richtung der Abtastung der Musterregion befindet oder nicht.

h) Logische Verarbeitung der parallelen binären Videosignale, welche man aus den driften und vierten Speicherelementen der zweiten Gruppe erhält und der Erzeugung logisch behandelter binärer Videosignale, die , wenn die dritten und vierten Speicherelemente Schritt um Schritt mit einer Bildelementlänge fluchten, dazu verwendet werden, ein drittes Prüf-Ausgangssignai zu erzeugen; diese logisch behandelten binären Videosignale stellen dar, ob sie unterschiedliche Inhalte an Positionen an beiden vertikalen Seiten eines Bildelementes haben oder nicht haben ; dieses dritte Prüf-Ausgangssignal stellt dar, ob die dritten und vierten Speicherelemente in Richtung der Abtastung in einer bestimmten Position sind oder nicht.

i) Kompensationen des zweiten Prüf-Ausgangssignals mit dem dritten Prüf-Ausgangssignal, um zu verhindern, daß eine normale horizontale Kante als Defekt erkannt wird, wobei ein viertes Prüf-Ausgangssignal erzeugt wird und

j) Erzeugung eines Schluß-Ausgangssignals , basierend auf den vierten und ersten Prüf-Ausgangssignalen , wobei dieses Schluß-Prüf-Ausgangssignal darüber aussagt, ob das Muster eine Vorbestimmung des Musters ist und ob das Muster

030016/0577

923 >K

Ή'

sich in einer vorbestimmten Position befindet oder nicht.

2. Verfahren zur Prüfung eines Musters , gekennzeichnet durch folgende Schritte:

a) Abtastung einer mit einem zu prüfenden Muster hergestellten Musterregion zur Erzeugung eines Videosignals und Umwandlung dieses Videosignals in ein binäres Videosignal.

b) Anlegen des binären Videosignals an eine Vielzahl (P) von Schieberegistern, deren Anzahl P kleiner ist als die Anzahl der Abtastlinien, welche notwendig sind, das binäre Videosignal aus dem ganzen Gebiet des Musters zu erzeugen; jedes Schieberegister umfaßt Q Speicherelemente, die in Serie geschaltet sind, wobei Q kleiner ist als N , welche Zahl erhalten wird, indem man eine Abtastzeile des binären Videosignals mit der Länge eines Bildelements dividiert ; die Vielzahl der Schieberegister ist über Verzögerungsschaltungen in Serie geschaltet, die eine Verzögerung entsprechend der Länge der in Serie geschalteten (N-Q) Speicherelemente haben.

c) Bildung einer ersten Gruppe aus Speicherelementen mit mindestens einem Speicherelement aus Q Speicherelementen eines im Zwischenbereich liegenden Schieberegisters dieser seriell verbundenen P Schieberegister mit Ausnahme des ersten und des letzten Schieberegisters, mindestens eines Speicherelements aus Q Speicherelementen eines Schieberegisters zwischen dem ersten und dem im Zwischenbereich liegenden Schieberegister und mindestens einem Speicherelement

aus

Q Speicherelementen eines Schieberegisters zwischen dem letzten und dem im Zwischenbereich liegenden Schieberegister ; gleichzeitigsAbleitung dieser binären Videosignale jeweils aus der Vielzahl von Speicherelementen der

030016/0B77

ORIGINAL INSPECTED

923 ^

-r-

ersten Gruppe unter Bildung eines ersten parallelen binären Video-Prüfsignals.

d) Bildung einer zweiten Gruppe aus Speicherelementen mit anschließendem ersten, zweiten, fünften und sechsten Speicherelementen aus Q Speicherelementen eines im Zwischenbereich liegenden Schieberegisters von seriell verbundenen P Schieberegistern mit Ausnahme des ersten und letzten Schieberegisters, eines dritten Speicherelements aus Q Speicherelementen eines Schieberegisters zwischen dem ersten und dem im Zwischenbereich liegenden Schieberegister und einem vierten Speicherelement aus Q Speicherelementen eines Schieberegisters zwischen dem im Zwischenbereich liegenden und dem letzten Schieberegister; gleichzeitige Ableitung der binären Videosignale aus Speicherelementen der zweiten Gruppe unter Bildung eines zweiten parallelen binären Video-Prüfsignals.

e) Logische Verarbeitung des ersten parallelen binären Prüfeignais unter Bildung

eines ersten Prüf-Ausgangssignals, welches anzeigt, ob das Muster ein vorbestimmtes Muster ist oder nicht.

f) Erzeugung einer ersten Musterpos i ti ons- Information, wenn das erste Speicherelement der zweiten Gruppe früher abgetastet wird als das zweite Speicherelement der gleichen Gruppe auf derjenigen Abtastzeile, die zu den ersten und zweiten Speicherelementen gehört; dabei Erzeugung eines binären Videosignals, und wenn der Inhalt der binären Videosignale - erzeugt durch die ersten und zweiten Speicherelemente - sich voneinander unterscheidet, durch Darstellung der Summe der Werte einer Funktion der Entfernung zwischen einer Bezugsposition auf dieser einen Abtastzeile und der Position der Bildelemente entsprechend den ersten und zweiten Speicherelementen in Form der Anzahl der Bildelemente.

030016/0577

923 ^

g) Vergleich der ersten Musterpositions-Information mit der Bezugsmusterposi ti ons-Information , welche hergestellt ist aus der Entwurfsmuster-Information , welche verwendet wurde zur Herstellung des Musters in der Musterregion. Dabei Erzeugung eines zweiten Ausgangs-Prüf-Signals, welches darstellt, ob oder ob nicht dieses Muster in Richtung der Abtastung der Musterreg ion sich in einer vorbestimmten Position befindet.

h) Sequenzielle Abtastung dieser fünften, ersten, zweiten und sechsten Speicherelemente dieser zweiten Gruppe mit einer hierzu gehörigen Abtastzeile unter Erzeugung eines binären Videosignals und Erzeugung einer zweiten Musterpositionsinformation, wenn die Inhalte des binären Videosignals variieren zwischen den ersten und fünften Speicherelementen, zwischen den ersten und zweiten Speicherelementen, oder zwischen den zweiten und sechsten Speicherelementen ; diese zweite Musterpositions-Information ist die Darstellung der Summe der Werte einer Funktion der Entfernung zwischen einer Bezugsposition auf der Abtastlinie und der Position der Bildelemente entsprechend der fünften und ersten oder zweiten und sechsten Speicherelemente durch die Anzahl der Speicherelemente.

i) Vergleich der zweiten Musterpositions-Information mit der Bezugsmuster-Information, welche abgeleitet ist von der Entwurfsmuster-Information, welche dazu verwendet wird, das Muster in der Musterregion zu erzeugen ; hieraus Erzeugung eines fünften Prüf-Ausgangs-Signals , das darstellt, ob oder ob nicht dieses Muster in einer bestimmten Position in Richtung der Abtastung dieser Musterregion angeordnet ist.

j) Logische Verarbeitung der parallelen binären Videosignale , abgeleitet aus den dritten und vierten Speicherelementen der zweiten Gruppe ;

030016/0577

2912834

923 ^

Erzeugung eines logisch verarbeiteten binären Videosignals, das, wenn, die dritten und vierten Speicherelemente Schritt um Schritt eine Bildelementlänge fluchten, dazu verwendet werden, ein drittes Prüf-Ausgangssignal zu erzeugen ; diese logisch verarbeiteten binären Videosignale stellen dar, ob oder ob nicht sie unterschiedliche Inhalte in Positionen auf beiden vertikalen Seiten eines Bildelements haben ; Das dritte Ausgangs-Prüfsignal stellt dar, ob die dritten und vierten Speicherelemente in Richtung der Abtastung in der vorbestimmten Position sind oder nicht.

k) Kompensation des zweiten Ausgangs-PrüfsignaIs mit dem dritten Ausgangs-Prüfsignal , um zu verhindern, daß eine normale horizontale Kante als Fehler erkannt wird, unter Erzeugung eines vierten Ausgangs-Prüfsignals und

I) Erzeugung eines Schluß-Ausgangs-Prüfsignals, basierend auf den vierten und dritten Ausgangs-PrüfsignaIen, wobei dieses Schluß-Prüfsignal angibt, ob das Muster ein bestimmtes Muster ist oder nicht und ob das Muster sich in einer bestimmten Position befindet oder nicht.

3. Verfahren zur Prüfung eines Musters, gekennzeichnet durch folgende Schritte:

a) Abtastung einer Musterregion, die hergestellt ist mit einem zu prüfenden Muster zur Erzeugung eines Videosignals und Umwandlung dieses Videosignals in ein binäres Videosignal.

b) Anlegen des binären Videosignals an eine Vielzahl (P) von Schieberegistern, wobei die Anzahl P kleiner ist als die Anzahl der Abtastzeilen, welche notwendig sind, das binäre Videosignal aus dem gesamten Gebiet des Musters zu erzeugen ; jedes Schieberegister umfaßt Q Speicherelemente, die in Serie geschaltet sind ;

030016/0577

Λ*

Q ist kleiner als N , welche Zahl erhalten wird durch Division einer Abtastzeile des binären Videosignals mit der Länge eines Bildelements ; die Vielzahl der Schieberegister ist in Reihe geschaltet durch Verzögerungsschaltungen, die eine Verzögerung aufweisen entsprechend der Länge der (N-Q) Speicherelemente, die in Serie geschaltet sind.

c) Bildung einer ersten Gruppe von Speicherelementen mit mindestens.einem Speicherelement aus Q Speicherelementen eines im Zwischenbereich liegenden Schieberegisters der seriell verbundenen P Schieberegister mit Ausnahme des ersten und letzten Schieberegisters, mit mindestens einem Speicherelement aus Q Speicherelementen eines Schieberegisters zwischen dem ersten und dem im Zwischenbereich liegenden Schieberegister und mit mindestens einem Speicherelement aus Q Speicherelementen eines Schieberegisters zwischen dem letzten und dem im Zwischenbereich liegenden Schieberegister ; gleichzeitige Ableitung des binären Videosignals jeweils aus der Vielzahl von Speicherelementen der ersten Gruppe zur Bildung eines ersten parallelen binären Video-Prüfisignals.

d) Bildung einer zweiten Gruppe von Speicherelementen mit anschließenden ersten und zweiten Speicherelementen aus Q Speicherelementen eines ersten im Zwischenbereich liegenden Schieberegisters der seriell verbundenen P Schieberegister mit Ausnahme des ersten und letzten Schieberegisters, mit einem dritten Speicherelement aus Q Speicherelementen eines Schieberegisters zwischen dem ersten und dem im Zwischenbereich liegenden Schieberegister und mit einem vierten Speicherelement aus Q Speicherelementen eines Schieberegisters zwischen dem im Zwischenbereich liegenden Schieberegister und dem letzten Schieberegister ; gleichzeitige Ableitung des binären Videosignals jeweils

030016/0577

11923 /

Λ*
aus den Speicherelementen der zweiten Gruppe zur Herstellung eines zweiten

parallelen binären Video-Prüfsignals.

Video-

e) Logische Verarbeitung des ersten parallelen binären Prüfsignals zur Erzeugung

eines ersten Prüf-Ausgangs-Signals, welches darstellt, ob das Mustersignal ein bestimmtes Muster ist oder nicht.

f) Erzeugung einer Musterpositions-Information, wenn das erste Speicherelement der zweiten Gruppe früher abgetastet wird als das zweite Speicherelement der gleichen Gruppe auf der Abtastzeile, welche zu den ersten und zweiten Speicherelementen gehört; dabei Bildung eines binären Videosignals ; und wenn die Inhalte der binären Videosignale-erzeugt durch die ersten und zweiten Speicherelemente voneinander sich unterscheiden, unter Darstellung der Summe der Werte einer Funktion der Entfernung zwischen einer Bezugsposition auf der Abtastzeile und der Position der Bildelemente entsprechend den ersten und zweiten Speicherelementen, ausgedrückt in der Zahl der Bildelemente.

g) Vergleich dieser Musterpositions-Information mit der Bezugsrnusterpositions-Information, welche hergestellt wurde aus der Entwurfsmuster-Information, welche verwendet wurde zur Erzeugung des Musters in der Musterregion ; dabei Erzeugung eines zweiten Prüf-Ausgangs-Signals, welches darstellt, ob oder ob nicht dieses Muster in einer bestimmten Position angeordnet ist, gesehen in der Richtung der Abtastung dieser Musterregion.

h) Vergleich der Musterposifons-Information mit der Bezugsmusterpositions-Information , die außer Phase ist, und zwar um eine Zeit entsprechend einer Abtastzeit dieses sekundären parallelen binären Videosignals ; hieraus

030016/0577

Erzeugung eines sechsten Fehler-Ausgangs-Signals, das anzeigt, ob oder ob nicht dieses Muster an einer bestimmten Position in Richtung der Abtastung dieser Musterregion angeordnet ist.

i) Logische Verarbeitung des parallelen binären Videosignals , abgeleitet aus den dritten und vierten Speicherelementen der zweiten Gruppe zwecks Erzeugung logisch verarbeiteter binärer Videosignale, die - wenn die dritten und vierten Speicherelemente Schritt um Schritt eine Bildelementlänge fluchten - zur Erzeugung eines dritten Prüfsignals verwendet werden , wobei dieses logisch verarbeitete binäre Videosignal darstellt, ob oder ob nicht diese unterschiedlichen Inhalte in Positionen an beiden vertikalen Seiten eines Bildelements haben und wobei das dritte Prüfsignal anzeigt, ob die dritten und vierten Speicherelemente in einer bestimmten Position in Richtung der Abtastung sind oder nicht.

j) Kompensation dieses zweiten Prüf-Ausgangs-Signals mit dem dritten Prüf-Ausgangs-Signal zwecks Verhinderung des Ansprechens der normalen horizontalen Kante als Defekt ; Erzeugung eines vierten Prüf-Signals und

k) Erzeugung eines Schluß-Prüf-Signals, basierend auf den vierten und fünften Prüf-Ausgangs-Signalen, wobei dieses Schluß-Prüf-Signal wiedergibt, ob das Muster ein bestimmtes Muster ist oder nicht und ob das Muster an einer bestimmten Position angeordnet ist oder nicht.

4. Vorrichtung zur Prüfung eines Musters, gekennzeichnet durch folgende Merkmale:

a) Ein Muster-Prüfsignal-Generator zur Abtastung eines zu prüfenden Musters zwecks Erzeugung einer binären Information abgeteilter Regionen des Musters entsprechend Bildelementen von jeweiligen Abtastzeilen als Parallelinformationen.

030016/0577

b) Eine Musterform-PrUfschaltung, gespeist mit der Parallelinformation zu Zeitpunkten entsprechend vorbestimmten Bildelementen auf jeweiligen Abtastzeilen zwecks Prüfung des Details des Musters.

c) Eine Musterpositions-Prüfschaltung, versorgt mit der Parallel information zu Zeitpunkten entsprechend den vorbestimmten Bildelementen zwecks Prüfung der Position des Musters.

d) Ein Rechner, gespeist mit den Prüf-Ausgangs-Signalen der Musterform-Prüfschaltung und der Musterpositions-Prüfschaltung zwecks Erzeugung von Bezugsmusterdaten zum Vergleich mit den Prüfmusterdaten erzeugt durch die Musterpositions-Prüfschaltung sowie zwecks Steuerung des Musterprüfsignal-Generators, der Musterform-Prüfschaltung und der Musterpositions-Prüfschaltung.

e) Die Musterform-Prüfschaltung umfaßt eine erste logische Schaltung zur Verarbeitung der Parallel information, eine erste Torschaltung, welche mit dem Ausgang der logischen Schaltung verbunden ist und zu Zeitpunkten betrieben wird entsprechend dem vorbestimmten Bildelement, sowie einem Speicher zwecks Speicherung des Ausgangssignals der Torschaltung, die zurückgesetzt wird, der durch die Abtastzeile synchronisiert ist und

f) die Musterpositions-Prüfschaltung umfaßt eine zweite logische Schaltung zwecks logischer Verarbeitung paralleler Informationen aus abgeteilten Regionen des Musters entsprechend'zumindest zwei Bildelementen auf der Abtastzeile, sowie eine zweite Torschaltung, verbunden mit dem Ausgang der zweiten logischen Schaltung sowie einem Zähler, der das Ausgangssignal depzweiten logischen Schaltung durch die zweite Torschaltung erhält zwecks Durchführung einer Addition nur dann, wenn der Ausgang der zweiten logischen Schaltung auf einem

030016/0577

ΟΒΏ! ;j;-.L INSPECTED

Pegel ist und zurückgestellt wird durch den Impuls, der von der Abtastzeile synchronisiert wird, sowie mit einem Vergleicher zum Vergleich des Ausgangssignals (d.h. der Musterdaten ) dieses Zählers mit den Bezugsdaten, welche von diesem Rechner durch ein Schieberegister empfangen wurden zwecks Erzeugung eines ersten Prüf-Ausgangs-Signals sowie mit einer dritten logischen Schaltung zur logischen Verarbeitung paralleler Informationen aus abgeteilten Regionen des Musters entsprechend den Bildelementen auf einer Abtastzeile und Bildelementen auf zwei Abtastzeilen, welche benachbart der einen Abtastzeile sind zwecks Prüfung einer horizontalen Kante des Musters sowie mit einem NAND-Tor, dessen einer Eingang des Muster-Horizontalkante-Signal erhält, welches durch die dritte logische Schaltung erzeugt wird und dessen anderer Eingang Horizontalkantenmuster-Daten erhält, die unter Steuerung des Rechners über ein Regeter angeliefert werden, zwecks Erzeugung eines zweiten Prüf-Ausgangs-Signals sowie mit einem UND-Tor , welches auf die ersten und zweiten Prüf-Ausgangs-Signale anspricht zur Erzeugung eines Schluß-Prüfungs-Ausgangs-Signals.

5. Vorrichtung zur Prüfung eines Musters , dadurch gekennzeichnet, daß die Muster-

positions-Prüfschaltung weiterhin eine vierte logische Schaltung zwecks logischer Verarbeitung eines der Bildelemente auf der Abtastlinie enthält sowie eines Bildelementes, das diesem auf der Abtastlinie benachbart ist, sowie einen zweiten Zähler, der das Ausgangssignal der vierten logischen Schaltung durch ein drittes Tor erhält zwecks Durchführung einer Addition nur dann, wenn der Ausgang der vierten logischen Schaltung auf einem Pegel ist und zurückgesetzt ist durch

030016/0577

diesen Impuls, welcher mit der Abtastzeile synchronisiert ist sowie mit einem Komparator zwecks Vergleichs des Ausgangssignals des zweiten Zählers mit Bezugsdaten, die über das Schieberegister von dem Rechner empfangen worden sind.

6. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Musterpositions-Prüfschaltung weiterhin eine fünfte logische Schaltung zwecks logischer Verarbeitung der anderen Bildelemente auf der Abtastlinie und eines Bildelements enthält, das auf der gleichen Abtastzeile benachbart ist, sowie einen dritten Zähler, der das Ausgangs-S ig na I der fünften logischen Schaltung über ein viertes Tor erhält zwecks Durchführung einer Addition nur dann, wenn das Ausgangs-Signal der fünften logischen Schaltung bei.einem Pegel ist und zurückgestellt wurde durch den Impuls, der mit der Abtastzeile synchronisiert ist und mit einem Vergleicher zwecks Vergleichs des Ausgangssignals des dritten Zählers mit Bezugsdaten, welche durch das Schieberegister von dem Rechner erhalten wurden.

7. Verfahren zur Prüfung eines Musters, gekennzeichnet durch folgende Schritte:

a) Aufnehmen eines zu prüfenden Musters gemäß den Regionen des Musters entsprechend Bildelementen auf Abtastzeilen eines Sensors zwecks Erzeugung binärer Videosignale jeweils aus diesen Regionen.

b) Abspeichern in Form von Parallel-Informationen der binären Videosignale in

P Schieberegistern, die Q Speicherelemente haben, wobei die P Schieberegister über Verzögerungsleitungen in Reihe geschaltet sind, die jeweils aus N-Q Speicherelementen bestehen, wobei N die Anzahl der Bildelemente auf einer Abtastzeile ist, wobei gilt Q< N und P < N.

030016/0577

c) Abrufen dieser Parallel information zwecks logischer Verarbeitung zur Erzeugung von Prüf-Ausgangs-Signalen betreffend die Form und Position des zu prüfenden Musters, wobei das Prüf-Ausgangs-Signal zu der Position des zu prüfenden Musters gehört einschließlich Prüf-Ausgangs-Signale betreffend die vertikalen und horizontalen Kanten des Musters und

d) Annahme der Existens einer horizontalen Kante, wenn defekte Musterpositionsdaten auf der Basis der Abtastung vertikaler Kanten erhalten werden, und zwar von aufeinanderfolgenden Abtastzeilen von weniger als der vorbestimmten Anzahl.

8. Verfahren zur Prüfung eines Musters, gekennzeichnet durch folgende Schritte:

a) Aufnehmen eines zu prüfenden Musters gemäß den Regionen des Musters entsprechend Bildelementen auf Abtastzeilen eines Sensors zwecks Erzeugung binärer Videosignale jeweils aus diesen Regionen.

b) Abspeichern in Form von Parallel-Informationen der binären Videosignale in

P Schieberegistern, die Q Speicherelemente haben, wobei die P Schieberegister über Verzögerungsleitungen in Reihe geschaltet sind, die jeweils aus N-Q Speicherelementen bestehen, wobei N die Anzahl der Bildelemente auf einer Abtastzeile ist, wobei gilt Q< N und P^ N.

c) Abrufen dieser Parallel information zwecks logischer Verarbeitung zur Erzeugung von Prüf-Ausgangs-Signalen betreffend die Form und Position des zu prüfenden Musters, wobei das Prüf-Ausgangs-Signal zu der Position des zu prüfenden Musters gehört einschließlich Prüf-Ausgangs-Signale betreffend die vertikalen und horizontalen Kanten des Musters und

030016/0577

2912194

d) Schluß auf das Vorhandensein einer horizontalen Kante, wenn der Wert von c_y\, der zur folgenden Abtastzeile gehört/ unterschiedlich ist von demjenigen, der zu der vorhergehenden Abtastzeile gehört, wobei Xi den Abstand zwischen einem Bildelement enfeprechend der Musterregion darstellt, welche repräsentativ für eine vertikale Kante ist und einem Bezugspunkt auf den jeweiligen Abtastzeilen.

030016/0577