DE2905002A1 - Longtail-schaltung mit zwei isolierschicht-feldeffekttransistoren - Google Patents

Description

/005002

RCA 72 6o2 Ks/li
U.S. Serial No. 876,634-Filed: February 1ο, 1978

ECA Corporation New York, N.Y., V.St.ν.A.

Longtail-Schaltunp; mit zwei Isolierschicht-Feldeffekttransistoren

Die Erfindung "bezieht sich auf die Schaltung von MOS-Tranr,istorpaaren in sogen. Longtail-Anordnung und bezieht sich auf Maßnahmen zur Verminderung des Eingangs-Offsetspannungsfehlers bei einer solchen Anordnung.

Unter einem MOS-Transistor oder auch kurz "MOSFET" versteht man bekanntlich einen Feldeffekttransistor (FET) mit Metall-Oxid-Halbleiter-Aufbau, d.h. einen Isolierschicht-Feldeffekttransistor, dessen Gate-Elektrode durch eine Oxidschicht vom Halbleiter isoliert ist.

Eine "Longtail"-Anordnung eines MOSFET-Paars ist eine Schaltung, in der die Source-Elektroden der beiden Feldeffekttransistoren miteinander und mit einer Quelle für einen Gleichoder Ruhestrom (der sogen. "Tailstrom") verbunden sind, währendden Gate-Elektroden jeweils eine Eingangs spannung angelegt wird und von den Drainelektroden Strome entnommen werden, deren Summe gleich dem Tailstrom ist und die sich im Gegentakt abhängig von der Differenz zwischen den Eingangsspannungen ändern.Die an den Gate-Elektroden der MOSFETs gemessene Eingangsimpedanz ist extrem hoch (z.B. viele Megohm), und aus diesem Grund sind solche Anordnungen beliebt in Spannungsvergleichern und in den Eingangs stufen von Operations-oder Funkti onsver s tärkerη.

Mit dem Ausdruck "Eingangs-Offsetspannungsfehler" bezeichnet

man die Spannung, die zwischen, die Gate-Elektroden der Feldeffekttransistoren gelegt werden muß, damit sie den Tailstrom so zwischen sich aufteilen, daß ihre Drainströme subtraktiv miteinander kombiniert werden können, um einen Fehlersignalstrom vom Wert Null zu erhalten. Gewöhnlich können bei Longtail-Paaren, in denen MOSI¹ETs verwendet werden, die Eingangs-Offsetspannungsfehler ziemlich hohe Werte annehmen. Es hat sich gezeigt, daß die Hälfte brauchbarer Longtail—Paare aus MOSPETs
in den sie verwendenden Integrierten Schaltungen in unerwünschter Weise zu Eingangs-Offsetspannungsfehlern von 2o, 60 oder gar 1oo Millivolt neigt, während diese Fehler bei mit
Bipolartransistoren aufgebauten Longtail-Paaren nur im Bereich von 2 bis 3 Millivolt liegen. Durch eine sehr weitgehende Verflechtung der MOSFETs im Longtail-Paar und durch Verwendung
von Schutzschaltungen zur Vermeidung hoher Source-Gate-Spannungen an jedem der MOSFETs im Longtail-Paar, um eine Beanspruchung der Isolierung zwischen den Gate-Elektroden und » den Kanälen und so eine Änderung der Transkonduktanzen der
MOSFETs zu verhindern, war der Erfinder, bevor er die vorliegende Erfindung gemacht hatte, in der Lage gewesen, die Eingangs-Offsetspannungsfehler so zu reduzieren, daß sie bei der Hälfte der brauchbaren Ausbeute den Wert von 8 bis Io Millivolt nicht überstiegen. Diese Tendenz zu hohen Eingangs-Offsetspannungsfehlern zwang dazu, Paare von Feldeffekttransistoren für kritische Anwendungsfälle sorgfältig auszusuchen und führte zu einer niedrigen Ausbeute für soluhe Fälle.

Es wurde nun gefunden, daß diese Tendenz zu hohen Eingangs-Offsetspannungsfehlern eine Begleiterscheinung der normalen
Praxis ist, die MOSFETs im Longtail-Paar so vorzuspannen, daß der Buhewert ihrer Source-Gate-Spannungen .höher ist als die
sogen. Schwellenspannung, oberhalb der die Kennlinien des Drainstroms gegenüber der Source-Gate-Spannung einer quadratischen Funktion folgen, weil die Kanäle von MOSFETs wie üblich durch die starken Inversionseigenschaften definiert werden. Bekanntlich führt eine Reduzierung der Sour.ce-Gate-Spannung V^g eines MOSFET unter diese Schwellenspannung zu einer exponentiellen Abnahme des Kanalstroms.

-4-. 98 ^Ul Π 7 0 2

J3050Q2

Dieser Betrieb in einem unterhalb des Schwellenwerts liegenden Bereich, wo der MOSFET mit einem schwach invertierten Kanal arbeitet, ist bereits von anderen Fachleuten untersucht worden. Die entsprechenden Studien richteten sich hauptsächlich auf die mit einem solchen Betrieb einhergehende Verminderung der Drainströme für das leichtere Ausschalten des MOSFET in der Digitaltechnik, z.B. zur Verbesserung von Speichern. Die Verwendung von im Unterschwellenbereich betriebenen MOSFETs für Analogschaltungen ist oecLocli, soweit beurteilt werden kann, zum ersten Mal von den Autoren E.Vittoz und J.Fellrath in ihrer Arbeit "CMOS Analog Integrated Circuits Based on Weak Inversion Operation" beschrieben worden (veröffentlicht in IEEE Journal of Solid State Circuits, Band SC-12, Nr. 3, Juni 1977, Seiten 224- bis 231). Dort wird ausgeführt, daß ein Betrieb mit schwacher Inversion auf langsame Schaltungen beschränkt ist, und zwar wegen des niedrigen Kanalleitwerts, der hier geringer ist als im Falle eines Betriebs mit starker Inversion.

Auf dem Gebiet von Wandlern, die Licht, Wärme, akustische Energie, usw. in elektrische Signale umsetzen, ist jedoch Raum für Spannungsvergleicher und lineare Verstärker, die -mit sehr langsamen Geschwindigkeiten arbeiten. Bei elektrischen Schaltungen, die eine Eingangsstufe mit einem MOSFET-Paar in Longtail-Anordnunsen haben, besteht häufig die Forderung, daß diese sehr wenig Leistung verbrauchen und daß ihr Eingangs-Spannungsfehler klein ist. Diese Überlegungen haben zu der Erkenntnis geführt, daß man durch einen Kompromiß auf Kosten der Geschwindigkeit zugungsten anderer vorteilhafter Betriebseigenschaften zu neuen Typen von MOSFET-Schaltungen kommen könnte, die sich dort einsetzen ließen, wo herkömliche MOSFET-Schaltungen ungeeignet sind.

Die Erfindung geht aus von einer MOSFET-Anordnung der im Oberbegriff des Patentanspruchs beschriebenen Gattung, d.h. von einer Schaltung, in der zwei MOSFETs als sogen- Longtail-Paar angeordnet sind. Das wesentliche Merkmal der Erfindung ist im Kennzeichnungsteil des Patentanspruchs charakterisiert. Demnach ist der sogen. Tailstrom des Longtail-Paars niedriger als in der herkömmlichen Praxis gewählt, um die MOSFETs im Bereich

-5-909834/0702

unterhalb der Schwelle (im Unterschwellenbereich) zu betreiben. Die resultierenden Kennlinien, welche die Abhängigkeit des Drainstroms von der Source-Gate-Spannung angeben (die I^g / V~_s Kennlinien) sind natürlich, exponentiell. Dies führt dazu, daß das Verhältnis der Transkonduktanz g zum Drainstrom 1™ in den MOSFEBs im Vergleich, zum herkömmlichen Betrieb von MOS-FETs relativ hoch ist, sein Wert liegt etwa bei 25 Millisiemens pro Milliampere /und. ist damit fast so groß wie der Wert für Bipolartransistoren, der etwa 4-o Millisiemens pro Milliampere beträgt.

Man wird nun gewiß erwarten, daß die Eingangs-Offsetspannungsfehler beim Unterschweilenbetrieb von MOSFETs wesentlich schlimmer sind als im Falle des herkömmlichen Betriebs von Feldeffekttransistoren und im Falle von Bipolartransistoren, denn man hat es ja hier mit einem Teil der MOSFET-Betriebskennlinien zu tun, der normalerweise als unerwünscht gilt und den man auf unbekannte und unkontrollierte Mangelhaftigkeiten in der Bauelementenstruktur zurückführt. Insbesondere wird man annehmen, daß es Qberflächenleckprobleme gibt, die erhöhte Eingangs- Offsetspannungsfehler befürchten lassen. Diese an sich, verständlichen Erwartungen sind wohl der Grund gewesen, daß man den Transkonduktanzbetrieb von MOSFETs im Unter Schwellenbereich bisher nicht ernsthaft zum Vergleich gestellt hat. Überraschenderweise wurde nun gefunden, daß entgegen diesen natürlichen Erwartungen ein ziemlich großer Bereich von Longtailströmen (3-5 Größenordnungen) im Betrieb unterhalb der Schwelle existiert bei denen die Eingangs-Offsetspanmingfehler wesentlich niedriger sind als bei herkömmlichem. Betrieb mit Vorspannungen oberhalb der Schwelle. Die Hälfte der Ausbeute brauchbarer Longtail-Paare von MOSFETs zeigen Eingangs-Offsetspannungsfehler von nur 2 Millivolt oder darunter. Es. wurde herausgefunden, daß moderne Feldeffekttransistoren zu höheren Eingangs-Offsetspannungfehlern infolge von Oberflächenleckproblemen nur bei solchen Stromwerten neigen, die sehr viel niedriger sind als der Strom bei Schwellenspannung.

Die Erfindung wird nachstehend anhand von Zeichnungen näher erläutert. _g_

90 9834/0702

2305002

-6-Figur i zeigt, teilweise in Blockform, das Schaltbild einer Longtail-Anordnung eines MOS-Tr ans is torpaar s, die erfindungsgemäß so getroffen ist, daß sie einen Tailstrom empfängt, der die Transistoren für einen Betrieb im unterschwellenbereich. vorspannt;

Figur 2 zeigt das normale I-ng/ ^V)S"" Kennlinienfeld, d.h. die Abhängigkeit des Source-Drain-Stroms (Drainstrom I^g ) von der Sottrce-Drain-Spannung V^g bei unterschiedlichen Werten der Source-Gate-Spannung V"_Gg, für einen P-Kanal-HOSFET vom Anreicherungstyp, um den Betriebsbereich unterhalb der Schwelle, wo schwache Inversionseigenschaften vorherrschen, in Beziehung zu setzen mit den Bereichen herkömmlichen Betriebs, wo starke Inversionseigenschaf ten vorherrschen;

Figuren $ und 4 sind graphische Darstellungen, welche das Yer halten der Transkonduktanz (g™) eines P-Kanal-MOSFETs vom Anreicherungstyp veranschaulichen;

Figur 5 zeigt Kennlinien, welche die Abhängigkeit der Transkonduktanz g vom Drainstrom I^g be MOSFT vom Anreicherungstyp angeben;

konduktanz g vom Drainstrom I-p« bei einem P-Kanal-

Figur 6 zeigt die Temperaturabhängigkeit der Source-Gate-Spannung Vqq eines P-Kanal-MOSFETs vom inreicherungstyp bei verschiedenen Drainströmen Ijjgj

Figur 7 zeigt eine Kurvenschar, deren Kurven den Eingangs-OFF-setspannungsfehle?abhängg vom Tailstrom für typische MOSFET-Paare In Longtall-Anordnung angeben und die Verminderung des Fehlers im Unterschwellenbereich veranschaulichen .

In der Anordnung nach Figur 1 sind zwei P-Kanal-MOSFETs QI und Q2 vom Anreicherungstyp als Longtail-Paar geschaltet, um am Verbindungspunkt Ihrer Source-Elektroden einen Tailstrom I^ von einer Stromquelle IS zu empfangen. Die Gate-Elektroden von Q1 und Q2 liegen am invertierenden u. nichfc-inverfeierea Eingang

309834/0702

IN tmd IN der Longtail-Schaltung. Die Drainelektroden von Q1 und Q2 liegen am nicht- invertierenden "bzw. am invertierenden Ausgang OUT bzw. OUT der Longtail-Anordnung.

Wie dargestellt können die Anschlüsse IN und TE dasselbe Ruhepotential als Bezugspotential haben, und einem von ihnen kann ein Eingangssignal aus einer Spannungsquelle VS angelegt werden. Die Anschlüsse OUT und OUT sind über jeweils einen Stromverbraucher ( Nutzschaltung) IUM1 und IUM2 mit einem negativeren Betriebspotential verbunden, welches die MOS-Transistoren QI und Q2 für nicht-invertierten Betrieb konditioniert. Die StromverbraucherlUMI und IUM2 können z. B. einfach durch ohmsche Drainlasten gebildet sein, in integrierten Schaltungen bestehen sie jedoch häufig aus einem Stromspiegelverstärker, der als Gegentakt /Eintakt-Umsetz er und als Eingagskreis einer nachfolgenden Verstärker stufe dient. Kurz, die Hemmen IN, ΏΓ, OUT und OUT können wie bisher üblich angeschlossen werden.

Der wesentliche Unterschied der erfindungsgemäßen Anordung nach Figur 1 gegenüber bekannten Longt ail-Anordnungen von MOSFET-Paaren besteht darin, daß die Quelle für den Tailstrom Im einen Strom kleineren Betrags liefert, als er im bekannten Fall für MOSi¹ETs vergleichbarer Kanalabmessungen verwendet wurde, so daß Q1 und Q2 in den unterhalb der Schwelle liegenden Betriebsbereich (d.h. in den sogen. Unterschwellenbereich) vorgespannt werden.

Für Einsätze außerhalb des Labors wird empfohlen, eine Schutzschaltung vorzusehen, um sicherzustellen, daß die dielektrische Schicht zwischen der Gate-Elektrode jedes der Transistoren Q1 und Q2 und dem Kanal, der im Halbleiterbereich zwischen den Source-und Drainzonen gebildet wird, keinen Spannungsbeanspruchungen unterworfen, die womöglich zur Beschädigung des Dielektrikums führen. Eine solche Beschädigung kann dazu führen, daß sich die I-pg/V^g-Kennlinien der Transistoren Q1 und Q2 reDativ zueinander ändern, und dies erhöht in unerwünschter Weise den Eingangs-Offsetspannungsffehler des die Longtail-Anordnung bildenden Feldeffekttransistorpaars. Gleichzeitig muß die Schutzschaltung so beschaffen sein, daß durch sie den Gate-

-8-

909834/0702

^905002

Elektroden der Feldeffekttransistoren keine Leckströme zugeführt werden, denn dies würde den Eingangs-Offsetspannungsfehler nachteilig beeinflussen, falls eine der Gate-Elektroden aus einer hochohmigen Quelle angesteuert wird. Eine geeignete Gate-Schutz schaltung ist in der US-Patentschrift 4- 126 83o "beschrieben.

Die Figur 2 zeigt die I^g/Vpg-Kennlinien (Drainstrom abhängig von der Source-Drain-Spannung) eines P-Kanal-MOSFETs vom Anreicherungstyp für unterschiedliche Source-Gate-Spannungen Vgg, und zwar in linearem Maßstab. Diese Kennlinienschar ist gleichsam das Bild verschiedener Schnitte, die, in V_Gg-Eichtung aufeinanderfolgend, durch den Raum eines dreidimensionalen Koordinatensystems gehen.

Betrachtet man Schnitte durch diesen dreidimensionalen Raum, die senkrecht zur V^g-Achse gehen, dann erhält man Itjs^GS"" Kennlinien für verschiedene konstante Werte von V^g. Diese Kurven gleichen sich im sogen. Sättigungsbereich, wo die Kennlinien ähnlich sind wie der Verlauf des Anodenstroms abhängig von der Kathoden-Gitter-Spannung einer Pentode nach Spiegelung an der Achse der Kathoden-Anoden-Spannung.

Die Figur 3 zeigt eine I^g/V^g-Kennlinie für konstanten Wert von Vjjg. Ein solcher Betrieb kann z. B. in den Feldeffekttransitoren Q1 und Q2 beobachtet werden, wenn IUM1 und IUM2 bestehen aus a) einem Stromspiegelverstärker als Gegentakt/Eintakt-Signalumsetzer und b) einer nachfolgenden Verstärkerstufe, die durch Spannungsgegenkopplung auf praktisch konstante Eingangsspannung geregelt ist. Die Steigung dieser Kurve ist der Reziprokwert der Transkonduktanz g_m des Feldeffekttransistors. Die Kurve hat eine im wesentlichen quadratische Charakteristik bis herunter zur Schwellenspannung V^-g für die herkömmliche Betriebsart mit stark invertiertem Kanal.

Für ein "Kanalseitenverhältnis" V/L (d.h. das Verhältnis der Kanalbreite zur Kanallänge) vom Wert 1oo beträgt z.B. die Schwellenspannung V^_E gewöhnlich 1,7 Volt, wenn für den Bau das normale BiMOS-Verfahren angewendet wurde, das von der

909834/0702

EGA-Corporation benutzt wird, um MOS-und Bipolartransistoren innerhalb derselben intergrierten Schaltung herzustellen. Die Kennlinien in den Figuren 2 und 3 gelten für einen solchen Transistor. Der Kanalstrom ist jedoch nicht Null für die Schwellenspannung VmTT, bei welcher der Kanal stromverlauf wesentlich von der quadratischen Charakteristik abweicht. Es ist vielmehr noch ein kleiner Strom von vielleicht 2o Mikroampere vorhanden, der gewöhnlich als "Leckstrom" bezeichnet wird und damit zurückgeführt wird auf Mängel in der Oberfläche der Isolierschicht, die unter der Gate-Elektrode und über dem Halbleitergebiet liegt, in dem der Kanal gebildet wird.

Die Figur M- zeigt eine Schar von I_Dg/V_&o-Kennlinien von MOS-I¹ETs mit verschiedenen Kanal Seitenverhältnis sen W/L, wobei für die I-pjg-Koordinate ein logarithmischer anstatt ein linearer Maßstab gewählt ist. Diese Form der Darstellung drängt die für hohen Drainstrom geltenden Teile der Kennlinien zusammen und zieht die für nMrige Drainströme geltenden Teile jeweils auseinander, so daß man die Existenz brauchbarer I-^g/Vn ο-Kennlinien für Vqq-Werte unterhalb Vm-g leichter erkennen kann. Die Linearität der I-pg/Vßg-Kennlinien für Ync < Vm-rr in einer D'irstellung mit linearer V^g-KoOrdinate und lagarithmischer I-no-Koordinate ist der Beweis dafür, daß die Lßg/VQg-Kennlinien im Unterschwellenbereich den exponentiellen Verlauf haben, wie es weiter oben ausgeführt wurde.

Die Figur 5 zeigt den Reziprokwert der Steigung der in Figur dargestellten Kurve, d.h. die Transkonduktanz g_m des MOSFET, abhängig von' seinem Drain-oder Kanalstrom. Mit niedriger werdenden Kanalströmen vermindert sich die Transkonduktanz g des MOSFET, wobei die Geschwindigkeit dieser Verminderung im Unterschwellenbereich auf einen Wert von 25 Millisiemens pro Milliampere steigt. Eine höhere Geschwindigkeit der g -Abnahme für eine gegebene Kanalstromverminderung bedeutet, daß die erforderliche Änderung von V^g zur Erzeugung eines gegebenen Prozenzsatzes an Kanalstrom niedriger ist. Dies erkennt man, wenn man sich auf folgende Beziehung -besinnt; g_m = 3 Ioua/^^VI1T* ^{Dies er}S-^il:)"^{b nacl1} Umordnung die für jeden Transistor geltende Beziehung: BVj₁ = ^ ¹OUaZ¹OUa/ (Äaä-erungs-

-1ο-909834/0702

-ίο-

geschwindigkeit der Konduktanz in Millisiemens pro Milliampere). Bei einer Longtail-Anordnung zweier MOSFETs wird also die zur Korrektur einer Unausgeglichenheit ihrer Kanalströme erforderliche Differenz ihrer Source-Gate-Spannungen Vjg kleiner, wenn die Abnahmegeschwindigkeit der Transkonduktanz g für eine gegebene Kanalstromverminderung größer wird.

Demgegenüber liegt bei Longtail-Paaren aus Bipolartransistoren die Geschwindigkeit der Transkonduktanzabnähme nahezu konstant bei 39 Millisiemens pro Milliampere für alle Stromwerte, die niedriger sind als diejenigen.Werte, bei denen Basisstrom-Ausbreitungserscheinungen (base current spreading) auftreten. Vermindert man die Kollektor-(oder Emitter-) Strompegel bei einem solchen Longtail-Paar (von der Art, wie man es zur Zeit üblicherweise in integrierten Operationsverstärkern und Spannungsvergleichern verwendet), dann führt dies nicht zu einer gleichzeitigen Verminderung des Eingangs-Offsetspannungsfehlers.

Die Figur 6 zeigt die Temperaturkennlinie der Source-Gate-Spannung V^g für einen MOSFET, der ein Kanal se it enverhäl tnis W/L von 1oo hat und mit einer Drain-Source-Spannung V^g von 1o Volt betrieben wird. Die MOSFETs in Longtail-Paaren haben nor malerweise ineinandergreifende Strukturen, so daß erwartet werden kann, daß sich ihre Temperaturen um nicht mehr als 1 Grad Celsius voneinander unterscheiden. Daher ist auch zu erwarten, daß die Einflüsse der Temperatur auf den Eingangs-Cffsetspannungsfehler des Longtail-Feldeffekttransistorpaars deutlich zweiter Ordnung oder nachrangig sind, solange ausgeprägt steile Temperaturgradienten auf der integrierten Schaltung gemäß der herkömmlichen Praxis vermieden werden.

Die Figur 7 zeigt die gemessenen Eingangs-Offsetspannungsfehler repräsentativer MOSFET-Paare in Longtail-Anordnung als Funktion des Betrags ihrer Tailströme. In den gemessenen Anordnungen hatten die MOSFETs Kanalseitenverhältnisse V/L von 160, Kanalläng en von 5 Mikrometern und wurden mit Source-Drain-Spannungen V^q von 15 Volt betrieben. Unverkennbar ist die ausgeprägte Tendenz zu verminderten Eingangs-Offsetspannungsfehlern im Tailstrombereich von 1o Nanoampere bis 1o Mikro-

-TI-909834/0702

anpere, der mit dem Unterschwellenbereich zusammenfällt. Erst im Bereich unterhalb etwa 1o Nanoampere machen sich die nachteiligen Effekte von Oberflächenlecker scheinungen bemerkbar, die zur Erhöhung des Eingangs-Offsetspannungsfehlers führen.

909834/0702

Claims (1)

1. P^TEJVTAN W-S.I.T E / Γ M L ι" j Π

   I)K. ΠIETXK V. ϋΕΖΟΙ,Ι) ^

   DIPL. ING. PETER SCHÜTZ I)IPJL. INO. WOLI^JA-No IIEÜSLKli

   MAHtA-TIIKHESlA-STKASSE 22 POSTl'ACH M(IOUUS

   I)-SOOO MUENCUEiV 86

   TELEFON' OKI»/47 ti» OO

   fiCA 72 6o2Ks/li . _a-_ELEXöaatl:,^47ÜS1U

   U.S. Serial Eo. 876,654· „,.eokahm «>»bi«

   Filed: February 1o, 1978

   RCA Corporation
   New York, N.Y., V.St.v.A.

   Longtail-Schaltung
   mit zwei Isolierschicht-Feldeffekttransistoren

   Patentanspruch

   Longtail-Anordnung mit zwei Isolierschicht-Feldeffekttransistoren, die im wesentlichen gleiches Verhältnis von Kanalbreite zu Kanallän^e haben und dicht beeinander in einer integrierten Schaltung gebildet sind, so daß sie bei praktisch der gleichen Temperatur arbeiten, und an deren Gateelektroden jeweils eine Eingangssignalspannung angelegt wird und über deren Drainelektroden jeweils ein Ausgangsstrom geleitet wird, und mit einer Stromquelle, die mit ihrem Ausgang an die Sourceelektroden der Transistoren angeschlossen ist, um die einzige Quelle für den Tailstrom des Longtail-Transistorpaars zu bilden, ge kennz eichnet durch eine solche Auslegung der Stromquelle (IS), daß sie Tailstrom innerhalb eines Bereiches liefert, in dem der Tailstrom klein genug ist, um den ersten und zweiten Feldeffekttransistor (Q1 und Q2) in ihren unter der Schwelle liegenden Bereich vorzuspannen, in dem ein Betrieb mit schwacher Inversion vorherrscht.

   —2— 909834/0702

   ΙΌΜΙΜΙΙΚΓΚ. -MpNfUKN SlI Ui)IlHHOl) · JlANKKi)NTO UVPOUANK M CN CHEN 1111.2 70OaOl)H)) KTO. 1IO UO IKi 73 7H