DE2902437A1

DE2902437A1 - Schaltungsanordnung zur erzeugung eines gegenueber einem periodischen eingangssignal phasenverschobenen ausgangssignales

Info

Publication number: DE2902437A1
Application number: DE19792902437
Authority: DE
Inventors: Jean-Luc Dipl Ing Lamarche
Original assignee: Eaton GmbH
Current assignee: LAMARCHE, JEAN-LUC, DIPL.-ING., 7994 LANGENARGEN,
Priority date: 1979-01-23
Filing date: 1979-01-23
Publication date: 1980-07-31

Description

Schaltungsanordnung zur Erzeugung eines gegenüber ei-
nem periodischen Eingangs signal phasenverschobenen Ausgangs signales Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung eines gegenüber einem periodischen Eingangssignal phasenverschobenen Ausgangssignales, dessen Phasenlage, bezogen auf das Eingangssignal, frequenzunabhängig konstant ist.
Es ist bekannt, daß die Phase des Ausgangssignales von aktiven oder passiven Filtern, bezogen auf das Eingangssignal, verschoben ist. Die Phasenverschiebung zwischen Eingangs- und Ausgangs signal bei solchen Filtern ist jedoch sehr stark frequenzabhängig und im wesentlichen nicht spannungsabhängig regelbar.
Zur Erzeugung eines phasenverschobenen Ausgangssignals ist es weiterhin bekannt, mit Hilfe eines vorgegebenen Eingangssignals einen Digitalzähler zu steuern, der Impulse eines Sekundär-Oszillators zählt, dessen Frequenz wesentlich höher als die Frequenz des vorgegebenen Eingangssignals liegt. Bei Erreichen eines vorgegebenen Zählerstandes wird von diesem Digitalzähler das gewünschte Ausgangssignal abgegeben, das gegenüber dem den Digitalzähler steuernden Eingangs signal zeitlich verschoben ist. Zur Änderung des zeitlichen Versatzes des Ausgangssignals gegenüber dem Eingangs signal kann entweder die Frequenz des Sekundär-Oszillators oder der zu erreichende vorbestimmte Zählerstand verändert werden. Da die Oszillatorfrequenz mit dem Eingangssignal nicht oder nur wenig verkoppelt werden kann, ist der zeitliche Versatz des Ausgangssignals bezogen auf das Eingangssignal konstant, d.h. die Phasenlage des Ausgangssignals bezogen auf das Eingangssignal ist nicht frequenzunabhängig. Im übrigen ist es nicht auf einfache Weise möglich, die Phasenlage des Ausgangssignals bezogen auf das Eingangssignal proportional zu einer Referenzspannung zu regeln.
Um die Flexibilität einer derartigen Phasenregelschaltung zu verbessern, wird anstelle eines einfachen Digitalzählers ein programmierbarer Zähler eingesetzt, bei dem das Teilerverhältnis durch einfache Veränderung äußerer Parameter leicht änderbar ist.
Der notwendige Bauelemente-Aufwand ist jedoch auch hier beachtlich und es besteht keine Möglichkeit, die Phasenlage frequenzunabhängig mit Hilfe einer Referenzspannung zu verändern.
Aus der DE-PS 76 05 587 ist es bekannt, ein phasenverschobenes Ausgangssignal mit Hilfe einer sog. PLL-Schaltung (phase locked loop) aus einem Eingangs signal abzuleiten. Bei einer solchen Schaltung wird mit Hilfe einer Digitalelektronik ein Sekundär-Oszillator phasenstarr mit dem vorgegebenen Eingangssignal synchronisiert.
Mit Hilfe einer Erweiterung dieser Digitalschaltung besteht die Möglichkeit, den Senkundär-Oszillator phasenstarr jedoch phasenverschoben gegenüber dem Eingangssignal schwingen zu lassen. Hierbei ist wegen der phasenstarren Synchronisation zwischen Eingangssignal und Oszillator-Signal die Phasenlage des Ausgangssignales gegenüber dem Eingangssignal frequenzunabhängig konstant. Diese frequenzunabhängige Phasenbeziehung zwischen Ausgangssignal und Eingangssignal besteht jedoch nur in einem relativ kleinen Frequenzbereich,der gegeben ist durch den Zieh- und Fangbereich des SekundEr-Oszillators.Falls die Frequenzabweichungen des Eingangssignals größer als der Zieh- und Fangbereich des Sekundär-Oszillators werden, so reißt die Phasensynchronisation ab und es kommt zu wilden Schwingungen des Ausgangssignals.
Im übrigen ist bei einer solchen Schaltung die Phasenverschiebung des Ausgangssignals nicht genau proportional zur Steuerspannung.
Aufgabe der Erfindung ist es, eine Schaltungsanordnung zu schaffen, bei der über einen verhältnismäßig großen Frequenzbereich die Phasenlage eines Ausgangssignals bezogen auf ein vorgegebenes Eingangssignal frequenzunabhängig konstant ist und die Phasenlage mit Hilfe von Steuerspannungen entweder direkt proportional oder umgekehrt proportional regelbar ist.
Zur Lösung dieser Aufgabe ist die erfindungsgemäße Schaltungsanordnung dadurch gekennzeichnet, daß während eines aus dem zwei Intervalle aufweisenden Eingangssignal abgeleiteten ersten Intervalls eine erste Referenzspannung während einer ersten Integrationsphase in einer Integriereinrichtung in einem ersten Integrator ausgehend von einem vorbestimmten Anfangswert aufintegriert wird und nach Beendigung des ersten Intervalls während einer zweiten Integrationsphase eine zweite Referenzspannung entweder in dem ersten Integrator solange aufintegriert wird, bis dieser wieder den Anfangswert erreicht, oder in einem zweiten Integrator der Integriereinrichtung die zweite Referenzspannung solange aufintegriert wird, bis der zweite Integrator, ausgehend von dem vorbestimmten Anfangswert, denselben Endwert wie der erste Integrator erreicht, und daß das Ausgangssignal der Integriereinrichtung während der zweiten Integrationsphase einen anderen Wert aufweist als sonst.
In einer Weiterbildung der Erfindung werden als Referenzspannungen einzelne Abschnitte des Eingangssignales verwendet.
Falls die Notwendigkeit besteht,die Phasenlage des Ausgangssignals unabhängig von dem Tastverhältnis des Eingangssignals zu machen, so werden mehrere der neuen Schaltungsanordnungen zur Erzeugung eines phasenverschobenen Ausgangssignals aus einem Eingangssignal über eine gemeinsame Impuls logik angesteuert und ihre Ausgangssignale in geeigneter Weise so miteinander verknüpft, daß ein Ausgangssignal entsteht, dessen Tastverhältnis dem des Eingangssignals der Impulslogik entspricht, jedoch gegenüber diesem phasenverschoben ist.
Durch die Erweiterung der neuen Schaltungsanordnung mittels eines weiteren Integrators und einer Exklusiv-ODER-Schaltung kann eine der Referenzspannungen geregelt werden, wodurch mit Hilfe ieser erweiterten Schaltung die Phasenlage zwischen zwei Eingangssignalen mit gleicher Frequenz und gleichem Tastverhältnis frequenzunabhängig meßbar ist.
Falls erforderlich, so kann vor der Einspeisung des Eingangssignalsin die neue Schaltungsanordnung das Eingangssignal einen geeigneten Impulsformer durchlaufen.
In der Zeichnung sind Ausführungsbeispiele des Gegenstandes der Erfindung dargestellt. Es zeigen: Fig. 1 eine erfindungsgemäße Schaltungsanordnung zur Erzeugung eines gegenüber einem Eingangssignal phasenverschobenen Ausgangssignals, wobei das Tastverhältnis des Eingangssignals frequenzunabhängig konstant ist, Fig. 2 ein Impulsdiagramm für die Schaltungsanordnung nach Fig. 1, Fig. 3 eine erfindungsgemäße Schaltungsanordnung , bei der das Eingangssignal gleichzeitig eine der Referenzspannungen darstellt, Fig. 4 eine erweiterte Phasenschieberanordnung unter Verwendung der Schaltungsanordnung nach Fig. 1, bei der das Tastverhältnis des Ausgangssigndls gleich dem Tastverhältnis des Eingangssignals ist, Fig. 5 ein Impulsdiagramm für die Schaltungsanordnung nach Fig. 4 und Fig. 6 eine Schaltungsanordnung zur Messung der Phasenlage von zwei unterschiedlichen Eingangssignalen gleicher Frequenz und gleichem Tastverhältnis unter Verwendung der Schaltungsanordnung nSh Fig. 4.
In Fig 1 ist eine Integriereinrichtung mit 1 allgemein bezeichnet. Die Integriereinrichtung 1 weist einen als Integrator geschalteten Differenzverstärker 2 auf, dessen Ausgang 3 über einen Kondensator C mit dem invertierenden Eingang 4 des Differenzverstärkers 2 verbunden ist. Der nicht invertierende Eingang 5 liegt auf einem vorgegebenen Bezugspotential, in diesem Falle auf Masse. An den Ausgang 3 des Differenzverstärkers 2 ist ein als Komparator geschalteter Differenzverstärker 6 mit seinem nicht invertierenden Eingang 7 angeschlossen, während der invertierende Eingang 8 des Differenzverstärkers 6 auf einem geeigneten Bezugspotential, in diesem Falle einer geringen positiven Spannung, liegt. Der Komparator kann mit oder ohne Hysterese ausgebildet sein. Der Ausgang 9 des Differenzverstärkers 6 ist mit einem Eingang 10 eines NAND-Gatters 11 verbunden. Der zweite Eingang 12 des NAND-Gatters 11 wird von einer Eingangsklemme E beaufschlagt.
Die Eingangsklemme E speist ferner einen Steueranschluß 13 eines gesteuerten Schalters 14 an dessen gesteuerten Kontakt 15 eine positive Referenzspannung +Uref1 angeschlossen ist und dessen zweiter gesteuerterKontakt 16 über einen Widerstand R mit dem Anschluß 4 des Differenzverstärkers 2 verbunden ist. An den Kontakt 16 ist ein Kontakt 17 eines zweiten gesteuerten Schalters 20 angeschlossen, dessen anderer gesteuerter Kontakt 18 von einer negativen Referenzspannung -Uref2 beaufschlagt ist. Ein Steueranschluß 19 des zweiten gesteuerten Schalters 20 ist mit einem Ausgang 21 des NAND-Gatters 11 verbunden. An den Ausgang 21 des NAND-Gatters 11 ist ein Signalausgang Q angeschlossen.
Die gesamte Schaltungsanordnung ist mit 30 bezeichnet.
Wenn in den Eingang E eine Signalspannung UE eingespeist wird, die den in Fig. 2 dargestellten Verlauf aufweist, so wird während eines ersten Intervalles T1 des Eingangssignals UE der gesteuerte Schalter 14 geschlossen und damit die positive Referenzspannung +Urefl der Integriereinrichtung 1 zugeführt. In dem als Integrator geschalteten Differenzverstärker 2 wird somit während des Intervalls T1 die positive Referenzspannung +Urefl gemäß der Gleichung: aufintegriert. Hieraus ergibt sich, daß die Signalspannung U3 am Ausgang 3 des Differenzverstärkers 2 proportional mit der Zeit immer kleiner wird. Sobald die Signalspannung U3 einen von dem Anfangswert abweichenden kleineren Wert angenommen hat, springt die Ausgangs spannung Ug am Ausgang 9 des Differenzverstärkers 6 von einem Wert, der der logischen "1" entspricht, auf einen Wert der der logischen "0" entspricht. Die Spannung an dem invertierenden Eingang 8 des Differenzverstärkers 6 ist so gewählt, daß die Ausgangsspannung Ug auf dem Wert der logischen "1" liegt, wenn sich die Signalspannung U3 auf dem Anfangswert des als Integrator geschalteten Differenzverstärkers 2 befindet.
Durch die Verknüpfung der Ausgangsspannung Ug mit dem Eingangssignal UE in dem NAND-Gatter 11 ergibt sich ein Ausgangssignal UQ, ' das während dem ersten Intervall T des Eingangssignals UE auf dem Wert der logischen"O" liegt.
Nach der Zeit T1 wird, gesteuert von dem Eingangssignal UE, der gesteuerte Schalter 14 geöffnet und somit die positive Referenzspannung +Uref 1von der Integriereinrichtung 1 abgetrennt. Durch den Wechsel des Wertes der Eingangsspannung UE entstehen an den Eingängen 10 und 12 des NAND-Gatters 11 solche Bedingungen, daß der Ausgang 21 und damit das Ausgangssignal UQ den Spannungswert der logischen "1" annehmen. Hierdurch wird der gesteuerte Schalter 20 geschlossen und die negative Referenzspannung Uref2 in die Integriereinrichtung 1 eingespeist. Da die nunmehr eingespeiste Referenzspannung Uref2 die umgekehrte Polarität wie die anfänglich eingespeiste Referenzspannung Uref1 aufweist, steigt die Signalspannung U3 proportional mit der Zeit wieder an. Wenn die Signalspannung U3 nach einer Zeit T2 der zweiten Integrationsphase wieder den Anfangswert erreicht hat, so springt die Ausgangsspannung Ug des Differenzverstärkers 6 wieder auf den Wert der logischen "1". Aufgrund dieser Spannungszustände an den Eingängen 10 und 12 des NAND-Gatters 11 geht das Ausgangssignal UQ auf den Wert der logischen "0", wodurch der gesteuerte Schalter 20 geöffent wird und die negative Referenzspannung -Uref2 von der Integriereinrichtung 1 abgetrennt wird. Die Integriereinrichtung 1 - behält den erreichten Zustand solange bei, bis das Eingangssignal UE wieder den Wert der logischen 1 annimmt.
Bei geeigneter Wahl der beiden Referenzspannungen +U und -Uref2 ist die Summe der beiden Integrationsphasen T1 und T2 kürzer als die Periodendauer T des Eingangssignales UE. Wenn diese Bedingung eingehalten ist und die zweite Integrationsphase T2 beendet wird, ehe die Integriereinrichtung 1 wieder den Anfangswert einnimmt, so gilt: ° = ru Urefl T1 RC Uref2 T2 (2) oder umgeformt: Die Gleichung (3) zeigt, daß das Verhältnis T1 zu T2 nur abhängig ist von dem Verhältnis der beiden Referenæspannungen. Die Lage der Rückflanke von dem Ausgangssignal UQI d.h.wenn UQ von der logischen 1 auf die logische "O" wechselt, ist somit,bezogen auf das Eingangssignal UE frequenzunabhängig konstant und der Größe von Urefl direkt proportional.
Es ist offensichtlich, daß anstelle des NAND-Gatters auch ein anderes Gatter verwendet werden kann, wenn die Polaritäten der Eingangsspannungen des Gatters entsprechend gewählt werden. Abwandlungen können mittels der Bool'schen Algebra berechnet werden.
Das Ausführungsbeispiel nach Fig. 3 unterscheidet sich von dem Ausführungsbeispiel nach Fig. 1 im wesentlichen dadurch, daß der gesteuerte Schalter 14 entfällt und der Integriereinrichtung 1 eine Summiereinheit 21 vorgeschaltet ist.
Die Eingangsklemme E ist mit einem Widerstand R1 verbunden, der an den invertierenden Eingang 4 des Differenzverstärkers 2 angeschlossen ist.roit dem invertierenden Eingang 4 ist ein zweiter Widerstand R2 verbunden,der an den gesteuerten Kontakt 17 des gesteuerten Schalters 14 angeschlossen ist. Die weitere Schaltungsanordnung entspricht der Schaltungsanordnung nach Fig. 1, wobei gleiche Bezugszeichen gleiche oder entsprechende Bauelemente bezeichnen.
Wenn in den Eingang E ein Eingangssignal EE nach Fig. 2 eingespeist wird, so integriert während der Zeit T1 in der ersten Integrationsphase die Integriereinheit 1 das positive Eingangssignal UE auf. Der Verlauf der Signalspannung U3 entspricht demjenigen der Schaltungsanordnung nach Fig. 1. Nach Beendigung des ersten Intervalles T1 des Eingangssignals UE wird der gesteuerte Schalter 20 geschlossen und zusätzlich die zweite Referenzspannung Uref2 an den Widerstand R2 angelegt und somit in die Summiereinheit eingespeist. Während der zweiten Integrationsphase T2 wird eine zweite Referenzspannung in der Integriereinheit 1 aufintegriert, die sich zusammensetzt aus dem Eingangssignal UE minus der zweiten Referenzspannung -Uref2. Diese Spannungsdifferenz wird nunmehr solange aufintegriert, bis die Integriereinrichtung 1 wieder ihren Anfangswert erreicht.
Nach Erreichen des Anfangswertes wird der gesteuerte Schalter 14 geöffnet und die zweite Referenzspannung Uref2 von der Summiereinheit abgetrennt, so daß nurmehr das Eingangs signal UE an der Summiereinheit anliegt. Wenn für die verbleibende Zeit bis zum Beginn der nächsten Periode das Eingangssignals UE dieselbe Größe aufweist wie die Spannung an dem nicht invertierenden Eingang 5 des Differenzverstärkers 2, so behält die Integriereinrichtung 1 ihren vorgegebenen Anfangswert bei. Erst mit Beginn des ersten Intervalls der nächsten Periode des Eingangssignales UE beginnt ein neuer Integrationszyklus.
Die erweiterte Phasenschieberschaltung nach Fig. 4 weist vier Schaltungsanordnungen 30 - 30c nach Fig. 1 auf, deren Eingänge mit einer Impuls logik 31 verbunden sind. Die Impulslogik 31 enthält zwei Binärteiler 32 und 33. Ein Eingang 34 des Binärteilers 33 ist über einen Inverter 35 mit einem Eingang 36 des Binärteilers 32 verbunden.
An den Eingang 36 des Binärteilers 32 ist weiterhin ein Ausgang 38 eines Impulsformers 37 angeschlossen. Ein Eingang 39 des Impulsformers 37 ist mit einer Eingangsklemme E' der erweiterten Phasenschieberschaltung verbunden. Jeder Ausgang 40 - 43 der Binärteiler 32, 33 speist einen Eingang E der vier Schaltungsanordnungen 30 -30c.Sowohl die Referenzspannungseingänge für die positive Referenzspannung Uref1 aller Schaltungsanordnungen 30 - 30c als auch die Referenzspannungseingänge für die zweite Referenzspannung -Uref2 sind jeweils miteinander verbunden und werden mit der ersten +Uref1 bzw. der zweiten -Uref2 Referenzspannung beaufschlagt. Die Ausgänge Q der Schaltungsanordnungen 30 - 30 c sind jeweils paarweise mit einer Verknüpfungslogik (beispielsweise einem JK-Flip-Flop) verbunden, wobei die beiden Schaltungsanordnungen 30,30a, die von dem Ausgang 40 und dem Ausgang 42 gespeist werden, an die Verknüpfungslogik 44 angeschlossen sind. Die beiden Schaltungsanordnungen 30b,30c, die mit den Ausgängen 41 und 43 verbunden sind, speisen die Verknüpfungslogik 45. Die Verknüpfungslogik 44 weist einen Ausgang 46 und die Verknüpfungslogik 45 einen Ausgang 47 auf. Der Ausgang 46 ist mit einem Eingang 48 eines ODER-Gatters 50 verbunden, während der Ausgang 47 an einen Eingang 49 des ODER-Gatters 50 angeschlossen ist. Das ODER-Gatter 50 ist mit seinem Ausgang 51 an eine Ausgangsklemme Q' der erweiterten Phasenschieberschaltung angeschlossen.
Wenn in den Eingang E' ein Eingangssignal UE, eingespeist wird, wie es in Fig. 2 dargestellt ist, so entsteht an dem Ausgang 38 des Impulsformers 37 eine Ausgangsspannung U38, ebenfalls gemäß Fig. 2. Die Ausgangsspannung U38 des Impulsformers 37 wird dem Binärteiler 32 unmittelbar und dem Binärteiler 33 nach einer Invertierung zugeführt.
Hieraus ergibt sich, daß der eine Binärteiler , beispielsweise der Binärteiler 32, jeweils auf die Vorderflanke der Ausgangsspannung U38 anspricht, wohingegen der jeweils andere Binärteiler,in diesem Falle 33, aufgrund der Invertierung auf die Rückflanke der Ausgangsspannung U38 anspricht. An den Ausgängen 40 - 43 der beiden Binärteiler 32, 33 stehen Ausgangssignale an, die die halbe Frequenz wie das Eingangs signal aufweisen und deren Tastverhältnis jeweils 50 t ist. In Fig. 2 sind das Ausgangssignal U40 und U42 des Teilers 32 beziehungsweise 33 dargestellt.
Da die Schaltungsanordnungen 30a - 30c gemäß der Schaltungsanordnung 30 nach Fig. 1 aufgebaut sind, entsteht an dem jeweiligen Differenzverstärkerausgang 3 der Integriereinrichtung 1 ein ungefähr sägezahnförmiger Verlauf, der für die an den Ausgang 40 angeschlossene Schaltungsanordnung 30 mit Uint40 und für die an den Ausgang 42 angeschlossene Schaltungsanordnung 30a mit Uint42 bezeichnet ist. Die Integrationseinrichtungen 1 der Schaltungsanordnungen 30,30a integrieren nunmehr für die Dauer, in der das jeweilige Eingangssignal den Wert der logischen 1 aufweist, die erste Referenzspannung +Uref1 auf und beim Wechsel der Eingangsspannung von der logischen 1 auf die logische "0" die zweite Referenzspannung Uref 2 Aufgrund der vorgeschalteten Impulslogik mit den beiden Binärteilern 32 und 33 ist die Zeitdauer der ersten Integrationsphase jeweils gleich der Periodendauer des Eingangssignals.
In der Verknüpfungslögik 44 werden die Ausgangs signale der beiden Schaltungsbaugruppen 30, 30a so miteinander verknüpft, daß die Ausgangsspannung U46 dann den Wert der logischen 1 annimmt, wenn Uint40 wieder auf den Anfangswert zurückgekehrt ist. Dieser Wert von U46 bleibt solange erhalten, bis auch Uint42 wieder den Anfangswert angenommen hat. Erst danach kehrt U46 auf den Wert der logischen ';O" zurück.
Da die Integrationseinrichtungen der beiden betrachteten Schaltungsbaugruppen 30, 30a jeweils um die Zeit T1, entsprechend dem Tastverhältnis von UE " gegeneinander versetzt die erste Integrationsphase beginnen und beide Schaltungsbaugruppen jeweils mit derselben Referenzspannung +Uref1 und Uref2 beaufschlagt werden, wird auch die zweite Integrationsphase beider Schaltungsbaugruppen um T1 gegeneinander versetzt beendet. Aufgrund dieser Zeitbedingung ergibt sich somit, daß die Ausgangs spannung U46 im wesentlichen für die Zeitdauer T1 den Wert der logischen "1" annimmt.
An dem Ausgang 46 entsteht somit für jeden zweiten Eingangsimpuls von U38 ein entsprechender Ausgangsimpuls U46 . Damit das Ausgangssignal UQ, jedoch wieder dieselbe Frequenz aufweist, wie das Eingangssignal UE, wird ein zweites Paar Schaltungsbaugruppen 30b, 30c von den invertierenden Ausgängen 41 und 43 der beiden Binärteiler 32 und 33 angesteuert. Die Wirkungsweise dieses Paares von Schaltungsbaugruppen ist gleich der Wirkungsweise für das erste Paar, jedoch sind die zugehörigen Spannungen der Integriereinrichtung im wesentlichen um die Periodendauer T gegenüber den ersten beiden Schaltungsbaugruppen verschoben. An dem Ausgang 47 der Verknüpfungslogik 45 entsteht somit eine Ausgangsspannung U47, die ebenfalls für die Dauer T1 den Wert der logischen 1 annimmt und sonst den Wert logisch "0" aufweist. Wegen der phasenverschobenen Ansteuerung des zweiten Paares von Schaltungsbaugruppen 30 ist der Impuls von U47 gegenüber dem Impuls von U46 um die Periodendauer T des Eingangssignales UE, verschoben. Durch die Verknüpfung der beiden Ausgangsspannungen U46 und U47 in dem ODER-Gatter 50 entsteht ein Ausgangssignal UQ, , das dieselbe Frequenz und das gleiche Tastverhältnis wie die Eingangsspannung UE, aufweist, jedoch gegenüber diesem phasenverschoben ist. Die Phasenverschiebung von UQ, gegenüber UE, setzt sich zusammen aus der Periodendauer T des Eingangssignals UE, und der Dauer T2 für die zweite Integrationsphase.
Es ist ersichtlich, daß bei dem Ausführungsbeispiel nach Fig. 4 und dem zugehörigen Impulsdiagramm nach Fig. 5 die Phasenbeziehung zwischen UQ, und UE, sowohl von der Frequenz des Eingangssignales UE, als auch von dessen Tastverhältnis unabhängig ist und nur noch von dem Verhältnis der beiden Referenzspannungen Uref1 und Uref2 abhängt.
In Fig. 6 ist ein weiteres Ausführungsbeispiel dargestellt, bei dem mit Hilfe einer Schaltungsanordnung nach Fig. 4 die Phasenbeziehung zwischen zwei Eingangssignalen gemessen werden kann.
Der Eingang E der Schaltungsanordnung nach Fig. 4 ist mit der Eingangsklemme E'' der Meßwertschaltung verbunden. Der Ausgang Q der Schaltungsanordnung nach Fig. 4 ist mit einem Eingang 52 einer Exklusiv-ODER-Schaltung 53 verbunden. Der andere Eingang 54 der Exklusiv-ODER-Schaltung 53 ist mit einem zweiten Signaleingang M für das zweite Eingangssignal verbunden. Der Ausgang 55 speist einen Eingang 56 eines Integrators 57, dessen Ausgang 58 mit dem Anschluß für die zweite Referenzspannung -Uref2 verbunden ist. An den Ausgang 58 ist ferner eine Ausgangsklemme A angeschlossen.
Wenn in die Eingangsklemme E" bzw. M Eingangssignale eingespeist werden, die gleiche Frequenz, gleiches Tastverhältnis jedoch unterschiedliche Phasen lage bezogen aufeinander aufweisen, so entsteht an dem Ausgang 55 der Exklusiv-ODER-Schaltung 53 dann ein positives der logischen 1 entsprechendes Signal, wenn das Eingangssignal M gegenüber dem Ausgangssignal UQ der Schaltungsanordnung nach Fig. 4 phasenverschoben ist. Diese positive Ausgangsspannung an dem Ausgang 55 wird von dem Integrator 57 aufintegriert und führt zu einer negativen Ausgangsspannung am Ausgang 58 des Integrators. Da diese Ausgangsspannung als zweite Referenzspannung -Uref2 der Schaltungsanordnung nach Fig. 4 wieder zugeführt wird, bewirkt die Ausgangsspannung des Integrators eine Verschiebung des Ausgangssignales UQ. Je besser sich die Phasenlage des Ausgangssignals UQ an das Eingangssignal an der Klemme M anpaßt, umso kürzer werden die positiven Ausgangsimpulse am Ausgang 55 und umso kleiner wird die Spannungsänderung am Ausgang 58 des Integrators 57. Wenn schließlich die Ausgangsspannung UQ mit der Eingangsspannung an der Klemme M phasengleich ist, so wird dem Integrator 57 keine Spannung mehr zugeführt, so daß dessen erreichte Ausgangsspannung am Ausgang 58 erhalten bleibt. Diese Ausgangsspannung, die gleichzeitig an der Ausgangsklemme A ansteht, ist folglich ein Maß für die Phasenverschiebung des Eingangssignals an der Eingangsklemme E' gegenüber dem Eingangssignal an der Eingangsklemme M. Die Phasenlage der beiden Eingangssignale zueinander ergibt sich aus dem Quotienten von Urefi zu Uref2* Es ist offensichtlich, daß bei entsprechender Wahl der Polarität der Exklusiv-ODER-Schaltung 53 bzw. des Integrators 57 anstelle der zweiten Referenzspannung Uref2 auch die erste Referenzspannung Uref1 geregelt werden kann.
Bei allen dargescclten Ausführungsbeispielen besteht die Möglichkeit, den jeweiligen Eingangsklemmen für die Eingangssignale eine Impuls forme rs chaltnng vorzuschalten, so daß das eingespeiste Eingangssignal in die für die Weiterverarbeitung nötige Form gebracht wird.
In einem weiteren nicht dargestAllten Ausführungsbeispiel kann die Integriereinrichtung 1 der Schaltungsanordnung 30 nach Fig. 1 auch zwei Integratoren aufweisen, wobei dann während des Intervalls T1 des Eingangssignals UE der erste Integrator von einem Anfangswert auf einen Wert aufintegriert, der festgelegt wird durch die erste Referenzspannung Uref1 die Dauer von T1 und die Integrationszeitkonstante. In einem zweiten Integrator wird im Anschluß an das Intervall T1 die zweite Referenzspannung Uref2 in den zweiten Integrator ausgehend von demselben Anfangswert solange aufintegriert werden, bis beide Integratoren dieselbe Ausgangsspannung liefern. Die Integrationsdauer des zweiten Integrators entspricht dann der zweiten Integrationsphase. Nach Beendigung der zweiten Integrationsphase T2 werden dann beispielsweise beide Integratoren auf den Anfangswert zurückgesetzt, so daß mit der nächsten Periode des Eingangssignales der Integrationszyklus erneut ablaufen kann.
Auch bei einer derartigen Schaltungsanordnung ist das Zeitverhältnis T1 zu T2 nur abhängig von dem Verhältnis der beiden Referenzspannungen, wenn die Integrationszeitkonstanten gleich sind.
Alle Ausführungsbeispiele der neuen Schaltungsanordnungen weisen den Vorteil auf, daß das erhaltene Wechselspannungsausgangssignal eine von der Frequenz unabhängige Phasenlage gegenüber dem Eingangssignal aufweist und daß die Phasenlage mittels der Referenzspannungen einfach einstellbar oder regelbar ist.
Leerseite

Claims

Patentansprüche Schaltungsanordnung zur Erzeugung eines gegenüber einem periodischen Eingangssignal phasenverschobenen Ausgangssignales, dessen Phasenlage bezogen auf das Eingangssignal frequenzunabhängig konstant ist, dadurch gekennzeichnet, daß während eines aus dem zwei Intervalle aufweisenden Eingangssignal (UE, UE) abgeleiteten ersten Intervalls (T1) eine erste Referenzspannung (Uref1) während einer ersten Integrationsphase in einer Integriereinrichtung (1) in einem ersten Integrator, ausgehend von einem vorbestimmten Anfangswert, aufintegriert wird und nach Beendigung des ersten Intervalls (T1) während einer zweiten Integrationsphase (T2) eine zweite Referenzspannung (Uref2) entweder in dem ersten Integrator solange aufintegriert wird, bis dieser wieder den Anfangswert erreicht, oder in einem zweiten Integrator der Integriereinrichtung (1) solange aufintegriert wird, bis der zweite Integrator ausgehend von dem vorbestimmten Anfangswert denselben Endwert wie der erste Integrator erreicht und daß das Ausgangssignal (UQ) der Integriereinrichtung (1) während der zweiten Integrationsphase (T2) einen anderen Wert aufweist als sonst.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Integriereinrichtung (1) eine erste gesteuerte Schalteinrichtung (14) vorgeschaltet ist, die von dem Eingangssignal (UE) gesteuert ist und für die-Dauer des ersten Intervalls (T ) des Eingangssignales (UE) die erste Referenzspannung (Uref1) in die Integriereinrichtung (1) einspeist und daß der Integriereinrichtung (1) eine zweite gesteuerte Schålteinrichtung-(20) vorgeschaltet ist, die von dem Ausgangssignal (UQ) der Integriereinrichtung (1) gesteuert ist und für die Dauer der zweiten Integrationsphase (T2) die zweite Referenzspannung(Uref2) in die Integriereinheit (1) einspeist.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß das Eingangs signal (UE) gleichzeitig eine der beiden Referenzspannungen (Uref1, Uref2) ist.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß das Eingangssignal (UE) gleichzeitig die andere der beiden Referenzspannungen (Uref1, Uref2) ist.
5. Schaltungsanordnung nach Anspruch 1; dadurch gekennzeichnet, daß das Eingangssignal (UE) gleichzeitig die erste Referenzspannung(Uref1) ist und die Integriereinrichtung (1) eine Summiereinheit (21) mit zwei Eingängen aufweist, an deren einen Eingang das Eingangssignal (UE) angeschlossen ist und an deren anderen Eingang eine zweite gesteuerte Schalteinrichtung (20) angeschlossen ist, die von dem Ausgangssignal (UQ) der Integriereinrichtung (1) gesteuert ist und für die Dauer der zweiten Integrationsphase (T2) die zweite Referenzspannung (Uref2) in die Integriereinrichtung (1) einspeist.
6. Schaltungsanordnung nach Ansprüchen 2, 3, 4 oder 5, dadurch gekennzeichnet, daß sie gemeinsam mit drei weiteren Schaltungsanordnungen (30a, 30b, 30c) der gleichen Art Teil einer erweiterten Phasenschieberschaltung ist und alle vier Schaltungsanordnungen (30 - 30c) mit einer gemeinsamen Impulslogik (31) verbunden sind, die aus dem Eingangssignal (UE,) der erweiterten Phasenschieberschaltung für die einzelnen Schaltungsanordnungen (30 - 30c) derartige Eingangssignale bildet, daß das erste Intervall jedes Eingangssignals (UE) gleich der Periodendauer (T) des Eingangssignals (UE,) der Phasenschieberschaltung ist, daß die ersten Intervalle der Eingangssignale (UE) für die erste (30) und die zweite (30a)Schaltungsanordnung sowie für die dritte (30b) und vierte (30c) Schaltungsanordnung entsprechend dem Tastverhältnis (T1) des Eingangssignals (UE,) für die erweiterte Phasenschieberschaltung zeitlich gegeneinander versetzt sind, daß die ersten Intervalle der Eingangssignale für die erste (30) und die dritte (30b) Schaltungsanordnung sowie für die zweite (30a) und die vierte (30c) Schaltungsanordnung entsprechend der Periodendauer (T) des Eingangssignals (UE,) für die erweitere Phasenschieberschaltung gegeneinander versetzt sind, und daß in Verknüpfungslogiken (44, 45, 50) die Ausgangssignale (UQ) so miteinander verknüpft werden, daß das Ausgangssignal (UQ,) Verknüpfungslogik (50) im wesentlichen dasselbe Tastverhältnis wie das Eingangssignal (UE,) der erweiterten Phasenschieberschaltung aufweist und gegenüber diesem gemäß der Dauer der zweiten Integrationsphase (T2) phasenverschoben ist.
7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Schaltungsanordnung Teil einer Phasenmeßschaltung ist und ihr Ausgangssignal (UQt) in eine Verknüpfungslogik (53) eingespeist wird, deren zweiter Eingang (54) mit einem periodischen Meßsignal mit gleicher Frequenz und gleichem Tastverhältnis wie das Eingangssignal (UE) beaufschlagt ist und die während der Zeit, während der das Ausgangssignal (UQV) der Schaltungsanordnung von dem Meßsignal verschieden ist, ein anderes Vergleichssignal liefert, das in eine zweite Integrationseinheit (57) eingespeist wird, die ausgangsseitig mit einem Referenzspannungseingang (Uref1, Uref2) der Schaltungsanordnung verbunden ist,und deren Ausgangsspannung der Phasenverschiebung zwischen dem Eingangssignal und dem Meßsignal entspricht.
8. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Eingangssignal (VE, VE'VE") vor der Weiterverarbeitung einen Impulsformer (37) durchläuft.