DE2853165A1 - Anordnung zur auswahl einer speicherelementgruppe aus einer vielzahl von speicherelementgruppen in einer cachespeichereinheit - Google Patents
Anordnung zur auswahl einer speicherelementgruppe aus einer vielzahl von speicherelementgruppen in einer cachespeichereinheitInfo
- Publication number
- DE2853165A1 DE2853165A1 DE19782853165 DE2853165A DE2853165A1 DE 2853165 A1 DE2853165 A1 DE 2853165A1 DE 19782853165 DE19782853165 DE 19782853165 DE 2853165 A DE2853165 A DE 2853165A DE 2853165 A1 DE2853165 A1 DE 2853165A1
- Authority
- DE
- Germany
- Prior art keywords
- storage
- memory
- signals
- cache
- element group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
DIPL. ING. HEINZ BARD-HIE DIPL. CHEM. DR. PETER FÜRNISS
Anmelder:
Honeywell Information Systems Inc. 200 Smith Street
Waltham, Mass.
V. St. V.
Waltham, Mass.
V. St. V.
München,
. 12.197p
Unser Zeichen: P 2765
Anordnung zur Auswahl einer Speicherelementgruppe
aus einer Vielzahl von Speicherelementgruppen in einer Cachespeichereinheit
90982A/0859
Die Erfindung bezieht sich generell auf eine Cachebzw.
Notizblockspeichereinheit, wie sie von einem Datenverarbeitungssystem verwendet wird, und insbesondere
auf ein verbessertes Verfahren zur Bestimmung eines Speicherplatzes zur Speicherung von Daten in dem
Cachespeicher.
Es ist bekannt, zur Steigerung der Leistungsfähigkeit
in einem Datenverarbeitungssystem auch als Notizblockspeicher bezeichnete Cachespeicher zu verwenden. Die
Leistungsfähigkeit eines Datenverarbeitungssystem ist zumindest teilweise durch die Zeitspanne bestimmt, die
erforderlich ist, um Daten aus einem Hauptspeicherplatz wieder zu gewinnen, und zwar für die Verwendung
durch die vorhandene Zentraleinheit. Mit hoher Geschwindigkeit arbeitende Speichereinheiten können jedoch
aufgrund ihres hohen Preises die Speicherung von großen Datenmengen ausschließen. Als Kompromiß kann
ein Datenverarbeitungssystem einen großen und relativ billigen Hauptspeicher für die Massenspeicherung von
Daten und einen kleineren Hochgeschwindigkeits-Speicher besitzen, der für die Zentraleinheit ohne weiteres verfügbar
ist. Der kleine Speicher, der als Cache-bzw. Notizblockspeicher bezeichnet wird, speichert lediglich
diejenigen Daten, die die Zentraleinheit unmittelbar benötigt, um den Betrieb fortzusetzen.
Die Organisation der Speicherplätze des Cachespeichers kann so getroffen sein, daß eine Gruppe der Speicherplätze
solange nicht vollständig festgelegt bzw. definiert ist, bis die gesamte Hauptspeicheradresse der
Daten bezeichnet worden ist, die gerade in dem Cache-
982A/08Ö9
speicher gespeichert werden. Demgemäß wird eine aus dem Speicher wieder abgeholte Datengruppe in einem
Speicherplatz einer Vielzahl von redundanten Speicherplätzen untergebracht (jedenfalls insoweit, als das
Cacheapeicher-Adressenformat betroffen ist). Schließlich
werden sämtliche redundaten CacheSpeicherplätze Daten und neue Daten enthalten, die von dem Rechner
benötigt werden, und überdies werden die betreffenden Speicherplätze beginnen, die alten Daten zu ersetzen.
Es sind bereits zwei mögliche Strategien bekannt, um Daten in Gruppen von Speicherplätzen innerhalb des
Cachespeichers zu ersetzen. Die eine Strategie besteht darin, Daten zu ersetzen, die in der Gruppe der
Speicherplätze während der längsten Zeitspanne unverändert unbenutzt gewesen sind. Eine weniger komplizierte
Strategie besteht darin, die Daten in der Gruppe durch eine sequentielle oder sogenannte Rundschreibtechnik
zu ersetzen. Die vorliegende Erfindung bezieht sich auf die zuletzt erwähnte Methode.
Bei dem sequentiellen oder Rundschreib-Austauschalgorithmus kann der nächste Speicherplatz in der normalen
Ablauffolge gerade nicht verfügbar sein, und zwar beispielsweise
infolge der Ermittelung von Fehlern, die in die Daten aufgrund der Einspeicherung in den betreffenden
Speicherbereich eingeführt worden sind. Diese fehlende Verfügbarkeit des betreffenden Speicherplatzes
würde zu der Forderung führen, die nächste Speicherplatzadresse in der Ablauffolge zu bestimmen.
Die Bestimmung eines neuen Speicherplatzes kann eine Verzögerung mit sich bringen, was die Leistungsfähigkeit
der Datenverarbeitungseinheit beeinträchtigt.
Der Erfindung liegt demgemäß die Aufgabe zugrunde, eine verbesserte Anordnung zur Zuordnung eines
909824/0859
Speicherplatzes in einer Cachespeichereinheit anzugeben. Ferner soll eine Gruppenzuordnung für eine
Cachespeicheranordnung bereitgestellt werden, durch die nicht verfügbare Gruppen übersprungen werden.
Außerdem soll eine Zuordnung einer Cachespeiehergruppe
auf der Grundlage einer Kombination von sequentiellen Signalen und von eine Gruppenverfügbarkeit
angegebenen Signalen vorgenommen werden können. Darüber hinaus sollen gleichzeitig auftretende bzw.
vorhandene Statussignale, die kennzeichnend sind für
die Verfügbarkeit von CacheSpeichergruppen, und Signale manipuliert werden können, die die sequentielle
Reihenfolge von Cachespeichergruppen angeben, um die für die Speicherung von Daten verfügbare Gruppe innerhalb
der Folge von Gruppen bestimmen zu können. Schließlich soll eine Anordnung zur Auswahl einer
aufeinanderfolgenden Gruppe in einer Cachespeichereinheit angegeben werden, während gleichzeitig der
nächste verfügbare Speicherplatz in der Speichergruppe
bestimmt wird, der zu verwenden ist, wenn die sequentielle Gruppe nicht verfügbar ist.
Gelöst wird die vorstehend aufgezeigte Aufgabe durch
die in den Patentansprüchen angegebene Erfindung.
Gemäß der Erfindung ist eine einem Datenverarbeitungssystem zugehörige Anordnung geschaffen, die eine
sequentielle Ordnung von Gruppen von Cachespeicherzellen bezeichnendenSignalenmit Statussignalen derart
verknüpft, daß dadurch die nächste Gruppe in der Reihenfolge ausgewählt wird, die für die Speicherung von Daten
verfügbar ist.
Die Anordnung zur Durchführung dieser Verknüpfung der Signale besteht aus einer Speichereinheit, und zwar zur
• 40-
Identifizierung der bezeichneten gegenwärtigen Cachespeichergruppe, aus einer Einheit, die auf externe
Statussignale zur Bezeichnung irgendeiner nicht verfügbaren Cachespeichergruppe anspricht, aus einer
Anordnung zur Bestimmung der nächsten verfügbaren sequentiellen Speichergruppe in dem Cachespeicher
und aus einer Einrichtung, mit deren Hilfe die früher bzw. zuvor bezeichnete gerade benutzte Cachespeichergruppe
durch die neuerlich festgelegte Speichergruppenbezeichnung ersetzt wird.
Die Anordnung enthält ein Netzwerk zur sequentiellen Speicherung von Daten in Gruppen eines Speicherplatzes,
nachdem sämtliche in der Cachespeichereinheit gespeicherten Datenwörter gelöscht sind.
Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.
Fig. 1 zeigt schematisch in einem Blockdiagramm ein Datenverarbeitungssystem, welches eine Cachespeiehereinheit
verwendet.
Fig. 2 zeigt schematisch anhand eines Diagramms das von dem Datenverarbeitungssystem benutzte Adressenformat,
das für die Verwendung in der Cachespeichereinheit
organisiert ist.
Fig. 3 zeigt schematisch in einem Blockdiagramm die CacheSpeichereinheit, wobei die generelle Organisationsstruktur
veranschaulicht ist. Fig. 4 zeigt schematisch in einem Blockschaltbild
eine Auswahlanordnung für Cachespeicherplätze.
In Fig. 1 ist die generelle Organisation eines Datenverarbeitungssystems
gezeigt, welches eine Cachespeichereinheit verwendet. Dabei ist eine Zentraleinheit
50 mit einer Cachespeichereinheit 100 und einer Systemschnittstelleneinheit 60 verbunden. Die
909824/0859
• AA-
Systemschnittstelleneinheit ist mit einer Speichereinheit
70 gekoppelt. Die Zentraleinheit 50, die Speiehereinheit 70 und die Systemschnittstelleneinheit
6o können aus einer Vielzahl einzelner Einheiten bestehen, die alle in geeigneter Weise miteinander
gekoppelt und zur genauen Ausführung einer Signarb ehandlung gesteuert werden.
In Fig. 2 ist das Format einer Datenadresse dargestellt.
Danach enthält eine Datenadresse 24 binäre Datenbits, die von einem Datenverarbeitungssystem
verwendet werden. Die 15 Bits höchster Wertigkeit bezeichnen eine Seitenadresse von Daten. Jede Daten-Seitenadresse
umfaßt ~ 512 Datenwörter .. Bei der
vorliegenden Ausführungsform enthält jedes Wort 40 binäre Datenbits. Diese Zahl ist dabei eine Frage der
Schaltungsauslegung bzw. -wahl. Von den durch die übrigen elf Bits bezeichneten 512 Datenwörtemder jeweiligen
Datenseite ist jeder Gruppe der nächsten sieben Datenbits ein Speicherplatz aus einer Gruppe von
Speicherzellen in dem Cachespeicher zugehörig, und außerdem stellen die betreffenden Daten-Bits eine
Speicherplatzadresse in dem Cachespeicher dar. Der
Cachespeicher weist 128 Speicherplätze auf, deren jeder durch eine Kombination von Binärzeichen in der
zweithöchsten Bit-Zusammenstellung bezeichnet ist. Die vier niederwertigsten Bitzusammenstellungen des
Adressenformats werden bei der vorliegenden Ausführungsform nicht dazu herangezogen, eine Wortadresse
in der Cachespeichereinheit zu bezeichnen. Zur Erzielung eines wirksamen Datenaustausches zwischen der
Cachespeichereinheit und der Speichereinheit wird ein Block von vier Datenwörtern im Zuge der jeweiligen
Datenübertragungsoperation übertragen. Da die Datenübertragung
in Blöcken vorgenommen wird, besteht keine Forderung dahingehend, die Bits niedrigster Wertigkeit
dazu heranzuziehen, die übertragene Information für
S09824/08S9
den Hauptspeicher zu kennzeichnen. Die den Block bildenden vier Wörter werden bei normaler Datenübertragung
stets in jedem Fall vorhanden sein. Bei der in Fig. 3 gezeigten Darstellung beginnt das Adressenformat
bei der Bitposition Null. Hierbei handelt es sich jedoch um eine Frage der Auslegung bzw. Wahl. So
können auch andere Adressenformate verwendet werden. In entsprechender Weise kann das Adressenformat eine
zusätzliche Information enthalten, wie Paritäts- oder Statusbezeichnungen, wenn das Adressenformat eine
größere (d.h. größer als 24) Gruppe von binären Datenbits darstellt.
In Fig. 3 sind schematisch in einem Blockdiagramm die Hauptkomponenten einer Cachespeichereinheit eines Datenverarbeitungssystems
dargestellt. Die Datensignale in der Cachespeichereinheit sind dabei in einer Cachespeicherungseinheit
101 gespeichert. Dieser Speicher besteht aus Speichereinrichtungen mit wahlfreiem Zugriff,
aus denen Datensignale ausgelesen werden können bzw. in den Datensignale eingespeichert werden können,
und zwar aus adressierten Speicherzellen bzw. in adressierte Speicherzellen. Die Organisation der Cachespeicherungseinheit
101 ist so getroffen, daß 128 Speicherplätze vorhanden sind, die mit Speicherplatz Null
bis Speicherplatz 127 bezeichnet sind. Für jeden Speicherplatz sind vier Gruppen von Blöcken von
Speicherzellen vorgesehen, die mit Block 0 bis Block 3 bezeichnet sind. Jeder der vier Blöcke kann
vier Speicherwörter enthalten, die mit Wort 0 bis Wort 3 bezeichnet sind. Vier Datenwörter aus einem
ausgewählten Block eines ausgewählten Speicherplatzes innerhalb der Cachespeicherungseinheit 101 können der
Befehlspufferschaltung 300 und für eine anschließende Übertragung zu der Datenverarbeitungseinheit zugeführt
werden. Die Datensignale werden in die Speichereinheit
909824/0859
durch ein Datenregister 14O eingegeben, welches unter
der Steuerung der Cachespeichersteuerschaltungen 200 steht. Die CachespeicherSteuerschaltungen 200 steuern
außerdem das Adreßregister 130. Das Adreßregister 130
ist mit der Cachespeicherungseinheit 101, einer Cachespeicher- Inhaltsverzeichniseinheit 102 und mit Cachespeicher-
Inhaltsverzeichniseinheits- Steuerschaltungen 150 verbunden. Die Cachespeicher-Inhaltsverzeichniseinheit
102 ist in vier Blöcke unterteilt, wobei jeder Block 128 Speicherzellen aufweist. Dabei weist diese
Einheit eine ähnliche Struktur auf wie die Speichereinheit 101. Eine Ausnahme hiervon bildet jedoch der Umstand,
daß eine zusätzliche Wort-Struktur vorgesehen ist.
Die Cachespeicher-Inhaltsverzeichniseinheit enthält außerdem Speicherschaltungen mit wahlfreiem Zugriff.
Der Inhalt der Blöcke eines adressierten Speicherplatzes in der Speicher-Inhaltsverzeichniseinheit 102
wird an vier Vergleichernetzwerke 111 bis 114 abgegeben.
Die Ausgangssignale der Vergleichernetzwerke werden dem Datenstatus-Entscheidungsnetzwerk 120 zugeführt.
Die Ausgangssignale dieses Datenstatus-Entscheidungsnetzwerks
120 können an die vier Blöcke von Speicherzellen in der Cachespeicherungseinheit und an
die vier Blöcke von Speicherzellen abgegeben werden, die in der Cacheepeicher-Inhaltsverzeichniseinheit
enthalten sind, um den die in Frage kommenden Signale
aufnehmenden Block zu aktivieren. Die Ausgangssignale des Datenstatus-Entscheidungsnetzwerks 120 werden
außerdem an die Steuerschaltungen 150 der Cachespeicher-Inhaltsverzeichniseinheit
abgegeben. Das Adreßregister 130 ist ferner mit den vier Blöcken der Speicherzellen
der Cachespeicher-Inhaltsverzeichniseinheit 102 und mit den Vergleichernetzwerken 111 bis 114 gekoppelt.
Die Steuerschaltungen 150 der Cachespeicher-Inhaltsverzeichniseinheit
sind in ein Verzeichnis-Steuerregister und in Verzeichnis-Steuerschaltungen unterteilt.
909824/0659
In Fig. 4 ist das Blockauswahlnetzwerk veranschaulicht, welches Teil der Steuerschaltung 150 der Cachespeicher-Inhart
sve rzeichni se inhe it ist. Das Verzeichnis-Steuerregister 151 besteht aus einer Vielzahl von Adressenschaltungen
151A, welche die Adressierung von 128 Speicherplätzen ermöglichen, deren jeder eine Vielzahl von
Datensignalen speichert. Das Verzeichnis-Steuerregister der Cachespeicher-Inhaltsverzeichniseinheit ist in
Gruppen unterteilt, die eine auf die Cachespeichereinheit sich beziehende Statusinformation enthalten. Die
Statussignale umfassen vier Signale, die Voll/Leer Anzeigen (151B) zugehörig sind, vier Signale, die Anzeigen
betreffend die gegenwärtige Übertragung (151C) zugehörig sind, und zwei Signale, die die gerade erst
benutzte oder letzte ;Zugriffsadresse (151D) bezeichnen.
Diese Signale stellen die Information betreffend die vier Blöcke von Speicherzellen in der Cachespeicherungseinheit
für jede der 128 Speicherzellen dar.
Die Ausgangsschaltungen, welche auf den letzten Zugriffszeiger
sich beziehende Signale liefern, sind mit dem Zeigerregister 152 gekoppelt. Die Ausgangssignale
des Zeigerregisters 152 werden einer Verfügbarkeitsschaltung 153 und einer In_krigmentierungsschaltung
155 zugeführt. Die Eingangsanschlüsse der Adressenblock-Verfügbarkeitsschaltung 153 sind ebenfalls an
Ausgangsanschlüssen eines ODER-Gliedes 154 angeschlossen. Die Ausgangssignale der Verfügbarkeitsschaltung
153 werden einer Detektorschaltung 156 zugeführt, die die Null höchster Wertigkeit ermittelt. Die Ausgangssignale
dieser Detektorschaltung 156 werden einem Codierer 157 zugeführt. Die Ausgangssignale des Codierers
157 werden ihrerseits der Inkrementierungsschaltung 155 zugeführt. Die Ausgangssignale dieser Inkremetierungsschaltung
155 werden einem Schalter 158 zugeführt. Die Ausgangssignale des Schalters 158
90982 4/0 8S9
■•*
werden den Eingangsschaltungen eines den gegenwärtigen Zeiger enthaltenden Zeigerbereichs 151D in dem
Verzeichnis-Steuerregister zugeführt und außerdem zur Abgabe eines Verzeichnis-Schreibadressenfreigabesignals
herangezogen.
Zusätzlich zu den in dem Verzeichnis-Steuerregister gespeicherten Statusbits enthält die Blockauswahlschaltung
ferner ein 4-Bit-Register 159, welches das Vorhandensein eines Ausfallblocks der Speichereinheiten
anzeigt. Das Ausfallblock-Register 159 ist mit
den ODER-Gliedern 16O und 154 verbunden. Derjenige Bereich des Steuerregisters 151, der Zeiger bezüglich
der gegenwärtigen Übertragung aufweist, ist ebenfalls mit dem ODER-Glied 154 verbunden. Derjenige Bereich
des Steuerregisters 151, der Voll/Leer-Zeiger enthält, ist mit dem ODER-Glied 160 verbunden. Das ODER-Glied
160 ist mit einem . Anfangs-Verfügbarkeitsregister verbunden, dessen Ausgangssignale der für die höchstwertige
Null vorgesehenen Null-Detektorschaltung 162 zugeführt
werden. Andere Ausgangssignale des Registers werden dem Schalter 158 zugeführt. Der für die höchstwertige
Null vorgesehene Null-Detektor 162 ist mit einem Codierer I63 gekoppelt, der seinerseits mit dem Schalter
158 gekoppelt ist. Dem Schalter 158 werden Steuersignale in Anpassung an diejenigen Operationen zugeführt,
bei denen die Ergebnisse der Blockauswahlschaltung nicht benötigt werden. Dem Zeigerbereich für die
gegenwärtige Übertragung und dem Voll/Leer-Zeigerbereich des Zeiger-Steuerregisters werden ferner extern
gebildete Signale zugeführt, um die Statusinformation bereitzustellen. Das Speicherplatz-Adressensignal wird
von dem Adreßregister 130 her aufgenommen.
Nunmehr wird die Arbeitsweise der bevorzugten Ausführungsform der Erfindung erläutert. Die grundsätzliche
909824/0859
Anwendung einer Cachespeichereinheit besteht darin, für die Zentraleinheit Daten verfügbar zu machen,
die in der Hauptspeichereinheit gespeichert sind, ohne dabei die Wartezeit abvarten zu müssen, die normalerweise
mit der Bereitstellung der Speichereinheitsdaten verknüpft ist. Der Cachespeicher ist daher ein
Hochgeschwindigkeitsspeicher, der Daten enthält, die ziemlich unmittelbar von der Zentraleinheit für eine
ununterbrochene Operation benötigt werden. Wie in Fig. 1 dargestellt, ist der Cachespeicher elektrisch
mit der Zentraleinheit und der System-Schnittstelleneinheit gekoppelt. Die Zentraleinheit kann in entsprechender
Weise mit der System-Schnittstelleneinheit bei gewissen Datenverarbeitungssystemen direkt
gekoppelt sein. Die tatsächliche Ausnutzung der elektrischen Verbindungswege, die die Systemkomponenten miteinander
verbinden, hängt von dem Betriebsverfahren ab. So können beispielsweise in gewissen Datenverarbeitungssystemen
Daten unter gewissen Umständen direkt an die Zentraleinheit abgegeben werden. In
anderen Systemen müssen die von der Zentraleinheit benötigten Daten stets an die Cachespeichereinheit
abgegeben werden, bevor sie zu der Zentraleinheit hin übertragen werden. Wie an sich verständlich sein dürfte,
existiert eine Vielzahl von Verfahren, nach denen die Datenverarbeitungseinheit den Cachespeicher für einen
wirksameren Betrieb ausnutzen kann.
Bei der bevorzugten Ausführungsform der Erfindung wird ein Adressenformat der in Fig. 2 dargestellten Form zur
Festlegung einer Adresse in der Hauptspeiehereinheit
herangezogen. Die (15) Bits höchster Wertigkeit bezeichnen eine Seitenadresse, die sieben Bits zweithöchster Wertigkeit
bezeichnen eine Speicherplatzadresse, während die beiden Bits niedrigster Wertigkeit in Verbindung mit
den übrigen 22 Bits ein bestimmtes Wort oder eine
Ö09824/0859
. /JJ.
bestimmte Gruppe von Datensignalen bezeichnen, die in dem Hauptspeicher gespeichert sind. Bei der bevorzugten
Ausführungsform der Erfindung werden die Bits niedrigster Wertigkeit von der Hauptspeichereinheit
im Normalbetrieb nicht verwendet. Bei einer typischen Datenübertragung werden vier Datengruppen oder Wörter
auf die Abgabe eines Befehls hin übertragen. Nachdem die Zentraleinheit die Hauptspeicheradresse gebildet
hat, werden somit lediglich die 22 Bits höchster Wertigkeit ausgenutzt, und sämtliche dadurch bezeichneten vier
Wörter werden übertragen.
Nachdem die Zentraleinheit die Adresse der benötigten Daten in dem Hauptspeicher gebildet hat, wird die betreffende
Hauptspeicheradresse an die Cachespeicher-Steuerschaltungen
200 abgegeben und in das Adreßregister 130 eingeführt.
Zu diesem Zeitpunkt beginnen die Cachespeicher-Steuerschaltungen 200 einen Zeiger-Suchzyklus. Im Zuge der
Ausführung eines Zeiger-Suchzyklus wird die Adresse der Daten gesucht, die von der Zentraleinheit in der
Cachespeichereinheit gefordert bzw. verlangt werden.
Die Hauptspeicheradresse wird in das Adreßregister eingeführt, da die 15 Bits höchster Wertigkeit, der
Seitenadressenteil der Adresse,, den vier 'Vergleicherregistern
111 bis 114 zugeführt wird.
Gleichzeitig werden die sieben Bits des Speicherplatz-Adressenbereichs der Hauptspeicheradresse an
den diesbezüglichen einen Speicherplatz der 128 Speicherplätze in der Cachespeicherungseinheit, der Cachespeicher-Inhaltsverzeichniseinheit
102 und des Zeiger-Steuerregisters der Zeiger-Steuerschaltung des Cachespeichers
abgegeben. Die Speicherplatzadresse gibt die
909 8 2k/065 9
-fi-
■ 4?-
vier Datenblöcke enthaltenden Schaltungen in der Cachespeicher-Inhaltsverzeichniseinheit frei, und
die Zeigerinhalte werden an die Vergleicherschaltungen 111 bis 114 abgegeben. Die Inhalte der vier
Blöcke des Cachespeicher-Verzeichnisses sind 15-Bit-Seiten-Hauptspeicheradressen.
Wenn somit der Seitenadressenteil der HauptSpeicheradresse in dem Adreßregister
in einem der vier Blöcke des Cache-Verzeichnisses gefunden wird, dann wird ein "Treffer"-Signal an das
Datenstatus-Entscheidungsnetzwerk 120 abgegeben. Das "Treffer"-Signal zeigt an, daß die gewünschten Daten
in dem diesbezüglichen Block unter derselben Speicherplatzadresse in der Speicherungseinheit gespeichert
sind.
Der Speicherplatz-Adressenteil des Adreßregisters 130 ermöglicht bei Abgabe an die Verzeichnis-Steuerschaltungen
150, daß die Registerzelle Statussignale speichert und diese Statussignale an das Entscheidungsnetzwerk 120 abgabt. Bei der bevorzugten Ausführungsform werden die Typen der Statussignale wie folgt verwendet:
1) Ein Vo11/Leer-Zeiger ist ein positives
Signal, wenn gültige Daten in der entsprechenden Cachespeicherungseinheit
gespeichert sind; 2) ein anstehender Bit-Zeiger ist positiv, wenn Daten in den Übertragungsprozeß
vom Hauptspeicher in die Cachespeicherungseinheit einbezogen sind, so daß die Seitenadresse bereits
in die Cachespeicher-Zeigereinheit eingegeben worden ist; 3) ein Ausfall- bzw. Fehlblock-Zeiger ist
positiv, wenn der diesbezügliche eine Block der vier Blöcke der Speicherungszellen als Block identifiziert
worden ist, der bei den darin gespeicherten Daten Fehler hervorruft.
Unter der Annahme, daß die Statussignale zutreffen, wenn
9G9824/08S9
ein "Treffer" durch das Datenstatus-Entscheidungsnetzwerk festgestellt wird, befinden sich die gültigen
Daten in der Cachespeicherungseinheit. Die Speicherplatzadresse des Adreßregisters 130 hat vier Datenblöcke
(deren jeder vier Wörter enthält) freigegeben, und zwar in bezug auf die Speicherplatzadresse in der
Cachespeicher-Verzeichniseinheit bzw. -Inhaltsverzeichniseinheit. Der "Treffer" in der Seitenadresse
eines der vier Blöcke des Cachespeicher-Verzeichnisses
zeigt an, daß die vier Datenwörter in dem diesbezüglichen
Block der Cachespeicherungseinheit untergebracht sind. Das Datenstatus-Entscheidungsnetzwerk gibt ein Signal an den
in Frage kommenden Block der Speiehereinheit ab. Die
vier benötigten Datenwörter werden in dem Befehlspuffer abgelegt und von der Zentraleinheit wieder abgeholt.
Die Abgabe der Speicherplatzadressensignale an die Verzeichnis-Steuerschaltung veranlaßt diese Schaltung,
den nächsten Block auszuwählen, in den die vom Hauptspeicher benötigten Daten abgespeichert werden sollten.
Diese Festlegung basiert auf dem Ersetzungs-Algorithmus,
gemäß dem die erste eingegebene Information die erste ausgegebene Information ist (das sogenannte FIFO-Prinzip),
wobei dieser Algorithmus bzw. dieses Prinzip durch die mögliche Nichtverfügbarkeit von Speicherplätzen modifiziert
ist, wie dies durch die Statussignale bestimmt wird. Im Falle des Auftretens eines "Treffers" wird die
Blockbestimmung nicht herangezogen. Wenn jedoch ein "Ausbleiben" oder Fehlen der geforderten Daten von dem Datenstatus-Entscheidungsnetzwerk
angezeigt wird, dann wird der durch die Verzeichnis-Steuerschaltung der Cachespeicherungseinheit
bezeichnete Block von dem Datenstatus-Entscheidungsnetzwerk 120 freigegeben. Die Seitenadresse
wird sodann in dem bezeichneten und freigegebenen Block des Verzeichnisses abgespeichert, und das
909824/0859
passende anstehende Bit-Signal wird in dem Verzeichnis-Steuerregister
150 gesetzt. Die Cachespeicher-Steuerschaltungen holen sodann die vier Datenwörter anhand
bzw. aus der Hauptspeicheradresse heraus, die in dem Adreßregister 130 bezeichnet ist. Die wieder abgeholten
Daten werden in das Datenregister 140 eingegeben, Wenn die Datenwörter verfügbar sind, werden die
Daten in den Block der Speicherzellen in der Cachespeicherungseinheit
eingeführt, der durch die Verzeichnis-Steuerschaltungen ausgewählt ist. Sodann wird
da-g entsprechende bereitstehende Bit-Signal in dem Verzeichnis-Steuerregister
auf Null gesetzt. In Abhängigkeit von den Forderungen der Zentraleinheit können die
Datenwörter unmittelbar in die Befehlspufferschaltungen zum Zwecke der Abgabe an die Zentraleinheit eingeführt
werden. Wenn die Datenforderung ein Lesevorsignal war, verbleiben die Daten in der Cachespeichereinheit solange,
bis sie von der Zentraleinheit gebraucht werden.
Die Auswahlschaltung, mit deren Hilfe der Block der Speicherzellen bestimmt wird, in die aus dem Speicher
abgeholte Daten abgespeichert werden sollten, ist in Fig. 4 dargestellt. Die betreffende Auswahlschaltung
bildet einen Teil der Verzeichnis-Steuerschaltung der Cachespeicherungseinheit. Die verschiedenen Statuszeiger
werden in dem Verzeichnis-Steuerregister 151 gespeichert. Der gegenwärtige Zeiger 151D stellt eine
Kombination von zwei Bits dar, die die Adresse der Blöcke (der vier Blöcke) in der zuletzt adressierten
Reihenfolge und die darin gespeicherten Daten bezeichneja.
Für jeden der vier Blöcke der 128 Speicherplätze ist eine Registerposition bereitgestellt, um
das anstehende übertragungsanzeigebit (151C) zu speichern. Jeder der vier Blöcke der 128 Speicherplätze weist eine zugehörige Voll/Leer-Anzeigebit-
909824/0859
- atf-
position (151B) auf. Das Ausfallblockregister weist vier Positionen auf, um eine Anzeige in dem Fall zu
liefern, daß bei Benutzung einer der vier Blöcke (einschließlich jeglicher der 128 Speicherplatzadressen
des Blockes) fehlerhafte Daten erzeugt werden.
Wenn ein Verzeichnis- bzw. Inhaltsverzeichnis-Suchzyklus ausgelöst wird, dann aktiviert der Speicherplatzadressenteil
des Adressenteils die Speicherplatzadresse in dem Verzeichnis-Steuerregister 151. Für diesen
Speicherplatz werden die letzten Zugriffs-Hinwelsezeiger zu dem Zeigerregister 152 hin übertragen. Die die
anstehende Übertragung betreffenden Zeiger und die Ausfallblocksignale werden in den ODER-Gliedern 154
miteinander verknüpft, und das Verknüpfungssignal wird an die Verfügbarkeitsschaltung 153 abgegeben. Die Ausfallblocksignale
und die anstehenden Bit-Signale werden, wenn überhaupt, in geeignete Speicherplätze der
Verfügbarkeitsschaltung eingeführt. Das Zeigerregister
152 überträgt zu der Verfügbarkeitsschaltung die Blockidentifizierung, die bei der unmittelbar
vorangegangenen Einspeicherung von Daten in die Verfügbarkeitsschaltung benutzt worden ist. Der für die
Ermittelung der Null höchster Wertigkeit vorgesehene Null-Detektor 156 identifiziert die erste Null in der
Schaltungsposition, die derjenigen Position folgt, welche durch den letzten Zugriffszeiger bezeichnet ist, d.h.
der von Null verschiedenen Position, welche Nichtverfügbarkeitsblock-Identifizierungen
angibt. Die Versetzung dieser ersten Null-Position von der durch den
Zeiger bezeichneten Position wird codiert an die Inkrementierungsschaltungt.
155 abgegeben. Die Position (und damit der Block), wie sie der Inkrementierungsschaltung
155 von dem Zeigerregister angegeben wird, wird um die von dem Codierer 157 aufgenommene Zahl erhöht,
und die resultierende Position stellt die Block-
$09824/0859
adresse (0-3) dar, die über den Schalter 158 abgegeben
wird, um das Verzeichnis für die Speicherung der Seitenadresse in dem ausgewählten Block freizugeben
und um die Speichereinheit für die Einspeicherung der vier Wörter aus dem Hauptspeicher in bzw. unter der
ausgewählten Blockadresse freizugeben. Demgemäß nimmt die Auswahlanordnung eine sequentielle Auswahl nach
dem oben erwähnten FIFO-Prinzip bezüglich des nächsten Blockes der Speicherzellen vor, die an einem adressierten
Speicherplatz zu verwenden sind. Sollte der nächste sequentielle Block nicht verfügbar sein, so wird der
nächste verfügbare Block in der Reihenfolge durch die Inkrementierungs schaltung be ζ e i chne t.
Nach der erfolgten Auslösung bzw. Einleitung wird die Blockauswahl in etwas anderer Weise festgelegt. Der Inhalt
des Ausfallblockregisters 151 und die Vbll/Leer-Anzeigesignale werden in ODER-Gliedern 16O miteinander
verknüpft, und das Verknüpfungssignal wird an das Anfangs- Verfügbarkeitsregister 161 abgegeben. Wenn irgendeines
der vier (miteinander verknüpften bzw. kombinierten) Signale eine Null ist, dann wird der Schalter 158
freigegeben, um die durch den Codierer 163 bestimmte Blockadresse zu übertragen. Die durch den Codierer 163
bestimmte Adresse wird durch die Position der Null höchster Wertigkeit in dem Register 161 bestimmt. Diese
Position identifiziert die Adresse des für die Datenspeicherung zu benutzenden Blocks; sie wird zu dem
Zeigerteil 151D für den letzten Zugriff des Verzeichnis-Steuerregisters der Cachespeicherungseinheit,
zu dem Cachespeicher-Verzeichnis und zu der Cache-Datenspeichereinheit übertragen. Wie ersichtlich sein
dürfte, wird bei Fehlen eines Ausfallblock· bzw. Fehlerblocks der das Anfangs-Verfügbmrkeitsr«gi«t*r 161 uefassende
Weg nach der Einleitung benutzt, bis sämtliche
909824/0859
Voll/Leer-Bits gesetzt worden sindo Sodann wird der
andere ¥eg zu dem Schalter 158 benutzt, um den
nächsten Speicherblock für einen gegebenen Speicherplatz
auszuwählen.
Aus vorstehendem dürfte ersichtlich sein, daß die Anzahl
der Blöcke der Speicherzellen nicht auf vier beschränkt zu sein braucht und daß auch die Anzahl
der Speicherplätze nicht auf 128 beschränkt zu sein braucht« Überdies ist auch keine Forderung dahingehend
vorhanden, daß die Anzahl der Blöcke gleich der Anzahl der Wörter ist, die zwischen dem Cachespeicher und dem
Hauptspeicher für die jevreilige Operation übertragen
werden«
Durch die Erfindung sind also eine Anordnung und ein
Verfahren zur Verbesserung der Arbeitsweise bei der Zuteilung der CacheSpeicherplätze für Daten geschaffen,
die von der Zentraleinheit zu benutzen sind* Beim normalen
Betrieb kann durch eine sequentielle Zuordnung der Speicherplätze ein Speicherplatz bezeichnet werden, der
für eine Datenspeicherung nicht verfügbar ist» Dies ruft eine Neuzuordnung der Daten zu dem in der Folge
nächsten Speicherplatz hervor. Dieser gegebenenfalls mehrfache SchrittZuteilungsprozeß kann dadurch ausgeschlossen
werden, daß gleichzeitig Statussignale, die eine Speicherplatzverfügbarkeit angeben, und Signale
überprüft werden, die den jeweils letzten zugeteilten Speicherplatz bezeichnen. Dadurch wird der nächste verfügbare
Speicherplatz in der Speicherplatzfolge bereitgestellt.
909824/0 859
Lee
Claims (10)
- PatentansprücheAnordnung zur Auswahl einer in einer Vielzahl von Speicberelerneritgruppe als nächste Speicherelementgruppe zu ve !"wendend en ,Speicherelementgruppe in einer Cachespeichereinheit, wobei dl·- Auswahl teilweise auf StatusSignalen basiert, dadurch gekennzeichnet,daß eine Speichereinrichtung (151) vorgesehen ist, die Statussignalc speichert, welche eine Verfügbarkeit von entsprechend zugehörigen Speichereleraentgruppen angeben,daß eine Speichereinrichtung (151) vorgesehen ist, die eine erst zuvor benutzte Speicherelementgruppe aus der Vielzahl der Speicherelementgruppen bezeichnende Signale speichert,daß eine Verknüpfungseinrichtung (,120) vorgesehen ist, die die Statussignale und die die jeweils erst zuvor benutzte Speicherelementgruppe bezeichnenden Signale miteinander kombiniert und die eine Einrichtung zur sequentiellen Ordnung der Vielzahl der Speieherelementgruppen enthält, daß eine Auswahleinrichtung (120) vorgesehen ist, die die jeweils nächsten Speicherelementgruppen auswählt, bezüglich der die Statussignale eine Verfügbarkeit anzeigen,und daß eine Signaleingabeeinrichtung (120) vorgesehen ist, die die jeweils nächste ausgewählte Speicherelementgruppe bezeichnende Signale in der Speichereinrichtung abspeichert, in der ein die erst zuvor benutzte Speicherelementgruppe bezeichnendes Signal gespeichert ist.". 909 8 2 47Q-SSO. '
- 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine Auswahleinrichtung vorgesehen ist, welche eine sequentielle Auswahl der nächsten Speicherelernentgruppe auf ein Cinleitungssignal hin vornimmt.
- 3. Anordnung nach Anspruch 1 oder 2, dadurch gekenn- -. .-ichn: t, daß als Statussignale Signale verwendet' sind, die das Vorhandensein von gültigen Daten Ln den Speicherelementgru ppen anzeigen, die das Vorhandensein einer fehlerhaften Funktion in einem bezeichneten Bereich des Cachespeichers (101,) angeben und die eine unvollständige Aktivität unter Einbeziehung des Cachespeichers bezeichnen.
- 4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Cachespeichereinheit (100) eine Vielzahl von Speicherelementgruppen enthält und daß die zur Auswahl der Speicherelementgruppen vorgesehene Auswahleinrichtung mit irgendeiner bezeichneten Speicherelementgruppe der in einer Vielzahl vorgesehenen Speicherelementgruppen zu arbeiten imstande ist.
- 5. Anordnung zur Auswahl eines als nächster Speicherplatz zu benutzenden Speicherplatzes aus einer Vielzahl von Cachspeicherelementgruppen, mit einer Einrichtung zur Identifizierung einer nächstfolgenden Gruppe von Speicherelementen, dadurch gekennzeichnet, daß eine Speichereinrichtung (151) vorgesehen ist, in der auf einen Verfügbarkeitsstatus der Cachespeichorelementgruppen sich beziehende Signale gespeichert sind, daß eine Speichereinrichtung (151) vorgesehen ist, in der die unmittelbar zuvor benutzten Speicherelementgruppen bezeichnende Signale gespeichert$09824/085 §sind,und daß eine Einrichtung (120) vorgesehen ist, die diejenige nächste Speicnerelementgruppe in der durch diö Statussignale bezeichneten Folge von Speicherelementgruppen bereitstellt, die für die Datenspeicherung verfügbar ist.
- 6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß eine Signalabgabeeinrichtung (.153,161) vorgesehen ist, die ein Signal in dem Fall abgibt, daß in der jeweiligen Cachespeicherelementgruppe gültige Daten gespeichert sind, und die die Einrichtung zur Bereitstellung der genannten nächsten Speieherelementgruppe in dem Fall aktiviert, daß sämtliche Speicherelementgruppen gültige Daten enthalten.
- 7. Anordnung nach einem der Ansprüche 1 bis 6, mit eiiii.r eine Vielzahl von aufeinanderfolgenden Speicherelementgruppen enthaltenden Cachespeichereinheit eines Datenverarbeitungssystems und einer Auswahlanordnung zur Auswahl einer nächstfolgenden Speicherelementgruppe, dadurch gekennzeichnet, daß eine Adressierungseinrichtung vorgesehen ist, mit deren Hilfe die betreffende eine Ablauffolge von dem Datenverarbeitungssystem adressierbar ist, daß eine Speichereinrichtung vorgesehen ist, mit deren Hilfe Signale speicherbar sind, die eine unmittelbar zuvor adressierte Speicherelementgruppe innerhalb der jeweiligen Ablauffolge angeben, daß Speichereinrichtungen zur Speicherung von Statussignalen vorgesehen sind, welche einen Verfügbar-keitsstatus bezüglich jeder Speicherelementgruppe innerhalb jeder Speicherablauffolge angeben, daß Verkniipfungseinrichtungen vorgesehen sind, die die609824/0859BAD ORIGINALgespeicherten Signale und die Statussignale in den adressierten Speicherfolgen miteinander verknüpfen und damit die jeweils nächste Speicherelementgruppe in der adressierten Folge bezeichnen, und daß Speichereinrichtungen vorgesehen sind, die die betreffende bezeichnete nächste Speicherelementgruppe in der Signalspeichereinrichtung bezeichnen.
- 8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Anzahl der Gruppenfolgen kleiner als die maximale oder gleich der maximalen Anzahl von Dateneinheiten ist, die in jedem der Speicherplätze während eines Cachedatentransfers abzulagern sind.
- 9. Anordnung mit einer Verzeichnis-Steuereinheit für die Verwendung in einer Cachespeichereinheit innerhalb eines Datenverarbeitungssystems, welches erste, zweite und dritte Statussignale erzeugt, wobei die Cachespeichereinheit eine Vielzahl von zugehörigen Speicherplätzen aufweist, deren jeder Gruppen von Speicherelementen umfaßt, wobei jeder Gruppe jedes Speicherplatzes die Statussignale zugeordnet sind, und mit einer Feststellanordnung zur Bestimmung einer nächsten Speicherelementgruppe innerhalb eines Speicherplatzes, insbesondere nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß eine Verknüpfungseinrichtung (120) vorgesehen ist, die die ersten und die zweiten auf die Speicherelementgruppe sich beziehenden Statussignale miteinander kombiniert, daß eine Feststellungseinrichtung vorgesehen ist, die das Fehlen der miteinander kombinierten ersten und zweiten Statussignale ermittelt und damit eine Speicherelementgruppe bezeichnet, daß eine Speichereinrichtung vorgesehen ist, in der eine Adresse einer gerade erst benutzten Speicherelementgruppe gespeichert ist, daß die betreffende§09824/0859Speichereinrichtung die Speicherelementgruppe in dem Fall speichert, daß das erste und damit kombinierte zweite Statussignal in zumindest einem Speicherplatz fehlt, daß eine Verknüpfungseinrichtung vorgesehen ist, die das zweite Statussignal und das dritte Statussignal miteinander kombiniert und die ebenfalls eine sequentielle Reihenfolge der Speieherelementgruppen angibt, daß eine Verknüpfungseinrichtung zur Verknüpfung des Speichereinrichtungssignals und des zweiten und damit verknüpften dritten Statussignals zum Zwecke der Auswahl von Speicherelementgruppen in der sequentiellen Reihenfolge vorgesehen ist, wobei die ausgewählte Gruppe bezüglich des zweiten oder dritten Statussignals freigeblieben ist, und daß eine Speichereinrichtung vorgesehen ist, die eine Adresse der Speicherelementgruppe in der gerade erst benutzten Speichereinrichtung in dem Fall speichert, daß die ersten und zweiten miteinander kombinierten Signale in sämtlichen Speicherplätzen, vorhanden sind.
- 10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß durch das erste Statussignal das Vorhandensein von gültigen Daten in einem betreffenden Speicher anzeigbar ist, daß durch die zweiten Statussignale eine fehlerhafte Einheit in einer betreffenden Speichergruppe anzeigbar sind und daß durch die dritten Statussignale eine die betreffende Speicherelementgruppe einbeziehende unvollständige Cacheoperation anzeigbar ist.&ÖSÖ24/QSS8
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US85857577A | 1977-12-08 | 1977-12-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2853165A1 true DE2853165A1 (de) | 1979-06-13 |
DE2853165C2 DE2853165C2 (de) | 1989-09-21 |
Family
ID=25328622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782853165 Granted DE2853165A1 (de) | 1977-12-08 | 1978-12-08 | Anordnung zur auswahl einer speicherelementgruppe aus einer vielzahl von speicherelementgruppen in einer cachespeichereinheit |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPS5489438A (de) |
AU (1) | AU523670B2 (de) |
CA (1) | CA1121515A (de) |
DE (1) | DE2853165A1 (de) |
FR (1) | FR2411465B1 (de) |
GB (1) | GB2009982B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5743590A (en) * | 1995-11-20 | 1998-04-28 | Mercedes-Benz Ag | Front end for an automobile with a supporting structure |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4322795A (en) * | 1980-01-24 | 1982-03-30 | Honeywell Information Systems Inc. | Cache memory utilizing selective clearing and least recently used updating |
JPS60181942A (ja) * | 1984-02-29 | 1985-09-17 | Fujitsu Ltd | メモリ制御装置 |
JP3940148B2 (ja) * | 2002-11-20 | 2007-07-04 | 富士通株式会社 | メモリ制御装置およびキャッシュリプレース制御方法 |
US7673102B2 (en) | 2006-05-17 | 2010-03-02 | Qualcomm Incorporated | Method and system for maximum residency replacement of cache memory |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1249926B (de) * | 1961-08-08 | 1967-09-14 | Radio Corporation of America New York, NY (V St A) | Einrichtung zum Umadressieren fehlerhafter Speicherstellen eines beliebig zuganglichen Hauptspeichers in einer Datenverarbeitungsanlage |
GB1124017A (en) * | 1964-12-17 | 1968-08-14 | English Electric Computers Ltd | Data storage apparatus |
US3840862A (en) * | 1973-09-27 | 1974-10-08 | Honeywell Inf Systems | Status indicator apparatus for tag directory in associative stores |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5090259A (de) * | 1973-12-10 | 1975-07-19 |
-
1978
- 1978-12-06 AU AU42245/78A patent/AU523670B2/en not_active Expired
- 1978-12-06 CA CA000317477A patent/CA1121515A/en not_active Expired
- 1978-12-07 FR FR7834550A patent/FR2411465B1/fr not_active Expired
- 1978-12-07 GB GB7847553A patent/GB2009982B/en not_active Expired
- 1978-12-08 DE DE19782853165 patent/DE2853165A1/de active Granted
- 1978-12-08 JP JP15188878A patent/JPS5489438A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1249926B (de) * | 1961-08-08 | 1967-09-14 | Radio Corporation of America New York, NY (V St A) | Einrichtung zum Umadressieren fehlerhafter Speicherstellen eines beliebig zuganglichen Hauptspeichers in einer Datenverarbeitungsanlage |
GB1124017A (en) * | 1964-12-17 | 1968-08-14 | English Electric Computers Ltd | Data storage apparatus |
US3840862A (en) * | 1973-09-27 | 1974-10-08 | Honeywell Inf Systems | Status indicator apparatus for tag directory in associative stores |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5743590A (en) * | 1995-11-20 | 1998-04-28 | Mercedes-Benz Ag | Front end for an automobile with a supporting structure |
Also Published As
Publication number | Publication date |
---|---|
GB2009982B (en) | 1982-03-24 |
CA1121515A (en) | 1982-04-06 |
AU523670B2 (en) | 1982-08-12 |
AU4224578A (en) | 1980-06-12 |
GB2009982A (en) | 1979-06-20 |
FR2411465A1 (fr) | 1979-07-06 |
DE2853165C2 (de) | 1989-09-21 |
JPS5489438A (en) | 1979-07-16 |
FR2411465B1 (fr) | 1986-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2523414C3 (de) | Hierarchische Speicheranordnung mit mehr als zwei Speicherstufen | |
DE2550339C2 (de) | Speichersystem mit einem langsam arbeitenden Hauptspeicher großer Kapazität und mit zumindest einem schnell arbeitenden Pufferspeicher geringer Kapazität | |
DE3131341C2 (de) | ||
DE2226382C3 (de) | Datenverarbeitungsanlage mit mehreren Prozessoren und diesen zugeordneten Pufferspeichern | |
DE2725718C2 (de) | Datenverarbeitungsanordnung zum Übersetzen von virtuellen Adressen | |
DE69534758T2 (de) | Verfahren und System für Mehrfachübertragung | |
DE69230211T2 (de) | Integrierter Speicher, Verwaltungsverfahren und resultierendes Informationssystem | |
DE2750721A1 (de) | Ein/ausgabe-system | |
DE2841041A1 (de) | Datenverarbeitungsanlage mit mindestens zwei mit einem schnellen arbeitsspeicher ausgeruesteten prozessoren | |
DE2646162B2 (de) | Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers | |
DE2350884A1 (de) | Datenverarbeitungssystem | |
DE2310631C3 (de) | Speicherhierarchie für ein Datenverarbeitungssystem | |
DE2657848A1 (de) | Steuereinheit fuer ein datenverarbeitungssystem | |
DE2054830C3 (de) | Informationsverarbeitungsanlage mit Mitteln zum Zugriff zu Speicher-Datenfeldern variabler Länge | |
DE3015875A1 (de) | Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem | |
EP0046976A2 (de) | Halbleiterspeicher aus Speicherbausteinen mit redundanten Speicherbereichen | |
DE2610411A1 (de) | Datenverarbeitungsanlage | |
DE2856680A1 (de) | Befehlspuffer fuer ein datenverarbeitungssystem | |
DE2422732A1 (de) | Hierarchische speicheranordnung | |
DE2221442A1 (de) | Assoziativspeicher | |
DE3586524T2 (de) | Durch beide, physikalische und virtuelle addressen, addressierbarer cache-speicher. | |
DE2853165A1 (de) | Anordnung zur auswahl einer speicherelementgruppe aus einer vielzahl von speicherelementgruppen in einer cachespeichereinheit | |
DE69519350T2 (de) | Speichergerät und Verfahren zu seiner Steuerung | |
DE2854286A1 (de) | Schaltungsanordnung mit einem befehlspuffer fuer eine cachespeichereinheit eines datenverarbeitungssystems | |
DE2750126B2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: G06F 12/08 |
|
8127 | New person/name/address of the applicant |
Owner name: HONEYWELL BULL INC., MINNEAPOLIS, MINN., US |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |