DE2837800A1 - Verfahren zum herstellen von halbleiterbauelementen - Google Patents

Verfahren zum herstellen von halbleiterbauelementen

Info

Publication number
DE2837800A1
DE2837800A1 DE19782837800 DE2837800A DE2837800A1 DE 2837800 A1 DE2837800 A1 DE 2837800A1 DE 19782837800 DE19782837800 DE 19782837800 DE 2837800 A DE2837800 A DE 2837800A DE 2837800 A1 DE2837800 A1 DE 2837800A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
ion implantation
amorphous
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19782837800
Other languages
English (en)
Inventor
Hanno Dr Schaumburg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Philips Patentverwaltung GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Patentverwaltung GmbH filed Critical Philips Patentverwaltung GmbH
Priority to DE19782837800 priority Critical patent/DE2837800A1/de
Publication of DE2837800A1 publication Critical patent/DE2837800A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Verfahren zum Herstellen von Halbleiterbauelementen
  • Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterbauelementen mit auf der Oberfläche des Halbleiterkörpers liegenden, Zonen des Halbleiterkörpers kontaktierenden Leiterbahnen aus polykristallinem Halbleitermaterial.
  • Es war bisher schon üblich, bei der Herstellung von MOS-Halbleiterbauelementen kurze Leiterbahnen, d.h. die Gate-Elektroden von Feldeffekttransistoren aus polykristallinem Silicium auszubilden.
  • In der Halbleitertechnologie besteht aber das Bedürfnis, die Herstellung von Leiterbahnen auf Halbleiterkörpern und ihre gegenseitige Isolierung so einfach und sicher wie möglich zu machen. Dies gilt insbesondere für die sog.
  • Mehrlagenverdrahtung , bei der in mehreren Ebenen oberhalb der Oberfläche des Halbleiterkörpers einander kreuzende Leiterbahnen verlaufen.
  • Der Erfindung liegt die Aufgabe zugrunde, das Verfahren nach dem Oberbegriff des Anspruchs 1 so auszugestalten, daß die Herstellung beliebiger Leiterbahnen, auch in mehreren Ebenen übereinander, auf der Oberfläche eines Halbleiterkörpers auf sehr einfache und gut reproduzierbare Art und Weise möglich ist.
  • Diese Aufgabe wird erfindungsgemäß dadurch gelöst, d&S-auf die Oberfläche des Halbleiterkörpers eine Schicht aus einem isolierenden, amorphen Halbleitermaterial aufgebracht wird, daß diese Schicht durch Ionenimplantation dotiert wird und daß die Schicht an den für die Leiterbahnen vorgesehenen Oberflächenteilen mit Hilfe einer auf das amorphe Material gerichteten, intensiven optischen Strahlung in leitendes, polykristallines Material umgewandelt wird Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • daß Mit dem Verfahren nach der Erfindung wird erreicht7/ sowohl die Herstellung der Leiterbahnen, als auch die Passivierung der Oberfläche des Halbleiterkörpers auf sehr einfache und kostengünstige Weise möglich wird, wobei viele bisher vorhandene Probleme der Kontaktierung zwischen auf die Oberfläche des Halbleiterkörpers aufgebrachten Metallen und dem Halbleiter umgangen werden.
  • Zwei Ausführungsbeispiele der Erfindung werden im folgenden anhand der beigefügten Zeichnung näher erläutert.
  • Es zeigen: Fig. 1+2 einen Schnitt durch einen Halbleiterkörper in zwei Stufen eines Verfahrens zum Aufbringen von nebeneinander liegenden Leiterbahnen auf die Oberfläche des Halbleiterkörpers und Fig. 3 einen Schnitt durch einen Halbleiterkörper mit einer aufgebrachten Mehrlagenverdrahtung, d.h. mehreren übereinander liegenden und sich kreuzenden Leiterbahnen.
  • Die Fig. 1 zeigt einen Halbleiterkörper 1 mit zwei an seiner Oberfläche liegenden Kontaktzonen 2,mit denen Leiterbairnen verbunden werden sollen. Die Oberfläche des Halbleiterkörpers ist mit einer z.3. aus SiG2 bestehendan isolierenden Schicht 3 bedecKt, die nur an den Steilen, d.h. über den Zonen 2, unterbrochen ist, an denen der Halbleitkörper kontaktiert werden soll. Auf diese Schicht 3 kann jedoh verzichtet werden, wenn zwischen den aufgebrachten. Leiterbahnen und den verschiedenen Zonen an der Oberfläche des Halbleiterkörpers eine Kurzschlüsse auftreten können.
  • Auf die Darstellung der verschiedenen, über die Zonen 2 innerhalb des Halbleiterkörpers kontaktierten Strukturen ist hier, wie auch in den weiteren Figuren , verzichtet worden. Auf die isolierende Schicht 3 wird eine Schicht 4 aus isolierendem, amorphen Halbleitermaterial, vorzugsweise aus Silicium'aufgebracht. Diese Schicht 4 wird dann durch Ionenimplantation, d.h. durch Einschießen von Dotierstoffionen, z.B. Borionen, dotiert. Der Pfeil 5 deutet diese Ionenimplantation an. Das so durch Ionenimplantaticn dotierte amorphe Silicium ist weiterhin isolierend.
  • Anschließend wird wie in Fig. 2 dargestellt, das amorphe, dotierte Silicium 4 durch eine intensive optische Strahlung 6 in den durch eine Maske 7 für diese tische Strahlung freigegebenen Teilbereichen 8a, 8b, 8c in leitendes polykristallines Silicium umgewandelt.
  • Die so entstandenen, durch diese Gebiete gebildeten Leiterbahnen sind gegeneinander durch das verbliebene amorphe, isolierende Silicium 4 gegeneinander isoliert.
  • Es ist ohne weiteres ersichtlich, daß es so auf außerordentlich einfache Weise möglich ist, praktisch gleichzeitig, nebeneinander isolierende Oberflänchenschichten und Leiterbahnen zu erzeugen. Dabei ergibt sich der weitere Vorteil, daß die Oberfläche eines auf diese weise mit Leiterbahnen versehenen Halbleiterkörpers weitgehend eben ist.
  • Dieser Vorteil wirkt sich insbesondere dann aus, wenn, wie in Fi. 3 dargestellt, auf die beschriebene Weise nacheinander mehrere Schichten 41, 42, 4) und 44 auf die Oberfläche des Halbleiterkörpers 1 aufgebracht, durch Ionenimplantation dotiert und dann durch intensive optische estrahlung durch eine Maske in bestimmten Bereichen, d.h. 81a, 81b und 81c in der ersten Schicht 41, 82a, 82b und 82c in der zweiten Schicht 42, 83a und 83b in der dritten Schicht 43 und 84 in der vierten Schicht 44 in leitendes polykristallines Silicium ungewandeL t werden. Es ergibt sich so eine Mehrlagenverdrahtung, die so die Kontaktzonen 21, 22 und 23 im Halbleiterkörper 1 kontaktiert und dabei die Zonen 21 und 22 sowie 22 und 23 miteinander verbindet, wobei die Verbindung zwischen den Zonen 22 und 23 eine weitere Leiterbahn 82b überbrückt.
  • Die Zahl der übereinander liegenden Schichten und damit die Zahl der Ebenen der Verdrahtung ist selbstverständlich nicht auf vier beschränkt.
  • Die Dicke der einzelnen, dann teilweise umgewandelten Schichten aus amorphen Halbleitermaterial kann z.B. 2/um betragen.
  • Wird als Halbleitermaterial Silicium verwendet, so hat das amorphe isolierende Material einen Flächenwiderstand von einien 100 k#, der durch Umwandlung in polykristallhes Material nach vorhergebender Dotierung mit z.B. Bor durch Ionenimplantation auf etwa 20 Ohm sinkt.
  • Das amorphe Halbleitermaterial wird auf den Halbleiterkörper bzw. auf eine schon darunterliegende Scnicht aus aufgebrachtem Halbleitermaterial entweder aufgesputtert oder bei niedrigen Temperaturen aus der Gasphase nieaergeschlagen.
  • Zum Erzeugen der intensiven optischen Strahlung zum Umwandeln des amorphen Halbleitermaterials in polykristallines Material kann mit Vorteil eine gepulste oder kontinuierliche Laserstrahlung verwendet werden.
  • L e e r s e i t e

Claims (6)

  1. Patentansprüche: O Verfahren zum Herstellen von Haibleiterbauelementen mit auf der Oberfläche des Halbleiterkörpers liegenden, Zonen des Halbleiterkdrpers kontaktierenden Leiterbahnen aus polykristallinem Halbleitermaterial, dadurch gekennzeichnet, daß auf die Oberfläche des Halbleiterkörpers eine Schicht aus einem isolierenden, amorphen Halbleitermaterial au£gebracht wird, daß diese Schicht durch Ionenimplantation dotiert Fiird und daß die Schicht an den für die Leiterbahnen vorgesehenen Oberflächenteilen mit Hilfe einer auf das amorphe Material gerichteten, intensiven optischen Strahlung in leitendes, polykristallines Material umgewandelt wird.
  2. 2. Verfahren nach Anspruch 1 dadurch gekennzeichnet, daß die Schicht aus amorphen Halbleitermaterial aufgesputtert wird.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht aus amorphem Halbleitermaterial aus der Gasphase bei niedrigen Temperaturen niedergeschlagen wird.
  4. 4. Verfahren nach einem der vorhergehenden Änsprtiche zum Herstellten eines Halbleiterbauelementes mit Mehrlagenverdrahtung, dadurch gekennseichnet, daß nacheinander mehrere Schichten aufgebracht und teilweise umgewandelt werden.
  5. 5. Verf.ren nach einem der vorhergehenden Ansprüche, durch gekennzeichnet, daß als intensive optische Strahlung die Strahlung eines Lasers verwendet wird.
  6. 6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß als Halbleitermaterial Silicium verwendet wird.
DE19782837800 1978-08-30 1978-08-30 Verfahren zum herstellen von halbleiterbauelementen Ceased DE2837800A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19782837800 DE2837800A1 (de) 1978-08-30 1978-08-30 Verfahren zum herstellen von halbleiterbauelementen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782837800 DE2837800A1 (de) 1978-08-30 1978-08-30 Verfahren zum herstellen von halbleiterbauelementen

Publications (1)

Publication Number Publication Date
DE2837800A1 true DE2837800A1 (de) 1980-03-13

Family

ID=6048248

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782837800 Ceased DE2837800A1 (de) 1978-08-30 1978-08-30 Verfahren zum herstellen von halbleiterbauelementen

Country Status (1)

Country Link
DE (1) DE2837800A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0036764A2 (de) * 1980-03-25 1981-09-30 Fujitsu Limited Halbleiteranordnung mit einer Isolationsstruktur mit V-förmigen Nuten und Verfahren zur Herstellung einer solchen Anordnung
EP0193117A2 (de) * 1985-02-20 1986-09-03 Kabushiki Kaisha Toshiba Verfahren zum Herstellen eines Halbleiterbauelements
EP0478368A1 (de) * 1990-09-28 1992-04-01 Texas Instruments Incorporated Integrierte Schaltung und Verfahren zu deren Herstellung
DE4401612A1 (de) * 1994-01-20 1995-07-27 Resma Gmbh Verfahren und Vorrichtung zur Erzeugung elektrisch leitender Bereiche auf Metallverbindungen enthaltenden isolierenden Keramikwerkstücken
US5677041A (en) * 1993-03-25 1997-10-14 Texas Instruments Incorporated Integrated circuits formed in radiation sensitive material and method of forming same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0036764A2 (de) * 1980-03-25 1981-09-30 Fujitsu Limited Halbleiteranordnung mit einer Isolationsstruktur mit V-förmigen Nuten und Verfahren zur Herstellung einer solchen Anordnung
EP0036764A3 (en) * 1980-03-25 1984-01-18 Fujitsu Limited A semiconductor device with a v-groove insulating isolation structure and a method of manufacturing such a device
US4497665A (en) * 1980-03-25 1985-02-05 Fujitsu Limited Method for manufacturing semiconductor device
EP0193117A2 (de) * 1985-02-20 1986-09-03 Kabushiki Kaisha Toshiba Verfahren zum Herstellen eines Halbleiterbauelements
EP0193117A3 (en) * 1985-02-20 1989-05-31 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
EP0478368A1 (de) * 1990-09-28 1992-04-01 Texas Instruments Incorporated Integrierte Schaltung und Verfahren zu deren Herstellung
US5689428A (en) * 1990-09-28 1997-11-18 Texas Instruments Incorporated Integrated circuits, transistors, data processing systems, printed wiring boards, digital computers, smart power devices, and processes of manufacture
US5677041A (en) * 1993-03-25 1997-10-14 Texas Instruments Incorporated Integrated circuits formed in radiation sensitive material and method of forming same
US5691089A (en) * 1993-03-25 1997-11-25 Texas Instruments Incorporated Integrated circuits formed in radiation sensitive material and method of forming same
DE4401612A1 (de) * 1994-01-20 1995-07-27 Resma Gmbh Verfahren und Vorrichtung zur Erzeugung elektrisch leitender Bereiche auf Metallverbindungen enthaltenden isolierenden Keramikwerkstücken

Similar Documents

Publication Publication Date Title
DE1967363C2 (de)
DE2817258A1 (de) Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur
DE2637667A1 (de) Halbleiteranordnung
DE3203898A1 (de) Verfahren zum herstellen von strukturen oder mustern
DE19638666C1 (de) Schmelzsicherung mit einer Schutzschicht in einer integrierten Halbleiterschaltung sowie zugehöriges Herstellungsverfahren
DE3043289A1 (de) Herstellungverfahren fuer eine halbleitereinrichtung
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE3334153A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE3024295C2 (de) Ionenmessfühler und Verfahren zu dessen Herstellung
DE1910736B2 (de) Verfahren zum herstellen von gegeneinander elektrisch isolierten, aus aluminium bestehenden leiterbahnen und anwendung des verfahrens
DE3346239C2 (de)
DE2837800A1 (de) Verfahren zum herstellen von halbleiterbauelementen
DE2342923B1 (de) Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungsverschiebeanordnung
DE2361804A1 (de) Verfahren zur herstellung von supraleitenden kontakten und schaltkreisen mit josephson-elementen
DE1764237C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3605425A1 (de) Duennschichtschaltung und ein verfahren zu ihrer herstellung
DE3634850C2 (de)
EP1374257B1 (de) Verfahren zum herstellen von dünnschicht-chipwiderständen
DE2703618A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE2549670A1 (de) Duennfilmtransformator
DE2139631B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE3117957A1 (de) Verfahren zur herstellung eines schichtwiderstandes und nach diesem verfahren hergestellter schichtwiderstand
DE2330300A1 (de) Elektrisches bauelement

Legal Events

Date Code Title Description
OD Request for examination
8131 Rejection