DE2833608A1 - Vorrichtung zum bestimmen der laufzeit in elektronischen schaltungen - Google Patents
Vorrichtung zum bestimmen der laufzeit in elektronischen schaltungenInfo
- Publication number
- DE2833608A1 DE2833608A1 DE19782833608 DE2833608A DE2833608A1 DE 2833608 A1 DE2833608 A1 DE 2833608A1 DE 19782833608 DE19782833608 DE 19782833608 DE 2833608 A DE2833608 A DE 2833608A DE 2833608 A1 DE2833608 A1 DE 2833608A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- input
- pulse generator
- selector
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
- G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Description
-
- Vorrichtung zum Bestimmen der Laufzeit in
- elektronischen Schaltungen Die Erfindung betrifft eine Vorrichtung zum Bestimmen der Laufzeit in elektronischen Schaltungen.
- Es ist Aufgabe der Erfindung, eine Vorrichtung dieser Art anzugeben, die vor allem für die Messung der Signallaufzeiten in monolithisch integrierten digitalen Halbleiterschaltungen geeignet ist. Die Vorrichtung soll außerdem billig und in Verbindung mit statischen Testautomaten auch dann einsetzbar sein, wenn die zu testende integrierte Halbleiterschaltung sich noch im Herstellungsprozeß, also noch im Verband mit weiteren derartigen Schaltungen in einer Halbleiterscheibe befindet (Scheibenmessung).
- In der Praxis wurde bisher auf solche Messungen meistens verzichtet, was aber bei manchen Typen inanbetracht der erhöhten Ausschußgefahr zu höheren Herstellungskosten führt. Eine geläufige Meßmethode verwendet einen Sampling-Oszillographen sowie einen Pulsgenerator mit den notwendigen Adaptionen. Jedoch ist die Anwendung einer auf dieser Basis beruhenden Vorrichtung sehr aufwendig.
- Eine Schaltungsanordnung zur Prüfung der Wechselstromeigenschaften von monolithisch integrierten Halbleiterschaltungen ist in der DE-OS 26 15 787 beschrieben. Die dort angegebene Vorrichtung ist durch eine an jede Anschlußleitung der zu testenden Schaltung angeschlossene Zählschaltung gekennzeichnet, mittels der das Verhalten der integrierten Halbleiterschaltung bestimmt und in einer Anzeigevorrichtung angezeigt wird.
- Die vorliegende Erfindung gibt eine hiervon abweichende Möglichkeit, mit deren Hilfe eine kostengünstige, typenspezifische Laufzeitmessung mit einfacher Bedienung möglich ist.
- Erfindungsgemäß wird hierzu vorgeschlagen, daß ein periodische- Impulse abgebender Impulsgeber sowohl an den Signaleingang des zu testenden Signalweges als auch an den einen Eingang einer Überlagerungstufe und der Ausgang des zu testenden Signalweges an den anderen Eingang dieser Überlagerungsstufe angeschlossen ist, daß außerdem die Überlagerungsstufe symmetrisch hinsichtlich der Laufzeiten zwischen ihren beiden Eingängen und ihrem Signalausgang ausgebildet ist, daß ferner der Signalausgang der Überlagerungsstufe über einen Selektor an eine Glättungsstufe geschaltet ist und daß schließlich der Selektor - ggf. mit dem Impulsgeber - derart ausgestaltet ist, daß lediglich ein der Zeitdauer der Verzögerung der Signale längs des zu testenden Signalweges entsprechender Impuls am Signalausgang des Selektors erscheint.
- Aufgabe der Überlagerungsstufe ist es, ein Signal zu erzeugen, welches durch die Laufzeit der vom Impulsgeber erzeugten Impulse im Prüfling geprägt ist. Dieses Signal wird dann im belektor von den übrigen noch von der Überlagerungsstufe noch abgegebenen Signalen separiert und und durch die Wirkung des entsprechend ausgestalteten Selektors bzw. der nachgeschalteten Glättungsstufe demoduliert und in eine Gleichspannung umgewandelt, deren Größe ein Maß für die Laufzeit bzw. für die durch den Prüfling bedingte Verzögerung ist.
- Die Erfindung läßt sich auf verschiedene Weisen realisieren, die nun anhand der Figuren 1 und 2 vorgestellt werden. Dabei wird zunächst die in Fig. 1 dargestellte Ausgestaltung beschrieben.
- Bei der in Fig. 1 dargestellten Ausgestaltung ist die Uberlagerungsstufe 2 durch ein Exklusiv-ODER-Gatter mit zwei logischen Eingängen realisiert, wobei der eine Eingang mit dem Ausgang des zu testenden Signalwegs im Prüfling P und der zweite Eingang mit dem Signalausgang eines periodische Digitalimpulse liefernden Impulsgeber G verbunden ist.
- Als Selektor SE ist ein UND-Gatter mit zwei logischen Eingängen vorgesehen. Der eine Eingang dieses UND-Gatters liegt am Signalausgang der Überlagerungsstufe Ü, der zweite Eingang ist durch einen Signalausgang des Impulsgebers G beaufschlagt.
- Bevorzugt ist der Impulsgeber G derart ausgebildet, daß er zwei zueinander invertierte, synchrone Folgen von Digitalimpulsen liefert, die an zwei verschiedenen Ausgängen des Impulsgebers G abgenommen werden. Als Glättungsglied GL kann z.B. die aus Fig. 1 und 2 ersichtliche Ausgestaltung eines Tiefpaßfilters mit einem Glättungskondensator, und einem Parallelwiderstand bzw. eine Hintereinanderschaltung mehrerer derart ausgestalteter Vierpole verwendet werden. Am Ausgang des Glättungsgliedes GL erscheint eine Gleichspannung, die entweder der Einschalt-oder der Ausschaltverzögerung im Prüfling P entspricht.
- Schaltet man den Prüfling P, den zweiten Eingang des Selektors SE und auch den anderen Eingang der Uberlagerungsstufe an denselben Ausgang des Taktgebers G, so treten am Ausgang des Selektors SE Impulse auf, deren Länge der Einschaltverzögerung entspricht. Legt man hingegen den Prüfling P und den anderen Eingang des Exklusiv-ODER-Gatters Ü an den einen Signalausgang und den zweiten Eingang des UND-Gatters SE an den invertierten Signalausgang des Impulsgebers G, so treten am Ausgang des Selektors, also des UND-Gatters SE, Impulse auf, deren Länge der Abschaltverzögerung des Prüflings P längs des getesteten Signalweges entspricht. Man wird also vorzugsweise einen Impulsgeber G mit zwei zu einander invertierten Ausgängen verwenden und den Prüfling sowie den zweiten Eingang des Exklusiv-ODER-Gatters Ü fest an den einen Ausgang des Impulsgebers G legen, während der zweite Eingang des UND-Gatters SE abwechselnd auf denselben Ausgang oder auf den invertierten Ausgang des Impulsgebers G geschaltet wird, jenachdem, ob man die Einschaltverzögerung oder die Abschaltverzögerung des Prüflings P testen will.
- Das dem UND-Gatter SE nachgeschaltete Glättungsglied GL hat die Aufgabe, die vom Selektor SE, also dem UND-Gatter, durchgelassenen Impulse in eine entsprechende Gleichspannung U umzuwandeln. Diese ist offenbar ein Maß für die Breite der vom Selektor SE abgegebenen Impulse und somit ein Maß für die Verzögerungszeit, bzw. der Einschaltverzögerung oder der Abschaltverzögerung, so daß die Laufzeit der Impulse über die Gleichspannung U zur Verfügung gestellt ist.
- Bei der aus Fig. 2 ersichtlichen Ausgestaltung hat man wieder den Impulsgeber G mit zwei Ausgängen. Als Überlagerungsstufe Ü dienen zwei einander gleiche Komparatoren K1 und K2 mit jeweils einem Signaleingang und einem Referenzeingang, wobei der Referenzeingang jeweils mit einer Gleichspannung U1 bzw. U2 beaufschlagt ist, die kleiner als der Signalhub der jeweils an dem Signaleingang anhängigen Rechteckimpulse ist. Dabei ist der Signaleingang des einen Komparators, z.B. des Komparators K2, unmittelbar an den einen Signalausgang des Impulsgebers G, der Signaleingang des anderen Komparators K1 über den zu testenden Signalweg des Prüflings P an den anderen Signalausgang des Impulsgebers G gelegt Zur Vervollständigung der Überlagerungsstufe Ü sind die Signalausgänge der beiden Komparatoren K1 und K2, z.B. über je einen (vorzugsweise gleichbemessenen) Widerstand, an den Ausgang der Überlagerungsstufe tt gelegt, der somit ein unmittelbar vom Impulsgeber G geprägtes Signal als auch ein durch das im Prüfling P verzögerte Signal geprägtes Signal führt.
- Der Selektor SE ist in diesem Fall als Gleichrichter derart ausgebildet, daß nur die Summe der "H"-oder "L"-Signale freigegeben wird. Da die zur Beaufschlagung der beiden Komparatoren K1 und K2 verwendeten Signalausgänge des Impulsgebers G zu einander invertierte Signale führen und die beiden Komparatoren dementsprechend unterschiedlich beaufschlagt werden, hat man es durch entsprechende Wahl der an den Referenzeingängen der beiden Komparatoren K1 und K2 liegenden Referenzgleichspannungen U1 und U2 in der Hand, die Wirkung der steigenden und fallenden Impulsflanken zu berücksichtigen und dafür zu sorgen, daß am Ausgang des z.B. als Diode ausgestalteten Selektors SE jeweils nur der der Verzögerung im Prüfling P entsprechende Signalteil erscheint, der - wie bei einer Ausgestaltung gemäß Fig. 1 - über ein Glättungsglied GL in eine Gleichspannung U übergeführt wird, deren Höhe der Signalverzögerungszeit im Prüfling P und damit dessen Signallaufzeit entspricht.
- Wie aus den anhand der Figuren 1 und 2 vorgestellten bevorzugten Ausführungsbeispielen hervorgeht, ist es die Aufgabe der Überlagerungsstufe Ü, ein Signal zu erzeugen, dessen Länge der Verzögerungszeit im Prüfling F entspricht. Da aber hierbei auch Signale entstehen, deren Länge mit der Verzögerungszeit nichts zu tun hat, ist ein Selektor SE vorgesehen, welcher nur die Signale an die Glättungsstufe GL weitergibt, die eine Aussage über die Verzögerungszeit im Prüfling P enthalten.
- Die in den Figuren 1 und 2 dargestellten Anordnungen lassen sich ohne Schwierigkeiten als integrierte Halbleiterschaltungen realisieren.
- 2 Figuren 6 Patentansprüche
Claims (6)
- P a t e n t a n s p r ü c h e 1. Vorrichtung zum bestimmen der Laufzeit in elektronischen Schaltungen, dadurch gekennzeichnet, daß ein periodische Impulse abgebender Impulsgeber (G) sowohl an den Signaleingang des zu testenden Signalweges (p) der elektronischen Schaltung als auch an den einen Eingang einer Überlagerungsstufe (Ü) und der Ausgang des zu testenden Signalweges (P) an den anderen Eingang dieser Überlagerungsstufe (Ü) angeschlossen ist, daß außerdem die Überlagerungsstufe (Ü) symmetrisch hinsichtlich. der Laufzeiten zwischen ihren beiden Eingängen und ihrem Signalausgang ausgebildet ist, daß ferner der Signalausgang der Uberlagerungsstufe (Ü) über einen Selektor (SE) an eine Glättungsstufe (GL) geschaltet ist und daß schließlich der Selektor (SE) - ggf. in Verbindung mit dem Impulsgeber (G) - derart ausgestaltet ist, daß lediglich ein der Zeitdauer der Verzögerung der Signale längs des zu testenden Signalweges (P) entsprechender Impuls am Signalausgang des Selektors (SE) erscheint.
- 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Impulsgeber (G) mit zwei Signalausgängen derart ausgestattet ist, daß an den beiden Signalausgängen zueinander synchrone und invertierte Rechteckimpulse erscheinen.
- 3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Überlagerungsstufe (Ü) ein Exklusiv-ODER-Gatter mit zwei logischen Eingängen und als Selektors (SE) ein UND-Gatter mit zwei logischen Eingängen verwendet ist, daß dabei der eine logische Eingang der Überlagerungsstufe (Ü) unmittelbar mit einem Signalausgang des Impulsgebers (G) und der eine logische Eingang des Selektors (SE) ebenfalls unmittelbar mit einem Signalausgang des Impulsgebers (G) verbunden ist und daß schließlich der zweite logische Eingang der Uberlage- rungsstufe (Ü) über den zu testenden Signalweg (P) an einem Signalausgang des Impulsgebers (G) und der zweite logische Eingang des Selektors (SE) am logischen Ausgang der Überlagerungsstufe (Ü) liegt.
- 4. Vorrichtung nach Anspruch 2 und 3, d a d u r c h g e k e n nzeichnet, daß der Signaleingang des zu testenden Signalweges (P) und der eine Signaleingang der Überlagerungsstufe (Ü) unmittelbar von dem einen Signalausgang des Impulsgebers (G) beaufschlagt sind, während der nicht mit dem Signalausgang der Überlagerungsstufe (Ü) verbundene Signaleingang des Selektors (SE) alternativ auf beide Signalausgänge des Impulsgebers schaltbar ist.
- 5. Vorrichtung nach Anspruch 1 oder 2, d a d u r c h g e k e n n -zeichnet, daß als Überlagerungsstufe (Ü) zwei einander gleiche Komparatoren (K1, K2) verwendet sind, deren beide Signalausgänge gemeinsam - ggf. über je einen Widerstand - mit dem Signalausgang der Überlagerungsstufe (Ü) verbunden sind und deren Referenzeingang durch je eine Gleichspannung (U1, U2) und deren Signaleingang durch die vom Impulsgeber (G) gelieferten Signale beaufschlagt ist, daß dabei der eine Ausgang des Impulsgebers (G) über den zu testenden Signalweg (P) an den Signaleingang des einen Komparators (K1) und der andere Ausgang des Impulsgebers (G) unmittelbar an den Signaleingang des anderen Komparators (K2) gelegt ist und daß schließlich der Selektor (SE) als Gleichrichter, insbesondere als Diode, ausgebildet ist.
- 6. Vorrichtung nach den Ansprüchen 1 bis 5, dadurch kennzeichnet, daß als Glättungsglied (GL) ein Tiefpaßfilter mit Glättungskondensator und Widerständen (RC-Tiefpaß) verwendet ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782833608 DE2833608C2 (de) | 1978-07-31 | 1978-07-31 | Vorrichtung zum Bestimmen der Signallaufzeit in integrierten digitalen Halbleiterschaltungen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782833608 DE2833608C2 (de) | 1978-07-31 | 1978-07-31 | Vorrichtung zum Bestimmen der Signallaufzeit in integrierten digitalen Halbleiterschaltungen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2833608A1 true DE2833608A1 (de) | 1980-02-28 |
DE2833608C2 DE2833608C2 (de) | 1986-07-10 |
Family
ID=6045885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782833608 Expired DE2833608C2 (de) | 1978-07-31 | 1978-07-31 | Vorrichtung zum Bestimmen der Signallaufzeit in integrierten digitalen Halbleiterschaltungen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2833608C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1988009511A1 (en) * | 1987-05-29 | 1988-12-01 | Siemens Aktiengesellschaft | Process for determining the electrical duration of signal paths |
WO1988009510A1 (en) * | 1987-05-29 | 1988-12-01 | Siemens Aktiengesellschaft | Process for determining the electrical duration of signal sections |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2615787A1 (de) * | 1975-04-29 | 1976-11-11 | Ibm | Schaltungsanordnung zur pruefung der wechselstromeigenschaften von monolithisch integrierten halbleiterschaltungen |
-
1978
- 1978-07-31 DE DE19782833608 patent/DE2833608C2/de not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2615787A1 (de) * | 1975-04-29 | 1976-11-11 | Ibm | Schaltungsanordnung zur pruefung der wechselstromeigenschaften von monolithisch integrierten halbleiterschaltungen |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1988009511A1 (en) * | 1987-05-29 | 1988-12-01 | Siemens Aktiengesellschaft | Process for determining the electrical duration of signal paths |
WO1988009510A1 (en) * | 1987-05-29 | 1988-12-01 | Siemens Aktiengesellschaft | Process for determining the electrical duration of signal sections |
US5058087A (en) * | 1987-05-29 | 1991-10-15 | Siemens Aktiengesellschaft | Process for determining the electrical duration of signal paths |
Also Published As
Publication number | Publication date |
---|---|
DE2833608C2 (de) | 1986-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69031498T2 (de) | Analog-digital-umwandlung mit rauschverminderung | |
EP0048862A1 (de) | Verfahren zur Messung von Widerständen und Kapazitäten von elektronischen Bauelementen | |
DE3029532A1 (de) | Verfahren und anordnung zur bestimmung eines magnetfeldes, z.b. des erdfeldes | |
DE2833608A1 (de) | Vorrichtung zum bestimmen der laufzeit in elektronischen schaltungen | |
DE3026714C2 (de) | ||
DE1952235C2 (de) | Frequenzmesser zur Messung der Differenz zweier unbekannter Eingangsfrequenzen | |
DE2059924C3 (de) | Verfahren und Schaltungsanordnung zum Messen der Differenz zwischen als elektrische Spannungen oder Strome an fallenden Meßwerten | |
DE10324731A1 (de) | Verfahren und Schaltungsanordnung zur Detektion eines Füllstands einer Flüssigkeit | |
DE2547746C3 (de) | Vorrichtung zur Bildung des arithmetischen Mittelwertes einer Meßgröße | |
DE69013718T2 (de) | Schnell stabilisierbarer Spannungs-Frequenz-Umsetzer für Analog-Digital-Umwandlung hoher Geschwindigkeit. | |
DE2128724C2 (de) | Vorrichtung zum Messen der Relativbewegung eines als Signalquelle wirkenden Objekts | |
DE2203963C3 (de) | Schaltungsanordnung zur Verarbeitung von elektrischen Signalen | |
DE3612686C2 (de) | ||
EP0141122B1 (de) | Schaltungsanordnung zur Messung Kurzer Zeit | |
DE19652077C2 (de) | Verfahren und Einrichtung zur Abtastung eines periodischen Signals | |
DE1962333C3 (de) | AnaJog/DigitaJ-Umsetzer | |
DE2128130C3 (de) | Schaltungsanordnung zur stufenlosen Einstellung einer Ansprechschwelle | |
DE2750651C2 (de) | Schaltungsanordnung zur Ermittlung der Größe analoger Eingangssignale | |
DE2353425C3 (de) | Einrichtung zur digitalen Messung der örtlichen oder zeitlichen Lage und des Anstiegs der Flanken elektrischer Signale | |
AT393742B (de) | Digitaler wechselspannungs-effektivwertmesser | |
DE2430907C3 (de) | Schaltungsanordnung zum Feststellen von Änderungen der Impedanz biologischer Objekte | |
DE2315189A1 (de) | Testgeraet fuer digital-elektronik | |
DE2303331A1 (de) | Vorrichtung zur umwandlung eines linearen signals oder eines verhaeltnisses linearer signale zueinander in ein logarithmisches signal | |
DE2743815A1 (de) | Anordnung zum messen des ohmschen widerstands eines einseitig geerdeten, mit induktivitaeten oder kapazitaeten behafteten prueflings | |
DE1909469A1 (de) | Schaltungsanordnung zur Multiplikation von Analogsignalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |