DE19652077C2 - Verfahren und Einrichtung zur Abtastung eines periodischen Signals - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Abtastung eines periodischen Si­ gnals mit einem Speicherkondensator sowie eine Abtasteinrichtung zur Durchführung dieses Verfahrens. Bei Abtasteinrichtungen gattungsmäßiger Art wird der Spannungsverlauf eines Signals zur Messung durch einen Nadel­ impuls sehr kurzer Dauer abgetastet.

Außerdem ist beispielsweise aus der DE 32 36 728 C2 eine Schaltungsanordnung zum Abtasten und Speichern des Momentanwertes einer veränderbaren Ein­ gangsspannung in einem Speicherelement zu entnehmen, die eine Brücken­ schaltung aus Halbleiterschaltern enthält. Diese ist nur für digitale Videoda­ ten geeignet und weist einen hohen Bauelementeaufwand auf.

Nach Shannon wird das abzutastende Signal einem Tiefpaß mit einer Grenz­ frequenz zugeführt und die Abtastfrequenz muß mindestens doppelt so groß sein wie die Grenzfrequenz des Tiefpasses. Zum Abtasten selbst ver­ wendet man ein sogenanntes Sample and Hold-Glied. Das bedeutet, daß die abtastende Frequenz immer größer sein muß als die Frequenz des abzuta­ stenden Signals.

Ein anderes Problem besteht darin, z. B. schnelle periodische Signale mittels relativ langsamer Meß- oder Registriergeräte wie z. B. XY-Schreiber darzustel­ len. Ab einer bestimmten großen Frequenz des periodischen Signals läßt sich dieses nicht mehr direkt z. B. mit einem XY-Schreiber darstellen. D. h. dieser kommt außer "Tritt" und die Aufzeichnungen sind unbrauchbar. So ist es z. B. bisher nicht möglich, den Kollektorstrom- und den Kollektorspan­ nungsverlauf eines Zeilenendtransistors bei Bildröhren mit bsp. dem XY- Schreiber darzustellen sowie den Verlustleistungsverlauf des Zeilenendtran­ sistors meßtechnisch und zeichnerisch darzustellen.

Die Nachbildung des Spannungsverlaufs des periodischen Signals erfolgt bei einem Sample- and Hold-Glied z. B. dadurch, daß ein Kondensator zu einem bestimmten Zeitpunkt auf den aktuellen momentanen Spannungswert des zu messenden oder abzutastenden Signals geladen wird.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren an­ zugeben, mit dem periodische Signale auf möglichst einfache Weise dar­ stellbar sind, wobei die Geschwindigkeit der Darstellungsweise kleiner ist als die Geschwindigkeit des darzustellenden Signals. Ferner soll die Aufgabe gelöst werden, eine Abtasteinrichtung zur Durchführung des Verfahrens an­ zugeben.

Die erstgenannte Aufgabe wird erfindungsgemäß durch die kennzeichnen­ den Merkmale des Patentanspruchs 1 gelöst. Hiernach wird ein den Ab­ tastvorgang auslösendes Abtastsignal mit einer zum abzutastenden Signal synchronen und zeitlich sich änderndem Tastverhältnis erzeugt, wobei durch das zeitlich sich ändernde Tastverhältnis des Abtastsignals innerhalb jeder Periode des periodischen Signals ein Meßwert und in den darauffol­ genden Perioden entsprechend dem veränderten Tastverhältnis jeweils wei­ tere Meßwerte abgetastet werden, so daß der Spannungsverlauf des perio­ dischen Signals formgetreu und zeitlich gedehnt gemessen und für Verar­ beitungszwecke aufbereitet wird.

Die erfindungsgemäße Abtasteinrichtung ist durch die kennzeichnenden Merkmale gemäß Patentanspruch 7 gegeben und einfach und damit ko­ stengünstig aufzubauen. Ferner ist sie in der Handhabung sehr unempfind­ lich.

Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt.

Es zeigen:

Fig. 1: einen Teil der Steuerelektronik,

Fig. 2: verschiedene Signalverläufe,

Fig. 3: einen weiteren Teil der Steuerelektronik,

Fig. 4: eine Verstärkerschaltung,

Fig. 5: weitere Signalverläufe,

Fig. 6: eine Modifikation der Steuerelektronik,

Fig. 7: den Spannungsverlauf am Speicherkondensator

Die in Fig. 1 dargestellte Abtastschaltung 27 der erfindungsgemäßen Abta­ steinrichtung besteht als einem Kernstück aus dem Speicherkondensator 9, dessen Spannung D auf den aktuellen momentanen Spannungswert des pe­ riodischen Signals C geladen oder entladen wird. Der Auflade- bzw. Entlade­ vorgang erfolgt durch das den Abtastvorgang auslösende Abtastsignal A mit einer konstanten Frequenz und einem zeitlich sich ändernden Tastverhältnis wie dies bsp. in Fig. 5 dargestellt ist. d. h., daß sich das Verhältnis von High- Phase zu Low-Phase des Abtastsignals A zeitlich verändert. Dieses Abtastsi­ gnal A wird in der Steuerelektronik 28 gemäß Fig. 3 erzeugt. Durch das zeit­ lich sich ändernde Tastverhältnis des Abtastsignals A wird innerhalb jeder Periode des periodischen Signals C ein Meßwert, in den aufeinanderfolgen­ den Perioden werden jeweils entsprechend dem veränderten Tastverhältnis weitere Meßwerte abgetastet, so daß der Spannungsverlauf des periodi­ schen Signals C formgetreu und zeitlich gedehnt gemessen und für Verar­ beitungszwecke aufbereitet ist.

Fig. 3 zeigt, wie das den Abtastvorgang auslösende Abtastsignal A als Aus­ gangssignal des Komparators 17 der Steuerelektronik 28 gebildet wird. Dem negativen Eingang des Komparators 17 ist ein mit dem periodischen Signal C synchronisierte erste Sägezahnsignal E und seinem positiven Eingang ein zweites Sägezahnsignal F zugeführt, wobei die Frequenz des zweiten Säge­ zahnsignals F wesentlich kleiner als die Frequenz des ersten Sägezahnsignals E ist.

Vorzugsweise ist die Frequenz des ersten Sägezahnsignals E halb so groß wie die Frequenz des periodischen Signals C. Das erste Sägezahnsignal E wird in einem ersten Sägezahngenerator 15 und das zweite Sägezahnsignal F in ei­ nem zweiten Sägezahngenerator 16 der Steuerelektronik 28 erzeugt. Das Tastverhältnis des den Abtastvorgang auslösenden Abtastsignals A am Aus­ gang des Komparators 17 ändert sich zeitlinear. Diese zeitlineare Änderung des Tastverhältnisses des Abtastsignals A ergibt sich daraus, daß, wie Fig. 5 zeigt, das relativ schnelle erste Sägezahnsignal E mit dem relativ langsamen zweiten Sägezahnsignal F durch den Komparator 17 zum Schnitt gebracht wird. Die Zeitlinearität ergibt sich aus dem linearen Ansteigen von erstem und zweitem Sägezahnsignal E bzw. F.

Zur Aufladung oder Entladung des Speicherkondensators 9 auf den aktuel­ len momentanen Spannungswert des periodischen Signals C ist der Diffe­ renzverstärker 5, 6 als Bestandteil der Abtastschaltung 27 vorgesehen, des­ sen einem Eingang das periodische Signal C zugeführt ist. An seinem ande­ ren Eingang liegt das Potential D des Speicherkondensators 9 an. Der Diffe­ renzverstärker 1, 2 ist von dem aus dem Abtastsignal A gebildeten Abta­ stauslösesignal B' angesteuert, wobei die Ausgänge des Differenzverstärkers die Lade- und die Entladestromquelle 22, 10 ansteuern, über die der Spei­ cherkondensator 9 geladen oder entladen wird.

Der Differenzverstärker besteht aus den zwei Transistoren 5, 6, wobei die Basis des Transistors 5 vom periodischen Signal C angesteuert ist und die andere Basis des anderen Transistors 6 ist mit dem Potential D des Speicher­ kondensators 9 verbunden. Die Emitter der beiden Transistoren 5, 6 sind verbunden und sind über das aus dem Abtastsignal A gebildeten Abtastaus­ lösesignal B' angesteuert, wobei die Kollektoren der beiden Transistoren 5, 6 über die Widerstände 7 bzw. 8 mit negativer Versorgungsspannung -Uo ver­ bunden sind.

Durch Differenzieren des Abtastsignals A entsteht das Signal B und aus die­ sem das Abtastauslösesignal B', wobei letzteres Signal B' lediglich das über den Transistor 4 verstärkte Signal B darstellt. Zum Differenzieren des Abtast­ signals A ist das Widerstands-Kondensatorglied, bestehend aus dem Wider­ stand 2 und dem Kondensator 1 vorgesehen, wobei ein Anschluß des Wider­ stands 2 an positiver Versorgungsspannung +Uo anliegt. Der Abgriff von Wi­ derstand 2 und Kondensator 1 ist an die Basis des Transistors 4 geführt, des­ sen Kollektor mit den beiden Emittern der Transistoren 5 und 6 verbunden ist, wobei der Emitter des Transistors 4 über den Widerstand 3 mit der posi­ tiven Versorgungsspannung +Uo verbunden ist.

Zur Ladung bzw. Entladung des Speicherkondensators 9 auf den aktuellen momentanen Wert des periodischen Signals C ist der Ladetransistor 22 bzw. der Entladetransistor 10 vorgesehen, deren Kollektoren mit dem Potential D des Speicherkondensators 9 verbunden sind. Der Emitter des Ladetransi­ stors 22 ist über den Widerstand 23 mit der positiven Versorgungsspannung +Uo und der Emitter des Entladetransistors 10 ist über den Widerstand 11 mit der negativen Versorgungsspannung -Uo verbunden. Die Basis des Lade­ transistors 22 ist über den Kollektor des Transistors 20 angesteuert, dessen Emitter über den Widerstand 21 mit negativer Versorgungsspannung -Uo verbunden ist. Die Basis des Transistors 20 ist mit dem Widerstand 8 verbun­ den, wobei die Basis des Ladetransistors 22 über einen Widerstand und eine Paralellschaltung eines Widerstands 26 mit der Diode 25 mit der positiven Versorgungsspannung +Uo verbunden ist. Die Basis des Entladetransistors 10 ist mit dem Widerstand 7 verbunden. Der Speicherkondensator 9 liegt mit seinem Potential D am positiven Eingang des als Impedanzwandler fun­ gierenden Operationsverstärkers 12, der auch gemäß Fig. 4 mit den Wider­ ständen 13 und 14 beschaltet sein kann. Mit dem anderen Anschluß liegt der Speicherkondensator 9 an Massebezugspotential. Der Spannungsverlauf D des Speicherkondensators 9 und damit das Ausgangssignal Y des Impedan­ zwandlers 12 sind dem periodischen Signal C formgetreu und zeitlich ge­ dehnt nachgebildet.

Eine Modifikation zur Abtastschaltung 27 gemäß Fig. 1 zeigt die Fig. 6. Dort enthält die Abtastschaltung 27 statt des Lade- und Entladetransistors 22 bzw. 10 nur den Entladetransistor 10 und das Potential D des Speicherkon­ densators 9 ist statt dessen über den Widerstand 8 mit der positiven Versor­ gungsspannung +Uo verbunden.

Die erfindungsgemäße Abtasteinrichtung läßt sich anwenden zur langsamen Meßauswertung und Signalaufbereitung relativ schneller periodischer Signa­ le durch relativ langsame Meßgeräte bzw. relativ langsame Signalaufberei­ tungseinrichtungen. Insbesondere läßt sich die Abtasteinrichtung verwen­ den zur Meßaufzeichnung relativ schneller periodischer Signale mit bsp. dem XY-Schreiber.

Zur Erklärung der Funktionsweise sei zunächst auf die einfachere Modifika­ tion gemäß Fig. 6 Bezug genommen. Der Einfachheit halber sei das periodi­ sche Signal C bsp. Ein Sägezahnsignal, wie dies in Fig. 2 zum Ausdruck kommt. Am Ausgang des Komparators 17 der Fig. 3 steht das den Ab­ tastvorgang einleitende Abtastsignal A an. Dieses Abtastsignal A ist dem Dif­ ferenzierglied, bestehend aus dem Kondensator 1 und dem Widerstand 2 gemäß Fig. 6 zugeführt. Weiter ist der Basis des Transistors 5 des Differenz­ verstärkers, bestehend aus den Transistoren 5 und 6 das periodische Signal C zugeführt. An der Basis des Transistors 6 steht das Potential D des Speicher­ kondensators 9 an, der über den Widerstand 8 geladen wird mit einer Zeit­ konstanten entsprechend den Werten des Widerstandes 8 und des Konden­ sators 9 entsprechend der Fig. 7.

In Abhängigkeit von den Potentialen an den Basen der Transistoren 5 bzw. 6 des Differenzverstärkers schaltet nun der eine oder andere dieser Transisto­ ren in den leitenden Zustand, dessen Potential an der Basis Kleiner ist. Der Strom, der durch die Emitter-Kollektor-Strecke eines der Tranistoren 5 bzw. 6 fließt, ist nicht konstant, sondern hat die Form des am Ausgang des Diffe­ renzierglieds anstehenden Signals B (Fig. 2) mit Ausnahme der positiven Na­ delimpulse. Da das Signal B den pnp-Transistor 4 an dessen Basis ansteuert, gelangen nur die negativen Nadelimpulse dieses Signals B zur Wirkung. Dann kann zum Zeitpunkt des Auftretens eines solchen negativen Nadelimpulses, abgeleitet aus dem Signal B, ein entsprechender Strom über den Kollektor des Transistors 4 in den Differenzverstärker fließen. Der Kollektor des Transi­ stors 5 ist mit der Basis des Entladetransistors 10 verbunden, und dieser Verbindungspunkt liegt über den Widerstand 7 an der negativen Versor­ gungsspannung -Uo. Der eigentliche Abtastvorgang geschieht nun folgen­ dermaßen.

Das periodische Signal C sei ein Sägezahnsignal gemäß Fig. 2. Der Speicher­ kondensator wird über den Widerstand 8 geladen und am Speicherkonden­ sator 9 liege das Potential D an. Dieses sei zunächst größer als die Spannung des periodischen Signals C. Dadurch wird der Transistor 5 in den leitenden Zustand geschaltet. Erst wenn die positive Nadelspitze des Abtastauslösesi­ gnals B' in der Emitterleitung des Transistors 5 erscheint, fließt ein ebenso kurzer Strom durch den Kollektor dieses Transistors und steuert den Transi­ stor 10 an, der den Speicherkondensator 9 entlädt. Das Potential D am Spei­ cherkondensator wird für den kurzen Augenblick des positiven Nadelimpul­ ses B' verringert, (Fig. 2) bis das Potential des periodischen Signals C größer wird als das Potential D des Speicherkondensators 9. Auf diese Art und Weise tastet die Abtastschaltung 27 der vorliegenden Abtasteinrichtung aus einer Periode des periodischen Signals C einen Wert zum Zeitpunkt des Auftretens des positiven Nadelimpulses des Abtastauslösesignals B' ab. In der oder den darauffolgenden Perioden wird wieder ein Wert aus dem periodischen Si­ gnal C entsprechend abgetastet. Dann hat sich aber das Tastverhältnis des Abtastsignals A verändert und damit tritt der positive Impuls des Abtastaus­ lösesignals B' an einem anderen Phasenort oder zu einem anderen Zeit­ punkt in Bezug auf das vorhergehende periodische Signal C auf. Somit wird das periodische Signal formgetreu und zeitlich gedehnt abgetastet. Die Fig. 7 zeigt in vergrößerter Darstellung den verlauf des Potentials D zum Zeit­ punkt des Abtastens.

Die Fig. 1 zeigt die Abtastschaltung 27, die allgemeiner einsetzbar ist. Dazu ist der Widerstand 8 in Fig. 6 durch den Ladetransistor 22 samt Beschaltung ersetzt. Die Basis des Transistors 22 wird über den Kollektor des Transistors 20 angesteuert, dessen Basis vom Kollektor des Transistors 6 des Differenz­ verstärkers angesteuert wird. Alle anderen Verhältnisse sind die gleichen. Durch diese schaltungstechnischen Maßnahmen wird der Speicherkonden­ sator 9 zum Zeitpunkt des Abtastens auf den momentanen aktuellen Wert des periodischen Signals entladen oder geladen. Dies hängt davon ab, wel­ ches Potential an den Basen der Transistoren 5 bzw. 6 größer oder kleiner ist. Ist das Potential des periodischen Signals C bsp. kleiner als das Potential D, so wird der Entladetransistor 10 angesteuert und der Speicherkondensa­ tor 9 für die Dauer des positiven Nadelimpulses B' entladen. Im umgekehr­ ten Fall wird über den Transistor 6 der Transistor 20 angesteuert, der wie­ derum den Ladetransistor 22 aktiviert für die Dauer des positiven Nadelim­ pulses B', und der Speicherkondensator 9 wird geladen auf den momenta­ nen aktuellen Wert des abzutastenden periodischen Signals C. Die Variante, daß die erste Sägezahnspannung E des ersten Sägezahngenerators 15 die halbe Frequenz des periodischen Signals C hat, hat den Vorteil, daß der kom­ plette Verlauf des periodischen Signals C auch während des nächsten, nicht zur Triggerung führenden Synchronzeitpunktes erfaßt werden kann.

Mit dieser vorliegenden Abtasteinrichtung läßt sich bsp. Die Verlustleistung von Zeilenendstufentransistoren automatengerecht messen.

Claims (16)

1. Verfahren zur Abtastung eines periodischen Signals (C) mittels eines Spei­ cherkondensators (9), gekennzeichnet durch folgende Verfahrensschritte:

• a) Erzeugung eines zum periodischen Signal (C) synchronen Abtastsignals (A) mit einem zeitlich sich ändernden Tastverhältnis,
• b) Auslösung eines Abtastvorganges in dem das Tastverhältnis des Ab­ tastsignals (A) definierenden Zeitpunkt (t₂), indem
• c) der Speicherkondensator (9) derart aufgeladen bzw. entladen wird, daß die Ladespannung als Meßwert auf den momentanen Spannungs­ wert des periodischen Signals (C) geführt wird, und
• d) weitere Meßwerte aufgrund des sich zeitlich ändernden Tastverhält­ nisses des Abtastsignals (A) erzeugt werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Abtastvor­ gang als Vergleich des momentanen Spannungswertes des periodischen Si­ gnals (C) mit der Ladespannung am Speicherkondensator (9) durchgeführt wird, wobei in Abhängigkeit des Vergleichsergebnisses eine Ladung oder Entladung zur Angleichung der Ladespannung des Speicherkondensators (9) an den momentanen Spannungswert des periodischen Signals (C) erfolgt.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß sich das Tastverhältnis des Abtastsignals (A) zeitlinear ändert.

4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekenn­ zeichnet, daß zur Erzeugung des Abtastsignals (A) ein erstes, mit dem perio­ dischen Signal synchronisiertes periodisches Signal (E) und ein zweites perio­ disches Signal (F) erzeugt wird, wobei die Frequenz des zweiten periodi­ schen Signals (F) wesentlich kleiner ist als die Frequenz des ersten periodi­ schen Signals (E) und daß durch Vergleich der Amplituden des ersten und zweiten periodischen Signals der Zeitpunkt (t₂) gleicher Amplituden festge­ stellt wird, der das Tastverhältnis des Abtastsignals (A) bestimmt.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das erste und zweite periodische Signal (E, F) sägezahnförmig erzeugt werden.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Frequenz des ersten Sägezahnsignals (E) halb so groß ist wie die Frequenz des periodi­ schen Signals (C).

7. Abtasteinrichtung zur Durchführung des Verfahrens nach einem der vor­ angehenden Ansprüche, dadurch gekennzeichnet, daß das Abtastsignal (A) einem Differenzverstärker (5, 6) als Vergleichseinrichtung zugeführt wird, an dem gleichzeitig sowohl das periodische Signal (C) als auch die Ladespannung (D) des Speicherkondensators (9) anliegt.

8. Abtasteinrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Ausgänge des Differenzverstärkers (5, 6) je eine Lade- und Entladestromquel­ le (10, 22) ansteuern, über die der Speicherkondensator (9) geladen oder entladen wird.

9. Abtasteinrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß das Abtastsignal (A) zur Erzeugung eines Abtastauslösesignals (B') über ein Differenzierglied (1, 2) dem Differenzverstärker (5, 6) zugeführt wird.

10. Abtasteinrichtung nach einem der Ansprüche 7 bis 9, dadurch gekenn­ zeichnet, daß der Differenzverstärker aus zwei Transistoren (5, 6) besteht, wobei die Basis des einen Transistors (5) vom periodischen Signal (C) ange­ steuert ist und die andere Basis des anderen Transistors (6) mit dem Poten­ tial (D) des Speicherkondensators (9) verbunden ist, und daß die Emitter der beiden Transistoren (5, 6) verbunden sind und über das Abtastauslösesignal (B') angesteuert sind, wobei die Kollektoren der beiden Transistoren (5, 6) über Widerstände (7 bzw. 8) mit negativer Versorgungsspannung (-Uo) ver­ bunden sind.

11. Abtasteinrichtung nach einem der Ansprüche 9 oder 10, dadurch ge­ kennzeichnet, daß das Differenzierglied zum Differenzieren des Abtastsi­ gnals A aus einem Widerstands-Kondensatorglied mit dem Widerstand (2) und dem Kondensator (1) besteht, wobei ein Anschluß des Widerstands (2) an positiver Versorgungsspannung (+Uo) anliegt und an dem einen An­ schluß des Kondensators (1) das Signal (A) anliegt und der Abgriff von Wider­ stand (2) und Kondensator (1) an die Basis eines Transistors (4) geführt ist, dessen Kollektor mit den beiden Emittern der Transistoren (5) und (6) ver­ bunden ist, wobei der Emitter des Transistors (4) über einen Widerstand (3) mit der positiven Versorgungsspannung (+Uo) verbunden ist.

12. Abtasteinrichtung nach einem der Ansprüche 7 bis 11, dadurch gekenn­ zeichnet, daß zur Ladung bzw. Entladung des Speicherkondensators (9) auf den aktuellen momentanen Wert des periodischen Signals (C) als Lade­ stromquelle ein Ladetransistor (22) bzw. als Entladestromquelle ein Entlade­ transistor (10) vorgesehen sind, deren Kollektoren mit dem Potential (D) des Speicherkondensators (9) verbunden sind und der Emitter des Ladetransi­ stors (22) über einen Widerstand (23) mit der positiven Versorgungsspan­ nung (+Uo) und der Emitter des Entladetransistors (10) über einen Wider­ stand (11) mit der negativen Versorgungsspannung (-Uo) verbunden ist.

13. Abtasteinrichtung nach einem der Ansprüche 7 bis 11, dadurch gekenn­ zeichnet, daß zur Ladung bzw. Entladung des Speicherkondensators (9) auf den aktuellen momentanen Wert des periodischen Signals (C) als Lade­ stromquelle ein mit der positiven Versorgungsspannung (+Uo) verbundener Widerstand (8) bzw. als Entladestromquelle ein Entladetransistor (10) vorge­ sehen sind, wobei der Kollektor des Entladetransistors (10) mit dem Poten­ tial (D) des Speicherkondensators (9) und dessen Emitter über einen Wider­ stand (11) mit der negativen Versorgungsspannung (-Uo) verbunden ist.

14. Abtasteinrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Basis des Ladetransistors (22) über den Kollektor eines Tranistors (20) ange­ steuert ist, dessen Emitter über einen Widerstand (21) mit negativer Versor­ gungsspannung (-Uo) verbunden ist, und daß die Basis des Transistors (20) mit dem Widerstand (8) verbunden ist, wobei die Basis des Ladetransistors (22) über einen Widerstand (24) und einer Parallelschaltung eines Wider­ stands (26) mit einer Diode (25) mit der positiven Versorgungsspannung (+Uo) verbunden ist.

15. Abtasteinrichtung nach einem der Ansprüche 12 bis 14, dadurch ge­ kennzeichnet, daß die Basis des Entladetransistors (10) mit dem Widerstand (7) verbunden ist.

16. Abtasteinrichtung nach einem der Ansprüche 7 bis 15, dadurch gekenn­ zeichnet, daß der Speicherkondensator (9) mit seinem Potential (D) einem Impedanzwandler (12) zugeführt ist und mit seinem anderen Anschluß an Massebezugspotential liegt.