DE2826321B2 - Digitaler Frequenzteiler - Google Patents

Description

Die Erfindung bezieht sich auf einen digitalen Frequenzteiler für ein beliebig einstellbares ganzzahliges Teilungsve^iältnis mit einem programmierbaren Teiler.

In der Trägerfrequenziechnik werden neben den eigentlichen Trägerfrequenzen, &*. durch Vervielfachung aus einer Steuerfrequenz gewonnen werden, auch solche Frequenzen benötigt, die keine Vielfachen einer Steuerfrequenz sind. Die Ableitung solcher Frequenzen aus schon vorhandenen Trägerfrequenzen über Frequenzteilung, -Vervielfachung und Mischung wird dabei bevorzugt angewendet Wird ein Mischer mit einer von einem Frequenzteiler kommenden Impulsfolge angesteuert, so sollte diese wegen der Unterdrückung der geradzahligen Harmonischen symmetrisch sein.

Aus der US-PS 39 76 946 ist eine Schaltungsanordnung zur Erzeugung einer Ausgangsfrequenz durch Frequenzteilung einer Eingangsfrequenz durch einstellbare Teilerzahlen unter Verwendung eines ersten einstellbaren Frequenzteilers, an dessen Ausgang die Ausgangsfrequenz abgenommen wird und eines als einstellbare Auswahlschaltung geschalteten weiteren Frequenzteilers bekannt, dessen Zähleingang die Ausgangsfrequenz zugeführt wird. Die Eingangsfrequenz wird dem Zähleingang des ersten Frequenzteilers über ein Gatter zugeführt, dessen anderer Eingang mit dem Ausgang der Auswahlschaltung so verbunden ist, daß' jedes Ausgangssignal der Auswahlschaltung eine vorgegebene Anzahl von Impulsen der Eingangsfrequenz unterdrückt

Aufgabe der vorliegenden Erfindung ist es, eine Teilerschaltung zu schaffen, die unabhängig vom Teilungsfaktor immer symmetrische Impulse (Tastverhältnis 1 : I) am Ausgang abgibt. Der Teiler soll dabei einfach programmierbar sein.

Zur Lösung dieser Aufgabe wird der digitale Frequenzteiler derart ausgebildet, daß dem programmierbaren Teiler, der bei ungeradzahligem Teilungsverhältnis auf die Hälfte des nächsthöheren geradzahligen Teilungsfaktors und bei geradzahligem Teilungsverhältnis auf die Hälfte des Teilungsfaktors eingestellt wird, eine bistabile Kippstufe mit dem TeilungsverhäJtnis 2:1 nachgeschaltet ist, daß der eine Ausgang der bistabilen Kippstufe mit dem einen Eingang eines NAND-Gatters, dessen anderer Eingang bei ungeradzahligen Teilungsfaktoren mit einer logischen »1« und bei geradzahligem Teilungsfaktor mit einer logischen »0« belegt ist, verbunden ist, daß der Ausgang des NAND-Gptters an den einen Eingang eines Exclusiv-ODER-Gatters geführt ist, an dessen anderem Eingang die Spannung mit der zn teilenden Frequenz liegt, und daß der Ausgang dieses Exclusiv-ODER-Gatters mit dem Eingang des programmierbaren Frequenzteilers ver bunden ist.

Durch diese Maßnahmen erhält man einen digitalen Frequenzteiler für beliebig einstellbare ganzzahlige Teilungsverhältnisse, der auch bei ungeradzahligen Teilungsverhältnissen stets symmetrische Ausgangsim pulse abgibt

Anhand des Ausführungsbeispiels nach F i g. 1 und des Diagramms nach F i g. 2 wird die Erfindung näher erläutert Die Schaltungsanordnung zeigt Fig. 1.

Die neue Teilerschaltung besteht aus einem programmierbaren Teiler 1, dem eine bistabile Kippstufe 2, z. B. ein Flip-Flop (Teilungsfaktor 2 :1) nachgeschaltet ist

Der Ausgang der Kippstufe 2 gibt die gewünschte geteilte Frequenz ab und ist mit einem Eingang des

jo NAND-Gatters 3 verbunden. Am zweiten Eingang des NAND-Gatters 3 liegt ein log »0«- oder log »1 «-Signal an, um zwischen gerad- oder ungeradzahliger Teilung zu unterscheiden. Der Ausgang des NAND-Gatters 3 ist mit einem Eingang eines EXOR-Gatters (Exklusiv-

J5 ODER-Gatter) 4 verbunden. Am zweiten Eingang des Exclusiv-ODER-Gatters 4 liegt die Spannung mit der zu teilenden Frequenz an. Der Ausgang des EXOR-Gatters 4 ist mit dem Eingang des programmierbaren Teilers 1 verbunden.

Die Funktion des Teilers für ungei adzahlige Teilungsfaktoren Af ist wie folgt: Der programmierbare Teiler 1 wird auf die Hälfte des nächsthöheren geradzahligen

Teilungsfaktors m = —=— eingestellt da eine direkte

Teilung durch eine halbe ungeradzahlige Zahl nicht möglich ist

Der gewünschte Teilungsfaktor m = -=- ist aber

erreichbar, wenn der mit dem programmierbaren Teiler

^w eingestellte Teilungsfaktor m(=?L?Ll\\im eine halbe

Eingangsperiode früher erreicht wird. Eine halbe Eingangsperiode entspricht der Zeitdauer von positiver zu negativer Flanke — oder umgekehrt — eines symmetrischen Eingangsimpulses.

Die Verschiebung um eine halbe Eingangsperiode erfolgt mit dem Exclusiv-ODER-Gatter 4. Liegt nämlich an einem Eingang eine logische »0«, so passieren die am anderen Eingang anliegenden Eingangsimpulse des

bo EXOR-Gatters 4 unbeeinflußt. Liegt aber eine logische »1« am Eingang, so werden die Eingangsimpulse invertiert. Die Steuerung des EXOR-Gatters 4 erfolgt durch das Flip-Flop 2. Damit wird nach Erreichen des eingestellten Zählstandes am programmierten Teiler

fi5 das Flip-Flop 2 abwechselnd eine logische »0« bzw. »1« anzeigen. Die Eingangsimpulse werden das EXOR-Gatter 4 ungehindert oder invertiert passieren. Somit wird mit jedem Wechsel der eingestellte Zählerstand am

programmierbaren Teiler um eine halbe Eingangsperiode früher erreicht

Die Funktion des Teilers für geradzahlige Teilungsfaktoren M wird nachstehend beschrieben. Durch Anlegen einer logischen »0« am Steuereingang des NAND-Gatters 3 wird die Rückführung vom Flip-Flop 2 zum EXOR-Gatter 4 außer Funktion gesetzt. Damit verhält sich der Teiler wie ein normaler Binärteiler mit nachgeschaltetem Zweierteiler zur Symmetrierung des Ausgangsimpttises. Der zu programmierende Teiler

wird auf den halben Teilungsfaktor m =y eingestellt

Zwischen dem Ausgang des programmierbaren Teilers 1 und dem Eingang des Flip-Flops 1 steht die doppelte Ausgangsfrequenz zur Verfügung. Zum Einstellen des Teilungsfaktors Λ/oder M sind nicht mehr Anschlüsse nötig, als bei einem üblichen n-bit-Zähler (N oder M < 2 "). Die Teilerschaltung ist vollintegrierbar.

In F i g. 2 ist das Impulsdiagramm für ungeradzahlige Teilungsverhältnisse dargestellt Die erste Reihe zeigt die Eingapgsimpulse am Eingang des Exclusiv-ODER-Gatters 4. Wenn an dem einen Eingang des NAN D-Gatters 3 eine logische »1« anliegt so entsteht am Ausgang des Exclusiv-ODER-Gatters 4 die mit A bezeichnete Ausgangsimpulsreihe, die in der zweiten Zeile dargestellt ist Dabei wird von einem Frequenzteiler mit dem Teilungsfaktor 11:1 ausgegangen. Der programmierbare Teiler 1 ist dabei auf ein Teilungsverhältnis 6 :1 eingestellt Nach jedem Exclusiv-ODER-Gatters der darauffolgende siebte Impuls umgekippt wodurch eine halbe Periode früher der gewünschte Teilungsfaktor erreicht wird. Am Ausgang des programmierbaren Teilers liegt die in der dritten Zeile dargestellte, mit B bezeichnete Impulsreihe an, während am Ausgang des NAND-Gatters 3 die mit Cbezeichnete, in der vierten Zeile dargestellte Impulsreihe erhalten wird.

Hierzu 1 BIaU Zeichnungen

Claims (1)

1. Patentanspruch;

   Digitaler Frequenzteiler für ein beliebig einstellbares ganzzabliges Teilungsverbältnis, mit einem programmierbaren Teiler, dadurch gekennzeichnet, daß dem programmierbaren Teiler (1), der bei ungeradzahligem Teilungsverhältnis auf die Hälfte des nächsthöheren geradzahligen Teilungsfaktors und bei geradzahligem Teilungsverhältnis auf die Hälfte des Teilungsfaktors eingestellt wird, eine bistabile Kippstufe (2) mit dem Teüungsverhältnis 2:1 nachgeschaltet ist, daß der eine Ausgang der bistabilen Kippstufe mit dem einen Eingang eines NAN D-Gatters (3), dessen anderer Eingang bei ungeradzahligen Teilungsfaktoren mit einer logischen »1« und bei geradzahligem Teilungsfaktor mit einer logischen »0« belegt ist, verbunden ist, daß der Ausgang des NAND-Gatters (3) an den einen Eingang eines Exclusiv-ODER-Gatters (4) geführt ist, an dessin anderem Eingang die Spannung mit der zu teilenden Frequenz liegt, und daß der Ausgang dieses Exclusiv-ODER-Gatters (4) mit dem Eingang des programmierbaren Frequenzteilers (1) verbunden ist