DE2826175A1

DE2826175A1 - Verfahren und vorrichtung zur umwandlung von strichkodesignalen

Info

Publication number: DE2826175A1
Application number: DE19782826175
Authority: DE
Inventors: Chris Alan Balthrop; Hendry Adolph Daboub; Charles Richard Henderson
Original assignee: E Systems Inc
Current assignee: Raytheon Co
Priority date: 1977-10-03
Filing date: 1978-06-15
Publication date: 1979-04-05
Also published as: JPS5455122A; US4146175A; GB1604208A; JPS6275550U; FR2404960B1; FR2404960A1; CA1118107A; BE868407A

Description

Die Erfindung betrifft einen Strichkodewandler für die Umwandlung eines ersten Strichkodes in einen zweiten Strichkode.

Ein Mehrstrichkode, beispielsweise ein üblicher Dreistrichkode, wird normalerweise von einem optischen Leser aufgenommen, der die Mehrbitanordnungen abtastet und diese in Striche und Zwischenräume darstellende elektrische Signale für einen Datenprozessor umwandelt, welcher die von der Strichanordnung dargestellte Dezimalzahl durch Vergleich mit verschiedenen vorgegebenen Bitanordnungen feststellt. Da derartige Strichkodes durch Hochgeschwindigkeitsdrucker aufgebracht werden, können Verzeichnungen, beispielsweise Tintenspritzer, vorliegen, die die Qualität des Strichkodes vermindern. Das zeitlich richtige Aufbringen jedes Striches oder der Abstand benachbarter Striche schwanken beträchtlich. Außerdem bewirken ein Nachziehen des gezeichneten Strichs ebenso wie kleine Schmutzteilchen zwischen den Strichen ein überbrücken und Verschmieren der Striche, die das Lesen derartiger Strichkodes erschweren. Diese Erschwerung führt unter anderem dazu, daß falsche Dezimalzahlen gelesen werden.

809814/0620

Beim Lesen von Strichkodes mit Hilfe von optischen Lesern führen somit Druckbildschwankungen unter Umständen zu falschen Zahlerkennungen. Ebenso können Krümmungen oder andere Verzerrungen der Kodestriche einen Erkennungsfehler hervorrufen. Derartige Lesefehler wurden festgestellt, wenn übliche Dreistrichkodes mit optischen Zeichenlesegeräten gelesen wurden. Zum Ausgleich von derartigen Druckfehlern bedient man sich bereits der Schwellwertentscheidung, bei der eine Entscheidung zwischen verschiedenen theoretisch möglichen richtigen Kodeformationen getroffen wird. Die Schwellwertentscheidung unterliegt jedoch ebenfalls kleinen Fehlern.

Heutzutage besteht aber ein Bedürfnis nach schnellem und genauen Lesen von Strichkodes, beispielsweise für die Postverteilung oder die Schriftstückserkennung und -sortierung, die im Banken- und Versicherungswesen einen wesentlichen Teil des Arbeitsaufwandes ausmachen. Die schnelle und genaue Feststellung von Daten ist ferner im Eisenbahn- und Speditionswesen ebenso wichtig wie bei der Lagerführung großer Kaufhäuser, bei denen Gegenstände schnell und genau auffindbar bzw. abrufbar sein müssen.

Daher haben sich in Geschäftszweigen, in "denen große Mengen von Schriftstücken zu handhaben sind, in zunehmendem Maße von kodierten Daten gesteuerte automatische Sortieranlagen durch-

9098U/0620

gesetzt. Dabei werden die Schriftstücke entweder gerade an der Anlage vorbeigeführt oder mechanisch oder pneumatisch gegen einen Rotationszylinder gepreßt. Zum genauen und zuverlässigen Lesen der kodierten Schriftstückinformation sind Anlagen erforderlich, die nicht nur mit einem scharfen Umriß versehene kodierte Daten lesen können.

Da die in Verbindung mit hin und her bewegbaren Gütern oder Verkaufsgegenständen verwendeten kodierten Daten häufig beschädigt werden, ist es eine der Grundanforderungen an automatische Zeichenleseanlagen, daß sie trotzdem zuverlässiger als der Mensch arbeiten. Bei beweglichen Datenträgern müssen die Erkennungsanlagen Gegenstände identifizieren können, die mit einer Geschwindigkeit von 90 km/Std. oder mehr daran vorbeilaufen. Außerdem müssen sie den Strichkode innerhalb weiter Temperaturbereiche sowie unter Einwirkung von Schwingungen und Stoßen lesen können. Trotz der großen Strichtoleranzen bezüglich Breite, Höhe und Neigung der Kodestriche eines sich bewegenden Kodeträgers muß die gelesene Information exakt stimmen.

Es ist daher Aufgabe der Erfindung, ein verbessertes Verfahren sowie eine Vorrichtung zur Durchführung des Verfahrens zum Lesen von Strichkodes zu schaffen.

Zur Lösung dieser Aufgabe dient ein Verfahren gemäß Hauptanspruch. Danach wird ein Strich/Halbstrich-Kode in einem Format verwendet,

bei dem gegenüber den bekannten Kodes mit drei Zwischenräumen lediglich zwei benachbarte Zwischenräume verwendet werden. Die Genauigkeit und Zuverlässigkeit der ausgegebenen Daten ist dadurch wesentlich höher, wenn einer oder mehrere der erwähnten Faktoren vorliegen. Der erfindungsgemäße Strich/Halbstrich-Kode wird von einem bekannten optischen Leser und zur Verarbeitung für bekannte Geräte, beispielsweise gemäß US-PS 3 875 in ein übliches Dx'eistrichkodesignal umgewandelt. Die Erfindung schafft ferner einen von elektrischen Signalen entsprechend dem Strich/Halbstrich-Kode angesteuerten Wandler zur Erzeugung von Signalen, die einen üblichen Dreistrichkode darstellen. Ferner betrifft die Erfindung ein Verfahren zum Lesen von Strich/Halbstrich-Kodes in benachbarter Zwischenraumanordnung zur Umwandlung in ein Dreistrichkodeformat.

Das erfindungsgemäße Verfahren zum Umwandeln von Strichkodesignalen einer ersten Anordnung in Strichkodesignale einer zweiten Anordnung, wobei die erste Anordnung vier Striche aufweist, umfaßt zunächst das Dekodieren der Strichkodesignale der ersten Anordnung und die Erzeugung einer entsprechenden Dezimalzahl, sofern Strichsegmente an vorbestimmten Stellen auftreten. Hierauf wird ein Binärkodesignal erzeugt, das eine dezimale Basiszahl entsprechend einer Strichsegmentanordnung darstellt.

809614/0620

Gemäß Erfindung umfaßt der Strichkodesignalwandler einen Speicher für die Strichkodesignale der ersten Kodestrichanordnung und einen von den gespeicherten Signalen angesteuerten Dekodierer zur Erzeugung von Strichkodesignalen einer zweiten Anordnung.

Die Erfindung wird im folgenden anhand der Figuren näher erläutert; es zeigen:

Fig. 1 ein Blockschaltbild eines Gerätes zum Lesen eines Trinär-/Halbstrich-Kodes;

Fig. 2 eine Darstellung des Zusammenhangs von einer Dezimalzahl , einem üblichen Dreistrichkode und dem erfindungsgemäßen Trinärkode;

Fig. 3 Kurvenverläufe von Datenimpulsen und Taktimpulsen des Strichkodelesers aus Fig. 1 für jede der drei möglichen Strichsegmentanordnungen des Trinärkodes gemäß Fig. 2;

Fig. 4 eine Anzahl von Daten- und Taktimpulsen des Strichkodelesers gemäß Fig. 1 für die Zahlen 0 bis 9 und zugehörige Binärimpulsfolgen;

Fig. 5 ein Bockschaltbild des Trinär/Binär-Wandlers aus Fig. 1 für die Aufnahme von Daten- und Taktimpulsen und die Erzeugung einer binär kodierten Ausgabe;

9098U/0620

Fig. 6 ein detailliertes Logikschaltbild für den erfindungsgemäßen Trinär/Binär-Wandler.

Fig. 1 zeigt einen optoelektrischen Strichkodeleser 10, der beispielsweise als lichtempfindliches Element eine Bildverstärkerröhre gemäß US-PS 3 875 419 zur Aufnahme von sichtbarem und nahem Infrarot-Licht dient, das vom Kode 12 eines Schriftstücks 14 reflektiert wird. Der Kode umfaßt Vollstriche 12a und Halbstriche 12b, wobei zwei Striche eine bestimmte Dezimalzahl darstellen.

Der Strichkodeleser 10 spricht auf vom Kode 12 reflektiertes Licht an und erzeugt eine Datenimpulsfolge D auf einer Leitung 16 sowie eine Taktimpulsfolge S auf einer Leitung 18. Der Strichkodeleser 10 besitzt eine übliche Schaltung zur Erzeugung der Datenimpulsfolge auf der Leitung 16 und der Taktimpulsfolge S auf der Leitung 18. Diese Impulsfolgen werden einem Trinär/ Binär-Wandler 20 eingegeben, der daraus auf einem Kanal 22 eine übliche Binär-Datenimpulsfolge erzeugt, die auf übliche Weise weiterverarbeitbar ist.

Fig. 2 zeigt verschiedene Strichkodeanordnungen entsprechend verschiedenen Dezimalzahlen sowie einen üblichen Dreistrich-Binärkode. Der Trinärkode mit zwei nebeneinander liegenden Strichen besitzt in zwei benachbarten Spalten vier Segment-

9098U/0620

Stellungen. Beispielsweise ist für die Dezimalzahl O ein halber Strich 24 an der linken oberen Strichsegmentstelle und ein halber Strich 26 an der rechten unteren Strichsegmentstelle angeordnet. Für die Dezimalzahl 1 befindet sich ein halber Strich 28 an der linken unteren Strichsegmentstelle und ein halber Strich 30 an der rechten oberen Strichsegmentstelle. Gegenüber dem entsprechenden Dreistrichbinärkode erkennt man aus Fig. 2, daß der Abstand zwischen benachbarten Strichen unkritischer und die Auflösung eines gesamten, auf ein Schriftstück 14 gedruckten Strichkodes 12 besser ist. Im gleichen Bereich, in dem für einen bekannten Binärkode drei Striche untergebracht werden müssen, sind beim Trinärkode gemäß Fig. lediglich zwei Striche unterzubringen.

Die Ziffern 2 bis 9 geben außerdem eine eindeutige Kombinationsanordnung von Vollstrichen und Halbstrichen an. So wird die Dezimalzahl 3 aus einem Halbstrich 32 an der linken unteren Segmentstelle und einem Vollstrich 34 dargestellt, der die obere und untere Stelle des rechten Segmentstreifens bildet. Für andere Zahlen existieren verschiedene Kombinationen von Vollstrichen und Halbstrichen, wobei die Ziffer 7 durch zwei benachbarte Vollstriche 36 und 38 dargestellt ist. Man erkennt, daß die in Fig, 2 dargestellten Anordnungen abwandelbar sind, so daß zur Darstellung verschiedener Dezimalzahlen auch andere

809814/0620

Vollstrich- und Halbstrich-Anordnungen gewählt werden können.

Wird der Strichkodeleser 10 vom Kode 12 angesteuert, dann erzeugt er Datenimpulse auf der Leitung 16 und Taktimpulse auf der Leitung 18, deren Form und Anordnung den Vollstrich- und Halbstrichkodes entsprechen. Gemäß Fig. 3 führt ein vom Strichkodeleser 10 gelesener Vollstrichkode 40 zu einem Datenimpuls 42 auf der Leitung 16 und einem Taktimpuls 44 auf der Leitung 18. Jeder der Vollstriche 12a liefert somit gleichzeitig auftretende Daten- und Taktimpulse. Für einen Halbstrich in der jeweils linken oder rechten Strichsegmentstelle liefert der Strichkodeleser 10 einen Taktimpuls 48, während auf der Datenimpulsleitung 16 kein Impuls aufscheint. Für einen Halbstrichkode 50 in einer der beiden oberen Strichsegmentstellen liefert der Strickkodeleser 10 einen Datenimpuls 52 auf der Leitung 16, während auf der Taktimpulsleitung 18 kein Impuls aufscheint, Die jeweils auf den Leitungen 16 und 18 vorliegende Impulsanordnung liefert somit eine Darstellung der möglichen Strichkodeanordnungen .

Die Impulsanordnungen gemäß Fig, 3 werden einem Trinär/Binär-Wandler 20 eingegeben, der eine binäre Impulsfolge für die Weiterverarbeitung in bekannten Anlagen liefert. Beispielsweise wird die die Dezimalzahl 7 darstellende Impulsfolge 54 aus Fig, 4a über die Leitungen 16 und 18 dem Trinär/Binär-

8098H/0620

wandler 20 eingegeben. Die Impulsfolge 54 umfaßt aufeinanderfolgende Datenimpulse und gleichzeitig entsprechende Taktimpulse. Daraus liefert der Trinär/Binär-Wandler 20 die binäre Ausgabe 56 in Form von drei aufeinanderfolgenden Datenimpulsen und drei gleichzeitig aufeinanderfolgenden Taktimpulsen. Diese Ausgabe erscheint auf dem Kanal 22. Man erkennt aus Fig. 2, daß die Binärdarstellung der Dezimalzahl 7 drei Vollstriche ist, die den sechs Strichen 56 aus Fig. 4a entsprechen.

Fig. 4b zeigt eine Impulsfolge 58 auf den Leitungen 16 und 18, die der Dezimalzahl 6 entsprechen und dem Trinär/Binär-Wandler 20 eingegeben werden. Der Trinär/Binär-Wandler 20 liefert daraus den Binärkode 60 auf dem Kanal 22. Wiederum entspricht gemäß Fig. 2 der Impulsanordnung 60 die in Fig. 2 dargestellte Binäranordnung.

Fig. 4c zeigt eine Zweistrichtrinärkodeanordnung 62 der Dezimalzahl 5 und die aus dem Trinär/Binär-Wandler 20 gelieferte Dreistrichbinäranordnung 64,

Fig. 4d zeigt die Trinärdarstellung der Dezimalzahl 4, wobei ein Vollstrich die linken beiden Strichsegmente überdeckt und zu der vom Trinär/Binär-Wandler 20 erzeugten Binäranordnung 68 führt, die als Datenimpulsfolge über den Kanal 22 ausgegeben wird,

ORIGINAL INSPECTED

9098U/0620

Fig. 4g zeigt die Zweistrichtrinärkodedarstellung 70 für die Dezimalzahl 3 mit. den Strichen 32 und 34 aus Fig. 2, die dem Trinär/Binärwandler 20 eingespeist wird. Dieser liefert die
Binärkodeanordnung 72 auf dem Kanal 22.

Fig. 4f zeigt die Trinärkodedarstellung der Dezimalzahl 2 als Impulsfolge 74, die vom Trinär/Binär-Wandler 20 in die übliche Dreistrichbinärkodefolge 76 umgesetzt wird.

Fig. 4g zeigt die Trinärdarstellung 78 der Dezimalzahl 1 und deren Binärkodefolge 80, die ebenfalls über den Kanal 22 ausgegeben wird.

Fig. 4h ist die Trinärdarstellung 82 der Ziffer 0 und die daraus gebildete Binärdarstellung 84.

Fig. 5 zeigt ein Blockschaltbild des Trinär/Binär-Wandlers 20, der aus den auf den Leitungen 16 und 18 auftretenden Impulsfolgen eine Binärkodefolge auf dem Kanal 22 liefert. Die auf den Leitungen 16 und 18 auftretenden Datenimpulse werden an
einen Eingabespeicher 86 gelegt und zu einem Seriell/Parallel-Wandler 88 geführt. Der Seriell/Parallel-Wandler 88 umfaßt einen Signalmultiplexer 90 mit einem ersten Paar Ausgangsleitungen 92 zur Verbindung mit einem ersten Strichspeicher 94 und mit

8098U/0620

einem zweiten Paar von Ausgabeleitungen 96, die an einen zweiten Strichspeicher 98 angeschlossen sind. Der erste Strichspeicher 94 empfängt Daten- und Taktimpulse vom Multiplexer 90 von den Vollstrich- oder Halbstrichkodes an den oberen und unteren linken Strichsegmentstellen, während der zweite Strichspeicher 98 Daten- und Taktimpulse entsprechend den rechten oberen und unteren Strichsegmentstellen über den Multiplexer 90 aufnimmt.

Der Durchlauf der Daten- und Taktimpulse durch den Eingabespeicher 86 und die Strichspeicher 94 und 98 wird von einer Steuerlogik 100 gesteuert, die in Abhängigkeit von einem ersten Strichübertragungssignal auf der Leitung 104 vom ersten Strichspeicher 94 ein Strichwahlsignal auf einer Leitung zum Multiplexer 90 liefert.

Trinäre Zweistrichkodeimpulse von den Strichspeichern 94 und 98 werden einer Dekodierlogik 106 über Ausgabeleitungen 108 und 110 angeboten. Die Dekodierlogik 106 wird von den Daten- und Taktimpulsen des trinären Zweistrichkodes angesteuert und wandelt diese Impulse in Dreistrich-Binärkodes um, die auf drei Ausgabeleitungen 112 aufscheinen. Diese drei Ausgabeleitungen 112 sind an einen Parallel/Seriell-Wandler 114 angeschlossen, der von einem von der Steuerlogik 100 über eine Leitung 116 übertragenen Speichertaktsignal getaktet wird.

909814/0620

Man erkennt aus den Kurvenverläufen der Fig. 4, daß der Trinär/ Binär-Wandler 20 synchron mit den auf den Leitungen 16 und 18 auftretenden Daten- und Taktimpulsfolgen arbeitet. Dieser Synchronlauf ist für das Auswerten und Umwandeln der richtigen Impulsfolge für bestimmte Dezimalzahlen erforderlich. Die Auswertung und Umwandlung erfolgt dabei im Trinär/Binär-Wandler 20,

Die auf den Leitungen 112 in den Wandler 114 eingegebenen parallelen Daten werden auf zwei Leitungen 118 seriell an einen Ausgabespeicher 120 ausgegeben, der über ein Leitungspaar 122 mit einem üblichen Datenverarbeitungsgerät verbunden ist. Für den Trinär/Binär-Wandler gemäß Fig. 4 wird dem Eingabespeicher 86 ein trinärer Zweistrichkode eingegeben, während der Ausgabespeicher 120 einen binären Dreistrichkode liefert.

Fig, 6 zeigt ein Logik-Blockschaltbild, wobei die Daten- und Taktimpulsleitungen 16 und 18 an den Eingängen eines Flipflopspeichers 124 liegen. Die Leitungen 16 und 18 sind über Widerstände 126 bzw. 128 vorgespannt.

Die in den Flipflopspeicher 124 eingegebenen Daten werden an den Signalmultiplexer 90 übertragen, der ein Register 130 und OR-Gatter 132 bis 135 aufweist, Die Steuerlogik 100 liefert zunächst das Strichwahlsignal FRSTDTA auf der Leitung 102, um die Impulssignale an den aus einem Flipflop 136 gebildeten

Θ09814/0&20

-19- 2026175

ersten Strichspeicher zu führen. Hierauf liefert die Steuerlogik 100 beim Auftreten der Hinterflanke des ersten Impulses eines Kodepaares ein Signal an den Flipflop 136, der das Register 13O zur übertragung des zweiten Impulses über die Gatter 134 und 135 in den aus einem Flipflop 138 gebildeten zweiten Strichspeicher schaltet.

Die Kontrollogik umfaßt einen Taktgeber, bestehend aus einem Verstärker 140, der als Oszillator geschaltet ist, und ein RC-Glied, bestehend aus einem Widerstand 142 und einem dazu in Reihe geschalteten Kondensator 144. Die Ausgangsfrequenz des Verstärkers 140 wird von einem Verstärker 146 weiterverstärkt, der einen Taktimpuls CLK für verschiedene Bauteile des Trinär/Binär-Wandlers 20 liefert.

Der Taktimpuls wird in einen Flipflop 148 geführt, dessen anderer Eingang mit einem OR-Gatter 150 beaufschlagt ist. Das OR-Gatter 15O empfängt Eingangsimpulse vom Register 130 über Leitungen iO4a und 104b. Der Ausgang des OR-Gatters 150 liegt außerdem über einen Inverter 152 an einem Eingang eines NAND-Gatters 154, dessen zweiter Eingang mit dem Q-Ausgang des Flipflops 148 verbunden ist. Der Ausgang des NAND-Gatters 154 liegt am Eingang eines OR-Gatters 156, welches einen Flipflop 158 ansteuert. Der Ausgang des Flipflops 158 ist an den zweiten Eingang des OR-Gatters 156 zurückgeführt.

9098U/0620

Der Ausgang des Flipflops 158 liefert das erste Datensignal FRSTDTA für das Register 138, das außerdem an die Register und 162 der Steuerlogik gelegt wird. Die Register 160 und nehmen Taktsignale vom Verstärker 146 auf und arbeiten als Abstimmschaltung zur Erzeugung der Speichertaktsignale auf der Leitung 116. Ein Ausgang des Registers 162 ist über einen Inverter 164 an ein NOR-Gatter 166 gelegt, wobei auf dieser Leitung der Ladebefehl LOAD erscheint. Der zweite Eingang des NOR-Gatters 166 ist mit einer Vorspannung beaufschlagt.

Der Ausgang des NOR-Gatters 166 ist an einen Flipflop 168 angeschlossen, der an seinem Q-Ausgang das zur Rückstellung des Wandlers für einen nachfolgenden Zweistrichtrinärkode verwendete Signal CLEAR liefert. Die Q-Klemme des Flipflops 168 ist außerdem an die Löschklemmen der Register 160 und 162 angeschlossen, welche die Taktschaltung für die nächste Dekodierfolge löschen. Außerdem nehmen die Register 160 und 162 das erste Datensignal FRSTDTA vom Q-Ausgang des Flipflops 158 auf.

Bei der Übertragung des Impulses für den ersten Kodestrich in den Zwischenspeicher 136 werden die Register 160 und 162 zum Beginn eines Taktvorganges für die Erzeugung einer Verzögerung freigegeben, die der für den zweiten" Datenimpuls des Trinärkodes erforderlichen Zeit zur Eingabe in den Flipflop 138 entspricht. Diese Übertragung des zweiten Datenimpulses

9098U/0620

vom Register 130 wird von dem ersten Datensignal auf der Leitung 102 ausgelöst.

Am Ende des von den Registern 160 und 162 erzeugten Taktzyklus werden die trinärkodierten Daten der Flipflops 136 und 138 durch NAND-Gatter 170 und 172 dekodiert und in Registern 174 und 176 zwischengespeichert, die den Parallel/Seriell-Wandler 114 bilden.

Gleichzeitig löscht die an den Flipflop 136 gelegte Ausgabe des Flipflops 168 die zuvor gespeicherten Daten und stellt den Signalmultiplexer mittels des Flipflops 158 unter gleichzeitiger Löschung der Taktregister 160 und 162 zurück. Der Signalmultiplexer und der erste und zweite Strichspeicher sind nun zur Aufnahme des nächsten Trinärstrichkodepaares zurückgestellt.

Zur Steuerlogik 100 gehört außerdem ein Register 178, das ein Datenverschiebungssignal SHIFT am Ausgang eines Inverters 180 liefert. An den Eingängen des Registers 178 werden das Taktsignal vom Verstärker 146 und der Löschbefehl vom Flipflop aufgenommen,

Beim Dekodieren und Einspeisen der Daten mittels der NAND-Gatter 170 und 172 in die Register 174 und 176 beim Auftreten des

9098U/0620

Ladebefehls LOAD erzeugt das Register 178 den Taktbefehl SHIFTEN, worauf die binär kodierten Daten über den Ausgabespeicher 120 bildende Pufferverstärker 182 und 184 übertragen werden. Eine Ausgabe des Pufferverstärkers 182 ist der binäre Taktimpuls, während die Ausgabe des Pufferverstärkers 184 der binäre Datenimpuls ist. Die am Ausgang der Pufferverstärker 182 und 184 auftretenden Impulsfolgen sind typischerweise die in Fig. 4 dargestellten Impulsfolgen 56, 60, 64 und 68 für die zuvor erwähnten Dezimalzahlen. Diese binären Datenimpulse werden zur Weiterverarbeitung an übliche Verarbeitungsgeräte geführt.

hu: kö

9098U/0620

Claims

Patentansprüche

Verfahren zur Umwandlung von Strichkodesignalen einer ersten Form in Strichkodesignale einer zweiten Form, wobei der erste Strichkode vier Strichsegmentstellen aufweist, dadurch gekennzeichnet, daß die Strichkodesignale des ersten Strichkodes dekodiert werden und daraus eine Dezimaldarstellung der an bestimmten Strichsegmentstellen aufgefundenen Strichsegmente erzeugt wird, und daß ein Binärkodesignal erzeugt wird, welches eine

ORIGINAL INSPECTED

9098U/0620

jeweils einer bestimmten Strichsegmentanordnung entsprechende Dezimalzahl darstellt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß

das erzeugte Binärkodesignal die Dezimalzahl Null darstellt, wenn der erste Strichkode Strichsegmente an der ersten und vierten Strichsegmentstelle aufweist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das erzeugte Binärkodesignal die Dezimalzahl Eins darstellt, wenn der erste Strichkode Strichsegmente an der zweiten und dritten Strichsegmentstelle aufweist.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das erzeugte Binärkodesignal die Dezimalzahl Zwei darstellt, wenn der erste Strichkode Strichsegmente an der zweiten und vierten Strichsegmentstelle aufweist.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das erzeugte Binärkodesignal die Dezimalzahl Drei darstellt, wenn der erste Strichkode Strichsegmente an der zweiten, dritten und vierten Strichsegmentstelle aufweist.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das erzeugte Binärkodesignal die Dezimalzahl Vier darstellt,

809814/0820

wenn der erste Strichkode Strichsegmente an der ersten und zweiten Strichsegmentstelle aufweist.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das erzeugte Binärkodesignal die Dezimalzahl Fünf darstellt, wenn der erste Strichkode Strichsegmente an der ersten, zweiten und dritten Strichsegmentstelle aufweist.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das erzeugte Binärkodesignal die Dezimalzahl Sechs darstellt, wenn der erste Strichkode Strichsegmente an der ersten, zweiten und vierten Strichsegmentstelle aufweist.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das erzeugte Binärkodesignal die Dezimalzahl Sieben darstellt, wenn der erste Strichkode Strichsegmente an allen vier Strichsegmentstellen aufweist.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das erzeugte Binärkodesignal die Dezimalzahl Acht darstellt, wenn der erste Strichkode Strichsegmente an der ersten, dritten und vierten Strichsegmentstelle aufweist.
11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das erzeugte Binärkodesignal die Dezimalzahl Neun darstellt,

9098U/0S20

wenn der erste Strichkode Strichsegmente an der ersten und dritten Strichsegmentstelle aufweist.
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß aufeinanderfolgend alle den vier Strichsegmentstellen entsprechenden Strichkodesignale dekodiert werden und anschließend daraus ein den zweiten Strichkode darstellendes Binärkodesignal erzeugt wird.
13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß die Strichkodesignale vor der Dekodierung zwischengespeichert werden.
14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die der ersten und zweiten Strichsegmentstelle entsprechenden Strichkodesignale in einem ersten Speicher und die der dritten und vierten Strichsegmentstelle entsprechenden Strichkodesignale in einem zweiten Speicher gespeichert werden.
15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß ein Takten der gespeicherten Strichkodesignale in der Weise erfolgt, daß diese als synchrone Impulse ausgegeben werden.

9098U/0G20
16. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß das als Parallelausgabe erzeugte Binärkodesignal in eine serielle binärkodierte Impulsfolge umgewandelt wird.
17. Vorrichtung zur Umwandlung von einen ersten Strichkode darstellenden ersten Strichkodesignalen in einen zweiten Strichkode darstellende zweite Strichkodesignale, gekennzeichnet durch einen Speicher (86, 94, 98) zur Speicherung der ersten Strichkodesignale, und durch einen von den gespeicherten ersten Strichkodesignalen angesteuerten Dekoder (106) zur Erzeugung der zweiten Strichkodesignale.
18. Wandler nach Anspruch 17, dadurch gekennzeichnet, daß der Speicher einen ersten Strichspeicher (94) für die ersten Strichkodesignale und einen zweiten Strichspeicher (98) für die Speicherung der zweiten Strichkodesignale aufweist.
19. Wandler nach Anspruch 17 oder 18, gekennzeichnet durch einen Multiplexer (90) zum abwechselnden Anlegen der Strichkodesignale an den ersten bzw. zweiten Strichspeicher (94 bzw. 98).
20. Wandler nach einem der Ansprüche 17 bis 19, gekennzeichnet durch eine den Multiplexer (90) steuernde Steuerlogik (104).

909814/0820
21. Wandler nach einem der Ansprüche 17 bis 20, gekennzeichnet durch einen die ersten Strichkodesignale aufnehmenden Seriell/Parallel-Wandler (88), durch einen die Parallelausgaben des Seriell/Parallel-Wandlers (88) aufnehmenden Dekoder (106) zur Erzeugung eines äquivalenten Strichkodesignals, und durch einen von dem äquivalenten Strichkodesignal des Dekoders (106) angesteuerten Parallel/Seriell-Wandler (114) für die Umwandlung des äquivalenten Kodes in eine den zweiten Strichkode darstellende binärkodierte Impulsfolge.
22. Wandler nach einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, daß der Seriell/Parallel-Wandler (88) und der Parallel/Seriell-Wandler (114) von der Steuerlogik (104) angesteuert sind.
23. Wandler nach einem der Ansprüche 17 bis 22, dadurch gekennzeichnet, daß die Steuerlogik (104) an den im Seriell/ Parallel-Wandler (88) vorgesehenen Multiplexer (90) angeschlossen ist.

8098U/0620