DE2821539A1 - Verfahren zur herstellung von halbleiter-bauelementen - Google Patents

Verfahren zur herstellung von halbleiter-bauelementen

Info

Publication number
DE2821539A1
DE2821539A1 DE19782821539 DE2821539A DE2821539A1 DE 2821539 A1 DE2821539 A1 DE 2821539A1 DE 19782821539 DE19782821539 DE 19782821539 DE 2821539 A DE2821539 A DE 2821539A DE 2821539 A1 DE2821539 A1 DE 2821539A1
Authority
DE
Germany
Prior art keywords
silicon
polysilicon
coating
semiconductor component
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19782821539
Other languages
English (en)
Inventor
David Lawrence Losee
Alvin Dwain Wilder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eastman Kodak Co
Original Assignee
Eastman Kodak Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eastman Kodak Co filed Critical Eastman Kodak Co
Publication of DE2821539A1 publication Critical patent/DE2821539A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/584—Non-reactive treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Light Receiving Elements (AREA)
  • Silicon Compounds (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Eastman Kodak Company, Rochester, Staat New York, Vereinigte Staaten von Amerika
Verfahren zur Herstellung von Halbleiter-Bauelementen
Die Erfindung betrifft ein Verfahren zur Herstellung eines Oberzugs aus Polysilizium auf einem Halbleiter-Bauelement.
In den letzten Jahren haben Festkörper-Halbleiter der als Ladungsübertragungseinrichtungen bekannten Art in wachsender Zahl in Bilderzeugungseinrichtungen Verwendung gefunden. Eine derartige Ladungsübertragungseinrichtung, welche sich für eine Verwendung in einer Bilderzeugungseinrichtung eignet, weist typischerweise eine zweckmäßigerweise dotierte, als Wafer oder Chip bezeichnete Kristallscheibe, einen darauf angeordneten Oberzug aus Siliziumdioxid und eine wiederum darüber angeordnete transparente Elektrode auf. Vorzugsweise werden die transparenten Elektroden aus dotiertem polykristallinen! Silizium, Polysilizium, gebildet, das sich mit dem Oberzug aus Siliziumdioxid gut verträgt.
Bei einem bekannten Verfahren zur Herstellung eines Oberzugs aus Polysilizium wird ein Silizium-Wafer, welcher einen Oberzug aus Siliziumdioxid trägt, bei erhöhter Temperatur chemisch aktiven Gasen ausgesetzt, welche an dem Wafer vorbeiströmen und dabei die Ablagerung eines Überzugs aus Polysilizium auf dem Oberzug aus Siliziumdioxid bewirken. Ein Nachteil dieses bekannten Verfahrens liegt darin, daß der in Anströmrichtung gesehen vordere
809847/0981
Teil des Silizium-Wafers mit einem stärkeren Überzug an PoIysilizium versehen wird als der in Anströmrichtung gesehen hintere Teil des Silizium-Wafers, was dazu führt, daß der Überzug an Polysilizium in Anströmrichtung gesehen in der Stärke keilförmig abnimmt. Dieser Keileffekt ist in übertriebener Form in Fig. 1 dargestellt. Der keilförmige Verlauf der Schichtdicke des Überzugs aus Polysilizium hat bei der Verwendung des Wafers in Bilderzeugungseinrichtungen eine Reihe von Nachteilen: zum einen bewirkt der keilförmige Verlauf "variable" Störeffekte, welche über die Stirnfläche der Bilderzeugungseinrichtung auftreten. Zum anderen verursacht der keilförmige Verlauf der Schichtdicke eine veränderliche Empfindlichkeit sowohl monochromatischer als auch spektraler Art über die Ebene der Bilderzeugungseinrichtung, d.h. von Bilderzeugungselement zu Bilderzeugungselement. Selbst wenn man den oben beschriebenen Keileffekt vernachlässigt, dann ist als Nachteil des bekannten Verfahrens noch zu nennen, daß die Ablagerung mittels chemischer Dämpfe kein innerhalb enger Grenzen steuerbares Verfahren ist, sondern zu Dickenunterschieden des Überzugs aus Polysilizium von Charge zu Charge führt.
In der US-Patentschrift 3,465,428 ist ein Verfahren zur Herstellung dünnschichtiger Halbleiter-Bauelemente beschrieben, bei dem mittels Vakuumaufdampfung Kadmiumsulfid und andere polykristalline, pulverförmige Halbleiterstoffe zur Ausbildung eines dünnen polykristallinen Überzugs auf einer zuvor auf einem Substrat aufgebrachten Ohmschen Kontaktschicht aufgedampft werden. Polykristallines Silizium ist in der Beschreibung des US-Patentes nicht besonders erwähnt. Benutzt man jedoch die Lehre des US-Patentes zur Ausbildung von Überzügen aus Polysilizium, d.h. benutzt man Polysilizium als das Verdampfungsmittel bei der Vakuumaufdampfung von Polysilizium auf den Silizium-Halbleiterchip, dann erhält man im Vergleich zur Schichtdicke des Überzugs verhältnismäßig große Klumpen von Polysilizium, welche an der Oberfläche des Chips ver-
8 O 9 8 U 7 / O 9 8 1
teilt auftreten. Derartige Chips, wie sie in übertriebener Weise in Fig. 2 dargestellt sind, sind für Bilderzeugungseinrichtungen unbrauchbar.
Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zur Herstellung dünnschichtiger Überzüge aus Polysilizium auf Halbleiter-Bauelementen anzugeben.
Diese Aufgabe ist dadurch gelöst, daß man in einer Vakuumkammer monokristallines Silizium verdampft, das Halbleiter-Bauelement dem Siliziumdampf zur Ablagerung amorphen Siliziums auf dem Halbleiter-Bauelement aussetzt und das Halbleiter-Bauelement auf eine Temperatur erhitzt, die zum Kristallisieren des amorphen Siliziums führt. Im Gegensatz zum Stand der Technik wird also nicht von einer Quelle "polykristallinen Siliziums" sondern vielmehr von einer Quelle "monokristallinen Siliziums" ausgegangen. Nach dem erfindungsgemäßen Verfahren hergestellte Oberzüge führen zu gleichförmig dünnen, innerhalb der Toleranzgrenzen von -20 Angström liegenden, zunächst amorphen Überzügen, welche daran anschließend dotiert und derart erhitzt werden, daß sie elektrisch leitend und polykristallin werden. Dies kann durch Einlagerung von Fremdstoffen durch Ionenimplantation bei einer Temperatur von etwa 900 Grad Celsius oder mittels Gasdiffusion bei einer Temperatur von ca. 1000 Grad Celsius geschehen.
Die Erfindung ist in der nachfolgenden Beschreibung anhand von in den Zeichnungen dargestellten Ausführungsbeispielen im einzelnen erläutert. Es zeigt:
Fig. 1 eine schematische Darstellung eines bekannten Verfahrens zur Herstellung eines Überzugs aus Polysilizium auf einem Halbleiter-Bauelement, das durch die vorliegende Erfindung verbessert wird;
809847/0981
Fig. 2 eine schematische Ansicht eines Silizium-Wafers, auf welchem bei Verwendung eines bekannten Verfahrens eine klumpenförmige Ablagerung des Polysiliziums auftritt;
Fig. 3 einen Schnitt durch eine schematisch dargestellte Anordnung zur Vakuumaufdampfung, mittels deren das erfindungsgemäße Verfahren durchführbar ist und
Fig. 4 ein Flußdiagramm, in welchem die Weiterbehandlung eines Silizium-Wafers mit einem Überzug aus zunächst amorphem Silizium dargestellt ist.
Fig. 1 zeigt in schematischer Weise ein bekanntes Verfahren zum Herstellen eines Überzugs aus Polysilizium, wobei ein Silizium-Wafer mit einer darauf angeordneten Schicht aus Siliziumdioxid chemisch reagierenden Gasen bei erhöhter Temperatur ausgesetzt ist, wobei die Gase an dem Wafer vorbeiströmen und dabei die Ausbildung eines Überzugs aus Polysilizium auf dem Überzug aus Siliziumdioxid bewirken. In der Fig. ist in übertriebener Weise die hierbei erzielbare keilförmige Schichtdicke des Polysiliziums dargestellt. Dieser insbesondere bei einer Verwendung des Wafers in Bilderzeugungseinrichtungen in Erscheinung tretende Nachteil wird dadurch bewirkt, daß in Anströmrichtung gesehen am vorderen Teil des Silizium-Wafers eine größere Ablagerung an Polysilizium als am hinteren Teil des Wafers erfolgt.
Versucht man die Nachteile des in Fig. 1 dargestellten Verfahrens durch Anwendung des aus der US-Patentschrift 3,465,428 bekannten Verfahrens unter Verwendung von polykristallinem Silizium zu verbessern oder sogar zu beseitigen, dann gelingt dies nicht, da - wie in Fig. 2 dargestellt - der Überzug aus Polysilizium an der Oberfläche klumpenförmige Erweiterungen aufweist. Es ist ohne weiteres ersichtlich, daß sich derartige Oberflächen nicht zu einer Verwendung in Bilderzeugungseinrichtungen eignen.
809847/0981
Das nachfolgend in Verbindung mit den Fig. 3 und 4 näher beschriebene erfindungsgemäße Verfahren ermöglicht die Herstellung dünnschichtiger Halbleiter-Bauelemente mit einem polykristallinen Siliziumüberzug unter Verwendung eines Ausgangsstoffes aus monokristallinem Silizium. Bei diesem Verfahren wirkt eine Vakuumkammer 10 mit einer Verdampfungsvorrichtung 12 zusammen, welche mit einer nicht näher dargestellten Vakuumerzeugungseinrichtung verbunden ist, die in der Vakuumkammer beispielsweise einen Zustand von 5x10"° torr erzeugt. Auf einem Podest 14 ist innerhalb der Verdampfungseinrichtung ein Schmelztiegel 16 angeordnet. Eine Elektronenquelle 18 emittiert Elektronen hoher Energie durch ein Fenster 20 unterhalb des Schmelztiegels 16. Die von der Elektronenquelle 18 emittierten Elektronen werden mittels eines Magnetfeldes zum Inneren des Schmelztiegels 16 umgelenkt, wodurch dessen Inhalt zum Sieden gebracht wird.
Ein Verschluß 22 mit darin angeordnetem Durchtrittskanal 24 ist in einer Weise betätigbar, daß er den vom Schmelztiegel ausgehenden Dampf von Silizium-Wafern 26, welche mit einem Überzug versehen werden sollen, entweder abhält oder das Auftreffen auf die Silizium-Wafer 26 zuläßt. Diese Wafer 26 sind auf Drehscheiben 28 angeordnet, welche mittels nicht dargestellter Antriebseinrichtungen zur Sicherstellung gleichmäßiger Überzüge auf den Wafern in Drehung versetzt werden.
Ein Quarzkristall 30 ist zum Durchtrittskanal 24 ausgerichtet und, da sich seine Resonanzfrequenz mit zunehmender Ablagerung des Dampfes auf seiner Oberfläche verändert, erzeugt ein von der Schichtdicke abhängiges Signal für eine elektronische Einrichtung 32 zur Steuerung der Schichtdicke.
In einem ersten Versuch zur Vakuumaufdampfung von Polysilizium auf Silizium-Wafern 26 wurden mehrere Stücke Polysilizium im
809847/0981
Schmelztiegel 16 angeordnet und mittels der Elektronenstrahlen erhitzt. Nachdem die aus dem Quarzkristall 30 und der elektronischen Einrichtung 32 bestehende Überwachungseinrichtung die erwünschte Schichtdicke ermittelt hatte, wurden die Wafer 26 durch Betätigen des Verschlusses 22 von einer weiteren Aufdampfung abgeschirmt. Die hierbei erzielbaren Wafer besaßen die in Fig. 2 gezeigten klumpenförmigen, defekten Stellen. Bei der Suche nach einer Erklärung der in Fig. 2 gezeigten Fehlstellen wurde davon ausgegangen, daß Polysilizium, durch seine Herstellung bedingt, vielleicht kleine in seiner Struktur eingeschlossene Gasblasen enthält und daß diese Gasblasen an der Oberfläche des siedenden Polysiliziums zum Platzen kommen und hierbei Polysilizium in Richtung der überzogenen Oberflächen der Silizium-Wafer 26 verspritzen. Daraus folgernd wurde argumentiert, daß monokristallines Silizium, infolge des zusammendrückenden Einflusses der Siliziumatome, welche sich in Form einer monokristallinen Siliziumstruktur ausrichten, voraussichtlich wenige, falls überhaupt, eingeschlossene Gasblasen enthalten wird. Aufgrund dieser überraschenden Erkenntnisse wurden mehrere Stücke monokristallines Silizium in den Schmelztiegel 16 eingebracht und als Verdampfungsmittel benutzt.
Nachdem die aus dem Quarzkristall 30 und der elektronischen Einrichtung 32 bestehende Überwachungseinrichtung die gewünschte Schichtdicke festgestellt hatte, wurde der Verschluß 22 betätigt und eine weitere Vakuumaufdampfung verhindert. Der hierbei erzielte Überzug wurde daran anschließend untersucht und dabei stellte sich heraus, daß eine extrem dünne Schichtdicke erzielbar ist, die stets innerhalb eines Toleranzbereichs von -20 Angström der beabsichtigten Schichtdicke liegt.
Der durch Vakuumaufdampfung ausgebildete Siliziumüberzug ist stets amorph, ob er nun unter Verwendung von poly- oder mono-
Β098Λ7/0981
— ο —
kristallinem Silizium erzeugt wird. In Weiterführung der Erfindung wird deshalb das amorphe Silizium nach dem in Fig. 4 dargestellten Flußdiagramm in polykristallines Silizium mittels eines der beiden gezeigten Arbeitsverfahren umgewandelt. Bei einem ersten Arbeitsverfahren wird ein Dotierungsmittel mittels Gasdiffusion in den amorphen Überzug bei einer Temperatur von etwa 1000 Grad Celsius diffundiert, während beim zweiten Arbeitsverfahren ein Dotierungsmittel durch Ionenimplantation in den amorphen Oberzug eingebracht wird, mit daran anschließendem Erhitzen des Oberzugs auf etwa 900 Grad Celsius. Dem zuletzt genannten Arbeitsverfahren wird der Vorzug gegeben, da hierbei die Kristallisierungstemperatur geringer ist.
Der mit dem erfindungsgemäßen Verfahren erzielbare extrem und gleichmäßig dünne transparente Elektrodenüberzug aus Polysilizium kann in bekannter Weise in Form geeigneter Elektroden geätzt werden. Von besonderer Bedeutung ist jedoch, daß sich dieser Überzug in dieser Gleichmäßigkeit für jede Charge wiederholen läßt.
809847/0981

Claims (3)

  1. 797,971 17. Mai 1978
    Eastman Kodak Company, Rochester, Staat New York, Vereinigte Staaten von Amerika
    Patentansprüche
    (1J Verfahren zur Herstellung eines Überzugs aus Polysilizium auf einem Halbleiter-Bauelement, gekennzeichnet durch die Verfahrensschritte, daß man in einer Vakuumkammer monokristallines Silizium verdampft, das Halbleiter-Bauelement dem Siliziumdampf zur Ablagerung amorphen Siliziums auf dem Halbleiter-Bauelement aussetzt und das Halbleiter-Bauelement auf eine Temperatur erhitzt, die zum Kristallisieren des amorphen Siliziums führt.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man das amorphe Silizium mit Fremdstoffen durch Ionenimplantation durchsetzt und dieses bei einer Temperatur von etwa 900 Grad Celsius kristallisiert.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man ein Dotierungsmittel mittels Gasdiffusion in das amorphe Silizium bei einer Temperatur von ca. 1000 Grad Celsius diffundiert.
    809847/0981
    ORfGlNAL INSPECTED
DE19782821539 1977-05-18 1978-05-17 Verfahren zur herstellung von halbleiter-bauelementen Withdrawn DE2821539A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/797,971 US4179528A (en) 1977-05-18 1977-05-18 Method of making silicon device with uniformly thick polysilicon

Publications (1)

Publication Number Publication Date
DE2821539A1 true DE2821539A1 (de) 1978-11-23

Family

ID=25172216

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782821539 Withdrawn DE2821539A1 (de) 1977-05-18 1978-05-17 Verfahren zur herstellung von halbleiter-bauelementen

Country Status (9)

Country Link
US (1) US4179528A (de)
JP (1) JPS53143161A (de)
CA (1) CA1093216A (de)
DE (1) DE2821539A1 (de)
FR (1) FR2391561A1 (de)
GB (1) GB1602386A (de)
HK (1) HK71783A (de)
NL (1) NL7805397A (de)
SG (1) SG57283G (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2730367A1 (de) * 1977-07-05 1979-01-18 Siemens Ag Verfahren zum passivieren von halbleiterelementen
JPS5617083A (en) * 1979-07-20 1981-02-18 Hitachi Ltd Semiconductor device and its manufacture
JPS5713777A (en) 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
US5859443A (en) * 1980-06-30 1999-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US5262350A (en) * 1980-06-30 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Forming a non single crystal semiconductor layer by using an electric current
US6900463B1 (en) 1980-06-30 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US4319954A (en) * 1981-02-27 1982-03-16 Rca Corporation Method of forming polycrystalline silicon lines and vias on a silicon substrate
US4477308A (en) * 1982-09-30 1984-10-16 At&T Bell Laboratories Heteroepitaxy of multiconstituent material by means of a _template layer
GB2130009B (en) * 1982-11-12 1986-04-03 Rca Corp Polycrystalline silicon layers for semiconductor devices
US4504521A (en) * 1984-03-22 1985-03-12 Rca Corporation LPCVD Deposition of tantalum silicide
GB8504725D0 (en) * 1985-02-23 1985-03-27 Standard Telephones Cables Ltd Integrated circuits
US4996082A (en) * 1985-04-26 1991-02-26 Wisconsin Alumni Research Foundation Sealed cavity semiconductor pressure transducers and method of producing the same
US4604304A (en) * 1985-07-03 1986-08-05 Rca Corporation Process of producing thick layers of silicon dioxide
US5213670A (en) * 1989-06-30 1993-05-25 Siemens Aktiengesellschaft Method for manufacturing a polycrystalline layer on a substrate
DE19802131B4 (de) * 1998-01-21 2007-03-15 Robert Bosch Gmbh Verfahren zur Herstellung einer monokristallinen Schicht aus einem leitenden oder halbleitenden Material

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1185896B (de) * 1960-02-20 1965-01-21 Standard Elektrik Lorenz Ag Verfahren zum Stabilisieren der Oberflaeche von Halbleiterkoerpern mit p-n-UEbergaengen

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765940A (en) * 1971-11-08 1973-10-16 Texas Instruments Inc Vacuum evaporated thin film resistors
JPS503780A (de) * 1973-05-15 1975-01-16
DE2508802A1 (de) * 1975-02-28 1976-09-09 Siemens Ag Verfahren zum abscheiden von elementarem silicium
US4016016A (en) * 1975-05-22 1977-04-05 Rca Corporation Method of simultaneously forming a polycrystalline silicon gate and a single crystal extension of said gate in silicon on sapphire MOS devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1185896B (de) * 1960-02-20 1965-01-21 Standard Elektrik Lorenz Ag Verfahren zum Stabilisieren der Oberflaeche von Halbleiterkoerpern mit p-n-UEbergaengen

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Buch W. Harth "Halbleitertechnologie", Verlag B.G. Teubner Stuttgart, 1972, S. 56-65 und 72-75 *
US-Z.: "Vacuum", Bd. 13(1969), S. 93-100 *

Also Published As

Publication number Publication date
FR2391561B1 (de) 1983-10-07
GB1602386A (en) 1981-11-11
SG57283G (en) 1984-07-27
US4179528A (en) 1979-12-18
CA1093216A (en) 1981-01-06
NL7805397A (nl) 1978-11-21
JPS53143161A (en) 1978-12-13
FR2391561A1 (fr) 1978-12-15
HK71783A (en) 1983-12-30

Similar Documents

Publication Publication Date Title
DE2924920C2 (de)
DE69730377T2 (de) Permanente Halbleiterspeicherzelle und deren Herstellungsverfahren
DE69825384T2 (de) Amorphe dielektrische Materialen und Kondensatoren, die dieselben verwenden
DE2821539A1 (de) Verfahren zur herstellung von halbleiter-bauelementen
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE2828744A1 (de) Vorrichtung zum absorbieren von sonnenenergie und verfahren zur herstellung einer derartigen vorrichtung
DE1483246A1 (de) Verfahren zur Herstellung amorpher Legierungen
DE2628366C3 (de) Verfahren zur Herstellung dünner Einkristallschichten
DE3752094T2 (de) Verfahren zur Herstellung eines ferroelektrischen Film
DE2908146C2 (de)
DE1544211A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE69403397T2 (de) Verfahren zur Behandlung einer dünnen Oxidschicht
DE3340584C2 (de)
DE1640486C3 (de) Verfahren zum reaktiven Zerstäuben von elementarem Silicium
DE19613669B4 (de) Verfahren zur Herstellung eines Halbleiterelements mit einer Platinschicht
DE4436285A1 (de) Verfahren und Vorrichtung zum Aufbringen von Orientierungsschichten auf ein Substrat zum Ausrichten von Flüssigkristallmolekülen
DE3112604C2 (de) Verfahren zur Herstellung eines amorphen Siliciumfilmes
DE2052221B2 (de) Verfahren zum erzeugen einer siliciumoxidschicht auf einem siliciumsubstrat und vorrichtung zur durchfuehrung dieses verfahrens
DE2122760B2 (de) Verfahren zur herstellung einer duennen halbleitenden schicht durch vakuumaufdampfen
DE3490105T1 (de) Verbesserungen an Belägen, die geeignet sind, hohen thermischen Belastungen zu widerstehen, und insbesondere an Belägen für Satelliten und Raumschiffe, sowie Verfahren zur Herstellung dieser Beläge
DE3884502T2 (de) Polydiacetylen-Dünnschicht-Herstellungsverfahren.
DE10393678T5 (de) Verfahren zum Bilden eines Films auf einem Substrat
DE69633160T2 (de) Nichtlineares mim, seine herstellung und flüssigkristallanzeige
DE69405019T2 (de) Verfahren und Vorrichtung zur Herstellung dunner kristalliner Schichten für Festkörperlasern
DE2503109A1 (de) Verfahren zum niederschlagen eines materials aus der dampfphase

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal