DE2814695A1 - Verfahren zum herstellen einer integrierten schaltung - Google Patents

Verfahren zum herstellen einer integrierten schaltung

Info

Publication number
DE2814695A1
DE2814695A1 DE19782814695 DE2814695A DE2814695A1 DE 2814695 A1 DE2814695 A1 DE 2814695A1 DE 19782814695 DE19782814695 DE 19782814695 DE 2814695 A DE2814695 A DE 2814695A DE 2814695 A1 DE2814695 A1 DE 2814695A1
Authority
DE
Germany
Prior art keywords
substrate
zone
conductive
conductivity type
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19782814695
Other languages
English (en)
Inventor
Andrew Gordon Francis Dingwall
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2814695A1 publication Critical patent/DE2814695A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Dr.-lng. Reimar König - DipL-lng. Klaus Bergen Cecilienallee 76 4 Düsseldorf 3O Telefon 452DO8 Patentanwälte
3. April 1978 32 157 B
RCA Corporation, 30 Rockefeller Plaza, New York, N.Y. 10020 (V.St.A.)
"Verfahren zinn Herstellen einer integrierten Schaltung"
Die Erfindung betrifft ein Verfahren zum Herstellen einer integrierten komplementär-symmetrischen MOS-Schaltung in einem eine Hauptfläche aufweisenden halbleitenden Substrat, bei dem mit einer ersten Fotomaske die halbleitenden Gates, mit einer zweiten Fotomaske in dem Substrat Wannen mit einem dem Substrat entgegengesetzten Leitungstyp, mit einer dritten Fotomaske Kontaktöffnungen, mit einer vierten Fotomaske ein Muster von Metalleiterbahnen und mit einer fünften Fotomaske Öffnungen für Anschlüsse begrenzt bzw. gebildet werden. Insbesondere betrifft die Erfindung ein Verfahren zum Kontaktieren des Substrats einer integrierten Schaltung an der Oberseite bzw. der vorgenannten Hauptfläche des Substrats.
Das Verfahren kann Anwendung finden auf logische komplementär-symmetrische Metall-Oxid-Halbleiter-Schaltungen (COS/ MOS-Schaltungen. Es können danach geschlossene, das jeweilige Drain eines Isolierschicht-Feldeffekttransistors (IGFET) umschließende, aus Silizium bestehende Gate-Strukturen hergestellt werden. Solche Bauelemente enthalten sowohl N- als auch P-Kanal IGFETs, deren Gate das Drain jeweils ganz umgibt. Mit Rücksicht auf die geschlossene Gate-Struktur und das Verwenden bei komplementär-symmetrischen IGFETs wird diese Geometrie auch als "geschlossene CMOS Logik" (Closed
8098 4 2/0796
28H695
CMOS Logic) mit der Abkürzung "C L" bezeichnet. Integrierte
C L-Schaltungen können nach einem Verfahren hergestellt werden, bei dem vier Fotomasken und zusätzlich eine fünfte Fotomaske zum Begrenzen von Öffnungen für Verbindungsleitungen bzw. Anschlußfelder Anwendung finden. Die Erfindung kann jedoch auch beim Herstellen von CMOS-Strukturen mit herkömmlichen Silizium-Gates benutzt werden.
Die vorgenannten vier Fotomasken dienen dazu, Halbleiter-Gate-Strukturen auf der Oberfläche bzw. Hauptfläche des Substrats des Bauelementes zu bilden. Die Gate-Strukturen sollen auf in der Technik zum Herstellen von IGFETs bekannte Weise durch eine isolierende Oxidschicht von der Hauptfläche des Substrats getrennt sein. Bei den vier Fotomaskier-Verfahrensschritten werden die Gates als Masken zum Herstellen des Halbleiterbauelementes benutzt. Im Anschluß an diese vier Fotomaskier-Schritte ist es schwierig, den Körper des Substrats an dessen Oberseite bzw. an der den Schaltelementen zugewandten Fläche zu kontaktieren, weil diese Hauptfläche des Substrats entweder einen dem Körper des Substrats entgegengesetzten Leitungstyp oder denselben Leitungstyp wie das Substrat aufweist oder aber der Leitungstyp der Hauptfläche zwar mit demjenigen des Körpers des Substrats übereinstimmt, die Hauptfläche jedoch von dem Substrat durch eine Wanne aus einem Material mit entgegengesetztem Leitungstyp isoliert ist oder weil die Hauptfläche mit einer isolierenden Oxidschicht oder einem Silizium-Gate abgedeckt ist.
Da es häufig, zum Beispiel zum Verkapseln der Bauelemente in Kunststoffgehäuse wünschenswert ist, das Substrat von der Oberseite des Bauelementes her ohmisch zu kontaktieren,
809842/0796
28U695
liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zum Bilden von Kontakten an der Oberseite bzw. Hauptfläche eines Substrates oder zum Einbringen spezieller Diffusionen, beispielsweise zum Herstellen von Widerstands-Zonen in entweder mit Hilfe der vorgenannten vier Fotomasken hergestellte oder nach irgendeinem anderen dieselben Probleme aufweisenden Verfahren hergestellten Bauelementen zu schaffen, ohne daß zusätzliche Fotomaskierschritte erforderlich wären.
Die erfindungsgemäße Lösung dieser Aufgabe ist gekennzeichnet durch folgende Verfahrensschritte:
a) Herstellen wenigstens einer sich in eine Wanne erstreckenden und durch diese vom Substrat getrennten, hochleitenden Zone mit dem Leitungstyp des Substrats;
b) Umwandeln des Leitungstyps wenigstens eines Teils der Wanne in denjenigen der hochleitenden Zone und Bilden eines Strompfades zwischen der hochleitenden Zone und dem Substrat durch Beschießen mit Ionen; und
c) elektrisches Kontaktieren der hochleitenden Zoneo
Erfindungsgemäß wird also die normalerweise nur zum Öffnen einer Schutzschicht benutzte Maske dazu verwendet, die Verbindungsleitungen bzw. Anschlußfeider freizulegen. Demgemäß wird durch die Erfindung erreicht, daß man beim Herstellen einer integrierten komplementär-symmetrischen MOS-Schaltung eingangs genannter Art beim Kontaktieren des Substrats von dessen Oberseite bzw. Hauptfläche her gegenüber bisherigen Verfahren eine Fotomaske einsparen kann.
809842/0796
28H695
Bei einer Weiterbildung der Erfindung wird von einem N-leitenden Substrat ausgegangen und darin wenigstens eine P-leitende Wanne und in dieser eine hoch-N-leitende Zone gebildet, woraufhin das Umwandeln wenigstens eines Teiles der Wanne durch Ionenimplantieren von Phosphorionen erfolgt. Bei dem erfindungsgemäßen Umwandeln eines Teils der Wanne kann der Leitungstyp dieses Teils von der P-Leitung in die N-Leitung umgewandelt werden. Vorzugsweise wird das Beschießen mit Ionen in weiterer Ausgestaltung der Erfindung solange fortgesetzt, bis die Konzentration der implantierten Ionen an der Oberfläche des Substrats 10 Atome/cm übersteigt. Weiterhin kann bei eirer integrierten Schaltung mit wenigstens einer polykristallinen Silizium-Zone die hochleitende Zone durch Dotieren der polykristallinen Silizium-Zone gebildet werden.
Anhand der schematischen Darstellung eines Ausführungsbeispiels werden weitere Einzelheiten der Erfindung erläutert. Es zeigen:
Fig. 1 den Querschnitt eines erfindungsgemäß hergestellten Bauelements; und
Fig. 2 bis 7 Querschnitte des Bauelementes gemäß Figur 1 in verschiedenen Herstellungsstufen.
In Figur 1 ist ein Halbleiterbauelement 10, im vorliegenden Fall ein Teil einer integrierten C L-Schaltung, dargestellt. Das Bauelement 10 enthält ein, vorzugsweise aus N-leitendem Silizium bestehendes Substrat 12. In dem Substrat 12 befindet sich wenigstens ein in einer P-leitenden Wanne 15 gebildeter N-Kanal-Transistor 14 und ein P-Kanal-Transistor 16. Es handelt
809842/0796
28H695
sich bei den Transistoren 14 und 16 um Isolierschicht-Feldeffekttransistoren mit geschlossener Gate-Geometrie, d. h. die Sources 18 und 20 der Transistoren 14 und 16 umschließen die Drains 22 und 24 jedes Transistors vollkommen. Die Transistoren 14 und 16 besitzen polykristalline Silizium-Gates 26 bzw. 28. Letztere sind mit Hilfe eines Gate-Oxids 32 von der Hauptfläche bzw. Oberfläche 30 des Substrats 12 getrennt. Der Querschnitt gemäß Figur 1 führt durch die Mitte der IGFETs. Die geschlossenen Gates 26 und 28, Sources 18 und 20 sowie die anderen beschriebenen Teile des Bauelementes sind daher im Schnitt gezeichnet. Verschiedene Leiter 34 dienen zum Kontaktieren von Zonen der Transistoren 14 und 16.
Ein Leiter 36 kontaktiert das Substrat 12 durch eine N+ -leitende Zone 38 und eine N-leitende Zone 40. Die N+ -leitende Zone 38 befindet sich in einer P-leitenden Wanne 42.
Zum Herstellen des Bauelemtes 10 geht man gemäß Figur 2 von einem vorzugsweise aus N-leitendem Silizium bestehenden und eine Oberfläche 30 aufweisenden Substrat 12 aus. Auf der Oberfläche 30 wird eine, insbesondere aus Siliziumdioxid bestehende, Isolierschicht 32 gebildet. Die Isolierschicht 32 kann durch Aufheizen des Substrats 12 auf eine Temperatur von etwa 8750C in einer Sauerstoff, Dampf und eine geringe Menge an HCl-Gas enthaltenden Atmosphäre hergestellt werden. Diese Behandlung des Substrats soll solange fortgeführt werden, bis die Isolierschicht 32 auf eine Dicke von etwa 100 Nanometer (mn) angewachsen ist.
Im Anschluß an das Aufwachsen der Isolierschicht 32 wird das Substrat 12 in eine Kammer zum Niederschlagen einer Schicht
809842/0796
28H695
aus leitendem Material, vorzugsweise polykristallinem Silizium, gesetzt. Es kann dabei irgendein Verfahren zum Niederschlagen des leitenden Materials benutzt werden, z. B. kann Silizium durch thermische Zersetzung von Silan (SiH^) abgeschieden werden. Dieser Verfahrensschritt wird solange fortgesetzt, bis die Schicht 44 eine Dicke von etwa 300 nm aufweist. Anschließend werden mit Hilfe üblicher fotolithografischer Techniken eine (nicht gezeichnete) erste Fotolackschicht und eine (nicht gezeichnete) erste Fotomaske dazu benutzt, um auf der leitenden Schicht 44 ein Muster der Gate-Teile 26 bis 29 und der gateartigen Struktur 31 gemäß Figur 3 zu begrenzen. Die übrigen Teile der leitenden Schicht 44 werden dann abgetragen.
In Figur 3 ist ferner eine auf der Oberseite des Substrats 12 oberhalb des polykristallinen Silizium-Gates liegende, zweite Fotolackschicht 45 dargestellt. Mit Hilfe einer (nicht gezeichneten) zweiten Fotomaske sind darauf die Ränder der für das integrierte Bauelement 10 benötigten P-leitenden Wannen 15, 42 und 43 begrenzt worden. Zusammen mit dieser begren2ten Fotolackschicht 45 wird das Substrat 12 in einen durch die Pfeile in Figur 3 symbolisierten Ionen-Implantations-Apparat gesetzt. Es werden dabei Akzeptoren, z. B. Bor-Ionen, mit so hoher Energie implantiert, daß die Ionen sowohl die polykristallinen Silizium-Gates als auch die darunterliegende Gate-Oxid-Schicht 32 durchdringen. Das Ergebnis der Ionen-Implantation ist die Bildung von flachen P+-leitenden Zonen 15 S, 42 S und 43 S im Substrat 12 unterhalb des Gates 26 des N-Kanal IGFET 14 und unterhalb eines Teils der Oberfläche 30 in der Nähe des Gates 29 und der gateartigen Struktur 31.
Mit noch vorhandener Fotolackschicht 45 wird das Substrat 12 daraufhin in ein Siliziumdioxid abtragendes Ätzmittel,
80984 2/0796
28H695
ζ. B. gepufferte Flußsäure, gesetzt, um nicht von der Fotolackschicht 45 oder der polykristallinen Silizium-Schicht 44 bedeckte Teile der Siliziumdioxid-Schicht 32 zu entfernen. Anschließend werden die verbliebenen Teile der Fotolackschicht 45 ebenfalls abgetragen. Dieses Verfahrensstadium ist in der Zeichnung nicht dargestellt worden.
Der nächste Verfahrensschritt besteht gemäß Figur 4 darin, die implantierten Störstellen der flachen P+-Zonen 15 S, 42 S und 43 S in das Substrat 12 einzutreiben, um die P-leitenden Wannen 15, 42 bzw. 43 zu bilden. Das wird durch Erhitzen des Substrats 12 während etwa 20 Stunden auf eine Temperatur von etwa 1.2000C erreicht. Im Anschluß daran werden Donatoren, z. B. Phosphor, durch die nach dem teilweisen Entfernen der Siliziumdioxid-Schicht 32 entstandenen unmaskierten Bereiche des Substrats 12 in dieses eingetrieben. Dabei entstehen die N+-leitenden Source- und Drain-Zonen 18 bzw. 22 des N-Kanal IGFETJ14 sowie weiter unten erläuterte N+-leitende Zonen 38 und 39. Dieser Verfahrensschritt, bei dem in üblicher Weise vorgegangen wird, führt auch dazu, daß Donatoren in das die Gates bis 29 und die gateartige Struktur 31 enthaltende polykristalline Silizium 44 eindiffundiert und die entsprechenden Zonen leitend werden.
Mit Hilfe eines Ätzmittels zum Abtragen von Siliziumdioxid werdenrun die verbliebenen, nicht von den polykristallinen Silizium-Gates 26 bis 29 und der gateartigen Struktur 31 bedeckten Teile der Siliziumdioxid-Schicht 32 abgetragen. Es folgt ein Eindiffundieren von Akzeptoren, wie Bor, in die unbedeckten Teile der Oberfläche 30. Durch die Bor-Diffusion entstehen dort, wo Bor eindiffundiert wird, P+- leitende Zonen 20, 21 und 24. Es werden jedoch P+-leitende
42/0 796
28H695
Zonen nicht dort gebildet, wo vorher N+-leitende Zonen erzeugt worden waren, weil die Störstellenkonzentration in den P+-leitenden Zonen unterhalb der Konzentration der vorher beim Herstellen der N -leitenden Zonen angewendeten Konzentration gehalten wird.
Gemäß Figur 5 wird ferner eine relativ dicke Glasschicht 46 auf der Oberfläche des Substrats 12 und den Oberseiten der polykristallinen Siliziumbereiche 44 niedergeschlagen. Es kann dazu jedes gewünschte Verfahren, z. B. ein chemisches Aufdampfverfahren angewendet werden. Im darauf folgenden Verfahrensschritt wird mit Hilfe einer dritten Fotolackschicht 50 und einer (nicht gezeichneten) dritten Fotomaske die Lage von Öffnungen in der Glasschicht 46 festgelegt. Anschließend wird die Fotolackschicht 50 wieder entfernt und eine kontinuierliche Aluminiumschicht auf der Glasschicht 46 niedergeschlagen. Mit Hilfe einer (nicht gezeichneten) vierten Fotolackschicht und einer (nicht gezeichneten) vierten Fotomaske werden dann die Leiter 34 und 36 gemäß Figur 6 begrenzt.
Im Ergebnis entsteht bei dem vorbeschriebenen Verfahren ein N-leitendes Substrat 12, welches durch die P-leitenden Wannen 15, 42 und 43 gegenüber den N -leitenden Diffusionszonen 18, 22, 38 und 39 isoliert ist, so daß das Bilden eines herkömmlichen Kontakts an der Oberseite bzw. Oberfläche 30 des Transistors 14 zum Substrat 12 verhindert ist. Auf Wunsch kann der Kontakt an dem beim Herstellen des Bauelementes 10 mit einer N+-leitenden Schicht (nicht gezeichnet) versehenen Boden des Substrats 12 vorgesehen werden. Das ist aber im Falle vieler allgemein benutzter Kunststoffverpackungen bzw. Kapselungen nicht günstig bzw. bequem. Es wird daher im Rahmen der Erfindung ein Verfahren zum Herstellen eines elektrischen Kontakts für das Substrat 12 und die integrierte Vorrichtung 10 durch die Oberseite bzw. Hauptfläche 30 des Bauelements aufgezeigt.
$09342/0798
28U695
- Sr-
AA
Normalerweise ist der vom Substrat eines COS/MOS-Bauelementes abfließende Strom extrem klein. Es ist daher ein niederohmiger Kontakt am Substrat 12 nicht wesentlich, weil der minimale Strom sicherstellt, daß der Spannungsabfall im Substrat 12 ebenfalls minimal ist. Selbst wenn ein starker Substrat-Strom vorhanden wäre, würde die Tatsache, daß die durch die Sources der P-Kanal IGFETs und das N-leitende Substrat gebildeten PN-Übergänge in Vorwärtsrichtung vorgespannt sind, sicherstellen, daß das Substrat-Potential nicht mehr als ein Dioden-Abfall von der Source-Spannung des P-Kanaltransistors abweichen kann. Es genügt daher ein relativ hochohmiger Substratkontakt zum Aufrechterhalten eines ausreichenden Substrat-Potentials und zum Sicherstellen von dessen schnellem Wiederaufbau nach irgendwelchen Stromflüssen.
Anhand von Figur 7 ist ein Verfahren zum Vervollständigen des Aufbaus eines geeigneten Substrat-Kontakts erläutert. Als erstes wird auf den vorbeschriebenen, auf das Substrat 12 aufgebrachten Schichten eine Oxidschicht 52, z. B. durch thermisches Zersetzen von Silan, niedergeschlagen. Als nächstes wird auf der Oxidschicht 52 eine Fotolackschicht 54 gebildet und diese mit Hilfe einer (nicht gezeichneten) fünften Fotomaske begrenzt, um Öffnungen für Verbindungsleitungen zum Kontaktieren der Leiter 34 und 36 vorzusehen. Unter Gebrauch der Fotolackschicht 54 als eine Maske werden die freigelegten Teile der Oxidschichten 52 und 46 durch Ätzen mit Hilfe eines Siliziumdioxid lösenden Mittels, z. B. mit gepufferter Flußsäure, entfernt.
Der Ätzvorgang hört auf, wenn das Ätzmittel die metallischen Leiter 34 und 36 sowie die aus polykristallinem Silizium bestehende gateartige Struktur 31 erreicht. Zum Abtragen der gateartigen Struktur 31 lind der darunterliegenden
8098 k2/0796
28US95
- ir-
Oxidschicht 32 wird ein Plasma-Ätzverfahren angewendet. Beim Plasma-Ätzverfahren wird in einer Freon (z. B. CHF,) und Stickstoff enthaltenden Atmosphäre in einem Hochfrequenzfeld gearbeitet. Nach dem Entfernen der abzutragenden, aus polykristallinem Silizium bestehenden Zonen 31 und der darunterliegenden Oxid-Schichten 32 wird das Substrat in einen Apparat zum Implantieren von Ionen gesetzt. Dort wird eine geringe Dosis von N-leitenden Störstellen, z. B. Phosphor, - auf die gesamte Oberfläche des Bauelementes verteilt - ionenimplantiert. Beispielsweise werden 5 x 10 D Phosphoratome/cnr mit 5 KeV implantiert. Viele der implantierten Ionen werden ohne Hochtemperatur-Aktivierung aktiv, wenn das Substrat auf etwa 450°C erhitzt wird, um die Aluminiumkontakte zu legieren. Durch die Ionen-Implantation werden die unter der Oberfläche 30 des Bauelementes liegenden Zonen der P-leitenden Wannen 42 und 43 derart umgewandelt, daß die Zone 40 gemäß Figur 1 entsteht. Durch die Zone 40 ist ein kontinuierlicher leitender Weg von dem Leiter 36 über die N -leitenden Zonen 38 und 39 und die N-leitende Zone 40 bis zu dem Substrat 12 entstanden und auf diese Weise der gewünschte Substratkontakt des Bauelementes 10 gebildet worden.
Die vorliegende Erfindung kann auch dazu ausgenutzt werden, die Charakteristik der Schwellenspannung ausgewählter einzelner Isolierschicht-Feldeffekttransistoren mit Silizium-
2
Gate mit entweder CL- oder üblicher Struktur mit Hilfe von durch in vorbeschriebener Weise unter Anwendung der für die Herstellung der Anschlüsse vorgesehenene Fotomaske freigelegten Öffnungen hindurch implantierten Ionen zu ändern. In diesen Fällen können die Kontakte auf der Oberseite des Bauelementes jedoch nicht auf erfindungsgemäße Weise hergestellt werden, da das Plasma-Ätzen weggelassen werden müßte.
809842/0796
'-IS-Leerseite

Claims (5)

28U695 RCA Corporation, 30 Rockefeller Plaza, New York, N.Y. 10020 (V.St.A.) Patentansprüche;
1. Verfahren zum Herstellen einer integrierten komplementär-' symmetrischen MOS-Schaltung in einem eine Hauptfläche aufweisenden halbleitenden Substrat, bei dem mit einer ersten Fotomaske die halbleitenden Gates, mit einer zweiten Fotomaske in dem Substrat Wannen mit einem dem Substrat entgegengesetzten Leitungstyp, mit einer dritten Fotomaske Kontaktöffnungen, mit einer vierten Fotomaske ein Muster von Metall-Leiterbahnen und mit einer fünften Fotomaske Öffnungen für Verbindungsleitungen begrenzt bzw. gebildet werden, gekennzeichnet durch folgende Verfahrensschritte:
a) Herstellen wenigstens einer sich in eine Wanne (42, 43) erstreckenden und durch diese vom Substrat (12) getrennten, hochleitenden Zone (38, 39) mit dem Leitungstyp des Substrats (12);
b) Umwandeln des Leitungstyps wenigstens eines Teils der Wanne (42, 43) in denjenigen der hochleitenden Zone (38, 39) und Bilden eines Strompfades zwischen der hochleitenden Zone und dem Substrat (12) durch Beschießen mit Ionen; und
c) elektrisches Kontaktieren der hochleitenden Zone (38, 39).
8ü9842/079g
8U695
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß von einem N-leitenden Substrat (12) ausgegangen wird, daß darin wenigstens eine P-leitende Wanne (42, 43) und in dieser eine hoch-N-leitende Zone (38, 39) gebildet wird und daß das Umwandeln wenigstens eines Teils der Wanne (42, 43) durch Implantieren von Phosphorionen erfolgt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß bei dem Umwandeln eines Teils der Wanne (42, 43) dessen Leitungstyp von der P-Leitung in die N-Leitung geändert wird.
4. Verfahren nach einem oder mehreren der Ansprüche 1 bis
3, dadurch gekennzeichnet, daß das Beschießen mit Ionen solange fortgesetzt wird, bis die Konzentration der implantierten Ionen an der Oberfläche (30) des Substrats (12) 101^ Atome/cm^ übersteigt.
5. Verfahren nach einem oder mehreren der Ansprüche 1 bis
4, dadurch gekennzeichnet, daß bei einer integrierten Schaltung (10) mit wenigstens einer polykristallinen Silizium-Zone (31) die hoch^eitende Zone (38, 39) durch Dotieren der polykristallinen Silizium-Zone gebildet wird.
8098 4 2/0798
DE19782814695 1977-04-11 1978-04-05 Verfahren zum herstellen einer integrierten schaltung Withdrawn DE2814695A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/786,246 US4081896A (en) 1977-04-11 1977-04-11 Method of making a substrate contact for an integrated circuit

Publications (1)

Publication Number Publication Date
DE2814695A1 true DE2814695A1 (de) 1978-10-19

Family

ID=25138044

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782814695 Withdrawn DE2814695A1 (de) 1977-04-11 1978-04-05 Verfahren zum herstellen einer integrierten schaltung

Country Status (6)

Country Link
US (2) US4081896A (de)
JP (1) JPS53136959A (de)
DE (1) DE2814695A1 (de)
FR (1) FR2387515A1 (de)
IT (1) IT7822112A0 (de)
SE (1) SE7803105L (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272303A (en) * 1978-06-05 1981-06-09 Texas Instruments Incorporated Method of making post-metal ion beam programmable MOS read only memory
JPS5529116A (en) * 1978-08-23 1980-03-01 Hitachi Ltd Manufacture of complementary misic
JPS5599722A (en) * 1979-01-26 1980-07-30 Hitachi Ltd Preparation of semiconductor device
JPS6055988B2 (ja) * 1979-01-26 1985-12-07 株式会社日立製作所 半導体装置の製法
JPS567463A (en) * 1979-06-29 1981-01-26 Hitachi Ltd Semiconductor device and its manufacture
US4274193A (en) * 1979-07-05 1981-06-23 Rca Corporation Method for making a closed gate MOS transistor with self-aligned contacts
US4272881A (en) * 1979-07-20 1981-06-16 Rca Corporation Method for making a closed gate MOS transistor with self-aligned contacts with dual passivation layer
US4306916A (en) * 1979-09-20 1981-12-22 American Microsystems, Inc. CMOS P-Well selective implant method
US5414283A (en) * 1993-11-19 1995-05-09 Ois Optical Imaging Systems, Inc. TFT with reduced parasitic capacitance
US6300661B1 (en) * 1998-04-14 2001-10-09 Advanced Micro Devices, Inc. Mutual implant region used for applying power/ground to a source of a transistor and a well of a substrate
US20020132395A1 (en) * 2001-03-16 2002-09-19 International Business Machines Corporation Body contact in SOI devices by electrically weakening the oxide under the body
US7135951B1 (en) * 2003-07-15 2006-11-14 Altera Corporation Integrated circuit inductors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3440500A (en) * 1966-09-26 1969-04-22 Itt High frequency field effect transistor
US3679492A (en) * 1970-03-23 1972-07-25 Ibm Process for making mosfet's
GB1357515A (en) * 1972-03-10 1974-06-26 Matsushita Electronics Corp Method for manufacturing an mos integrated circuit
US3931634A (en) * 1973-06-14 1976-01-06 Rca Corporation Junction-isolated monolithic integrated circuit device with means for preventing parasitic transistor action
IN144541B (de) * 1975-06-11 1978-05-13 Rca Corp
US4050965A (en) * 1975-10-21 1977-09-27 The United States Of America As Represented By The Secretary Of The Air Force Simultaneous fabrication of CMOS transistors and bipolar devices

Also Published As

Publication number Publication date
US4081896A (en) 1978-04-04
IT7822112A0 (it) 1978-04-07
FR2387515A1 (fr) 1978-11-10
JPS53136959A (en) 1978-11-29
US4159561A (en) 1979-07-03
SE7803105L (sv) 1978-10-12

Similar Documents

Publication Publication Date Title
DE69032735T2 (de) Verfahren zum Herstellen von Hochspannungs- und Niederspannungs-CMOS-Transistoren in einem einzigen integrierten Schaltungs-Chip
DE3019850C2 (de)
DE69012611T2 (de) Verfahren zum Herstellen bipolarer vertikaler Transistoren und von Hochspannungs-CMOS-Transistoren in einer einzigen integrierten Schaltung.
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE2700873A1 (de) Verfahren zur herstellung von komplementaeren isolierschicht-feldeffekttransistoren
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
EP0118709A2 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
DE2352762A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit komplementaeren feldeffekt-transistoren
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE3002051A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen
EP0244607A1 (de) Verfahren zum Herstellen von optimierten komplementären MOS-Feldeffekttransistoren in VLSI-Technik
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE69419806T2 (de) Herstellungsverfahren von Kontakten mit niedrigem Widerstand an den Übergang zwischen Gebieten mit verschiedenen Leitungstypen
DE2047777A1 (de) Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung
DE3026682A1 (de) Verfahren zum herstellen eines mos-transistors
DE1614356A1 (de) Integrierte Halbleiterbaugruppe mit komplementaeren Feldeffekttransistoren
EP0847593A1 (de) Verfahren zur herstellung einer eeprom-halbleiterstruktur
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE69415500T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit vergrabenem Übergang
DE2902368A1 (de) Komplementaer-mos-inverter
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE2814695A1 (de) Verfahren zum herstellen einer integrierten schaltung
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE4101130A1 (de) Mos-feldeffekttransistor und verfahren zu dessen herstellung
DE3650638T2 (de) Integrierte Halbleiterschaltung mit Isolationszone

Legal Events

Date Code Title Description
8130 Withdrawal