DE2737024C2

DE2737024C2 - Analog-Digital-Wandler

Info

Publication number: DE2737024C2
Application number: DE2737024A
Authority: DE
Inventors: Eise Carel Eindhoven Dijkmans; Rudy Johan Van De Plassche
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1976-08-30
Filing date: 1977-08-17
Publication date: 1987-01-29
Also published as: US4179687A; CA1130006A; FR2363236B1; IT1086019B; FR2363236A1; ES461924A1; BE858204A; JPS6026329B2; GB1589089A; SE7709585L; SE418347B; DE2737024A1; JPS5329645A; NL7609608A

Description

Die Erfindung bezieht sich auf einen Analog-Digital- Wandler gemäß dem Oberbegriff des Patentanspruchs 1.
Ein derartiger Analog-Digital-Wandler ist bekannt aus der Zeitschrift "IRE Transactions on Instrumentation", Vol. PGJ-5, 1956, juni, Seiten 155 bis 160. Bei diesem bekannten Wandler liefert jede Stufe einen Ausgangsstrom entsprechend dem doppelten Eingangsstrom, solange letzterer kleiner ist als der Referenzstrom. Wenn der Eingangsstrom den Referenzstrom überschreitet, ändert das digitale Signal dieser Stufen seinen Wert, und der Ausgangsstrom ist gleich der doppelten Differenz zwischen dem Eingangsstrom und dem Referenzstrom. Wenn alle Stufen mit dem gleichen Referenzstrom arbeiten, bilden die digitalen Signale aller Stufen eine Dualzahl, die dem Wert des Eingangssignals entspricht. Um dieses Verhalten aufzuweisen, sind die einzelnen Stufen verhältnismäßig kompliziert aufgebaut.
Ein weiterer Analog-Digital-Wandler ist in der Zeitschrift "I. E. E. E. journal of Solid-State Circuits", Band SC-10, Nr. 6, Dezember 1975, Seiten 392 bis 396 beschrieben. Dieser Wandler besteht aus einer Vielzahl von Komparatoren, deren nichtinvertierenden Eingängen allen eine Signalspannung zugeführt und deren invertierenden Eingängen jeweils eine andere Bezugsspannung zugeführt wird, wobei diese Bezugsspannungen zu unterschiedlichen Pegeln des Eingangssignals entsprechen. Da im allgemeinen nur ein geringer Spannungsbereich zur Verfügung steht und da viele verschiedene Pegel unterschieden werden müssen, müssen die Komparatoren eine verhältnismäßig hohe Spannungsverstärkung und eine geringe Offsetspannung aufweisen. Wie u. a. aus Fig. 3 des genannten Aufsatzes hervorgeht, führt dies zu komplexen Komparatoren, die eine hohe Verlustleistung aufweisen und viel Platz in einer integrierten Schaltung beanspruchen.
Aufgabe der Erfindung ist es, einen Analog-Digital- Wandler der eingangs genannten Art anzugeben, bei dem die einzelnen Stufen möglichst einfach aufgebaut sind und die digitalen Signale der einzelnen Stufen eine unterschiedliche, auch nichtlineare Kodierung des Eingangsstroms darstellen können.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.
Dadurch, daß erfindungsgemäß der Eingangsstrom vollständig abgeleitet wird, wenn er kleiner ist als der zugehörige Referenzstrom der betreffenden Stufe, kann diese Stufe außerordentlich einfach aufgebaut werden.
Durch Verwendung von unterschiedlichen Referenzströmen oder durch Stromteiler für den Ausgangsstrom bzw. Eingangsstrom zwischen den einzelnen Stufen können unterschiedliche Kodierungen gewählt werden. Ferner ist es leicht möglich, mehrere erfindungsgemäße Analog-Digital-Wandler hintereinander zu schalten, wobei jeder folgende Wandler den Quantisierungsfehler des vorhergehenden Wandlers kodiert. Derartige und weitere Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Einige Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigt
Fig. 1 ein Blockschaltbild eines Analog-Digital-Wandlers nach der Erfindung,
Fig. 2 schematisch das Prinzip des Aufbaus einer Stufe des Analog-Digital-Wandlers,
Fig. 3 ein erstes Ausführungsbeispiel einer derartigen Stufe,
Fig. 4 ein zweites Ausführungsbeispiel einer derartigen Stufe,
Fig. 5 ein Ausführungsbeispiel eines Analog-Digital- Wandlers.
Fig. 6 ein Ausführungsbeispiel eines Analog-Digital- Wandlers mit einer geänderten Empfindlichkeitskurve, und
Fig. 7 die Empfindlichkeitskurve des Analog-Digital- Wandlers nach Fig. 6.
Fig. 1 zeigt ein Blockschaltbild eines Analog-Digital- Wandlers nach der Erfindung. Es sind vier Stufen dargestellt, und zwar S₁, S₂, S₃ und S₄, aber diese Anzahl kann auch viel größer sein. jede Stufe enthält einen ersten Eingang 1 1, 21, 31 bzw. 41, einen zweiten Eingang 12, 22, 32 bzw. 42, einen Ausgang 13, 23, 33, bzw. 43 und einen digitalen Ausgang 14, 24, 34 bzw. 44. Die ersten Eingänge 21, 31, und 41 der Stufen S ₂, S₃ bzw. S₄ sind mit den Ausgängen 13, 23 und 33 der vorhergehenden Stufen S ₁, S₂ und S₃ verbunden. Den zweiten Eingängen 12, 22, 32 und 42 der Stufen S ₁, S₂, S₃ und S₄ werden Referenzströme I _r mittels Stromquellen C ₁₁, C₂₁, C₃₁ und C₄₁ zugeführt. Es ist aber möglich, voneinander verschiedene Ströme den zweiten Eingängen 12, 22, 32 und 42 zuzuführen, z. B. um eine bestimmte Empfindlichkeitskurve für den Analog/Digital-Wandler zu erhalten. Dem ersten Eingang 11 der ersten Stufe S ₁ wird das analoge Eingangssignal als ein Strom I _a zugeführt.
Wenn für jede Stufe gilt, daß der Ausgangsstrom I _d gleich I _a-I _r ist, wenn I _a größer als I _r ist, wird eine Analog-Digital-Wandlung erhalten. Dann wird ja jeweils ein Referenzstrom I _r vom Signal I _a subtrahiert, bis der verbleibende Teil kleiner als I _r ist. Die Anzahl Male, daß ein Referenzstrom I _r von dem Eingangsstrom I _a subtrahiert werden kann, ist dann ein Maß für die Größe des Eingangsstroms. Dieses Maß muß für weitere Verarbeitung, z. B. als ein binärer Code, zur Verfügung stehen. Dazu weist jede Stufe einen digitalen Signalausgang 14, 24, 34, bzw. 44, auf. Das Signal an diesem Ausgang ist eine Anzeige darüber, ob die Ausgänge 13, 23, 33 bzw. 43 Strom führen oder nicht, oder aber eine Anzeige für die Polarität des Unterschiedes zwischen den Strömen der ersten und der zweiten Eingänge.
Es ist nicht notwendig, daß stets der Unterschied zwischen den Eingangsströmen einer Stufe an eine nächstfolgende Stufe weitergeleitet wird. Es ist möglich, z. B. Vielfaches oder einen Teil weiterzuleiten, um die Empfindlichkeitskurve zu beeinflußen.
Fig. 2 zeigt schematisch den Aufbau einer Stufe des Analog-Digital-Wandlers nach der Erfindung. Die Stufe enthält ein Glied 6 zur Bestimmung des Unterschiedes zwischen den an den Eingängen 1 und 2 auftretenden Strömen (I _a-I _r) und zum Weiterleiten dieses Differenzstrom an einen Knotenpunkt 5. Von diesem Knotenpunkt 5 her führt ein erster Stromweg zu dem Ausgang über ein Element 7 mit einer Durchlaßrichtung und einer Sperrichtung. Die Durchlaßrichtung ist in der Figur symbolisch mit einem Pfeil angedeutet. Diese kann auch entgegengesetzt gerichtet sein, aber ist stets derart gerichtet, daß, wenn der Strom I _a größer als der Referenzstrom I _r ist, der (positive) Unterschied über diesen ersten Stromweg fließen kann. Vom Knotenpunkt 5 her führt ein zweiter Stromweg über ein Element 8 mit, vom Knotenpunkt 5 her gesehen, einer Durchlaß- und einer Sperrichtung, die der Durchlaß- und der Sperrichtung des Elements 7 entgegengesetzt sind, zu einer Stromsenke 9; dies ist ein Element, das den (negativen) Differenzstrom I _q-I _r aufnimmt. Damit der Differenzstrom I _a-I _r den richtigen Stromweg wählt, ist es notwendig, daß, vom Knotenpunkt 5 her gesehen, jeweils die Impedanz in der Durchlaßrichtung des einen Stromweges verhältnismäßig niederohmig in bezug auf die Impedanz in der Sperrichtung des anderen Stromweges ist.
Die Stufe nach Fig. 2 enthält weiter eine Vorspannungseinstellschaltung 10, die den Elementen 7 und 8 Vorspannung zuführt, so daß nicht zu gleicher Zeit die beiden Elementen 7 und 8 in der Durchlaßrichtung polarisiert sein können. Dies ist u. a. notwendig, um zu verhindern, daß zwischen dem Ausgang 3 und der Stromsenke 9 über die Elemente 7 und 8 Strom fließt. Außerdem enthält die Stufe ein Detektionsglied 11, mit dessen Hilfe zum Erhalten eines binären Signals die Polarität des Unterschiedes I _q-I _r bestimmt wird. Wie symbolisch mit dem gestrichelten Pfeil angedeutet ist, kann dies u. a. dadurch erfolgen, daß ein Stromdurchgang durch die Elemente 7, 8 oder 9 detektiert wird.
Fig. 3 zeigt ein erstes Ausführungsbeispiel einer Stufe nach Fig. 2. Um diesen Unterschied zwischen den Strömen I _r und I _a zu erhalten und dem Knotenpunkt 5 zuzuführen, ist bei dieser Stufe die einfachste Möglichkeit gewählt, die darin besteht, daß die Ströme I _r und I _a mit entgegengesetzter Polarität dem Knotenpunkt 5 zugeführt werden. Der Knotenpunkt 5 ist über die Emitter-Kollektor-Strecke eines npn-Transistors T ₁ mit dem Ausgang 3 verbunden. Dieser Transistor bildet also das Element 7. Weiter ist der Knotenpunkt 5 über die Emitter-Kollektor-Strecke eines pnp-Transistors T ₂ mit der Stromsenke 9 verbunden. Dieser Transistor T ₂ bildet das Element 8. Um eine Anzeige über die Polarität des Unterschiedes I _a-I _r zu erhalten, ist der Kollektor des Transistors T ₂ mit dem digitalen Ausgang 4 verbunden. Ist z. B. die Stromsenke 9 eine Diode, deren Kathode mit einem Bezugspotentialpunkt verbunden ist, so kann Stromdurchgang durch den Transistor T ₂ dadurch detektiert werden, daß diese Diode von dem Basis-Emitter-Übergang eines weiteren Transistors überbrückt wird.
Um zu vermeiden, daß beide Transistoren T ₁ und T₂ gleichzeitig leitend sein können, ist eine Vorspannungsquelle 10 zwischen den Basis-Elektroden der Transistoren T ₁ und T₂ angeordnet. Sind diese Vorspannungen derart, daß die Spannung an der Basis-Elektrode des Transistors T ₂ z. B. 0,3 höher als die Spannung an der Basis-Elektrode des Transistors T ₁ ist, so können beide Transistoren nie gleichzeitig Strom führen. Eine direkte Verbindung zwischen den Basis-Elektroden der Transistoren T ₁ und T₂ hat den gleichen Effekt. Da der Knotenpunkt 5 jeweils mit dem Ausgang 3 einer vorhergehenden Stufe verbunden ist, sollen die Basisvorspannungen der aufeinanderfolgenden Stufe jeweils z. B. 1 V höher sein, so daß jeweils die Transistoren T ₁ eine genügend hohe Kollektor-Emitter-Spannung aufweisen. Dadurch gelangen diese Transistoren nicht in Sättigung und ist der Kollektorstrom stets nahezu gleich dem Emitterstrom.
Ist der Strom I _a größer als der Referenzstrom I _r, so fließt der Unterschied über die Emitter-Kollektor- Strecke des Transistors T ₁ zu dem Ausgang 3 und von dort zu einer folgenden Stufe. Der Transistor T ₂ ist dabei gesperrt, was am Kollektor des Transistors T ₂ detektiert werden kann. Ist der Strom I _a kleiner als der Referenzstrom I _r, so fließt der Unterschied über die Kollektor-Emitter-Strecke des Transistors T ₂ zu der Stromsenke 9. Auch dies kann am Kollektor des Transistors T ₂ detektiert werden. Andere Detektionsmöglichkeiten sind z. B. das Messen der Basis-Emitter Spannung des Transistors T ₁ oder T₂.
Um eine möglichst genaue Gleichheit der Kollektorund Emitterströme des Transistors T ₁ zu erhalten, muß der Stromverstärkungsfaktor des Transistors T ₁ genügend groß sein. Eine weitere Möglichkeit besteht darin, daß der Transistor T ₁ durch zwei als ein Darlingtonverstärker geschaltete Transistoren ersetzt wird. Dies kann auch dadurch erreicht werden, daß der Transistor T ₁ durch einen Feldeffekttransistor mit isolierter Gate- Elektrode ersetzt wird. Dieser Aufbau ist in Fig. 4 dargestellt, in der T₁ der genannte Feldeffekttransistor ist, dessen Hauptstrombahn zwischen dem Ausgang 3 und dem Knotenpunkt 5 angeordnet ist. Ausgenommen die Vorspannungseinstellung der Transistoren T ₂ und T₁, ist diese Schaltung gleich der Schaltung nach Fig. 3.
Die Durchlaßrichtung des Transistors T ₁ wird durch die Vorspannung an der Gate-Elektrode bestimmt. Diese Vorspannung, die von der Quelle 10 herrührt, muß derart sein, daß diejenige Hauptelektrode des Transistors T ₁, die mit dem Knotenpunkt 5 verbunden ist, als Source-Elektrode wirkt, wenn der Transistor T ₂ nichtleitend ist. Weiter muß diese Vorspannung derart sein, daß nicht zugleich die Transistoren T ₂ und T₁ leitend sein können. Wenn, wie in Fig. 4 dargestellt ist, die Basis des Transistors T ₂ mit Erde verbunden ist, werden diese Anforderungen erfüllt, wenn die Spannung der Quelle 10 in bezug auf Erde z. B. gleich der Schwellwertspannung des Transistors T ₁ ist.
Da bei Verwendung eines Feldeffekttransistors mit isolierter Gate-Elektrode die Spannung an der Drain- Elektrode (die mit dem Ausgang 3 verbundene Elektrode) die Gleichheit der Ströme an der Drain- und der Source-Elektrode nicht beeinflußt, gilt nicht die bei der Schaltung nach Fig. 3 gestellte Anforderung. Bei allen Stufen können die Gate-Elektroden der Transistoren T ₁ dadurch mit derselben Quelle 10 und die Basis-Elektroden aller Transistoren T ₂ mit Erde verbunden werden.
Es sei bemerkt, daß in Fig. 2 das Element 8, wie das Element 7, nicht notwendigerweise ein Transistor zu sein braucht. So können z. B. Transistor T ₂ und Stromsenke 9 durch eine einzige Diode ersetzt werden, deren Kathode (oder Anode, wenn für alle Bestandteile der andere Leitungstyp gewählt und die Richtung der Eingangsströme I _a und I _r umgekehrt wird) mit einem an Bezugspotential liegenden Punkt, z. B. Masse, verbunden ist. Detektion kann dann dadurch erfolgen, daß diese Diode von dem Basis-Emitter-Übergang eines weiteren Transistors überbrückt wird.
Fig. 5 zeigt ein Ausführungsbeispiel, in dem das Element 7 eine Diode D ₁₁, D₂₁, D₃₁ bzw. D₄₁ ist. Die figur zeigt die ersten vier Stufen S ₁, S₂, S₃ und S₄ eines Analog- Digital-Wandlers nach der Erfindung. Die Eingänge 21, 31 bzw. 41 der Stufen S ₂, S₃ und S₄ sind mit den Ausgängen 13, 23 bzw. 33 der Stufen S ₁, S₂ und S₃ verbunden. Dem Eingang 11 der Stufe S ₁ wird das analoge Signal I _a zugeführt, und allen Eingängen 12, 22, 32, und 42 werden Referenzströme I _r zugeführt.
Bei jeder Stufe ist der Knotenpunkt 15, 25, 35 bzw. 45 über eine Diode D ₁₁, D₂₁, D₃₁ bzw. D₄₁ mit dem Ausgang 13, 23, 33, bzw. 43 verbunden. Der Knotenpunkt 15, 25, 35, bzw.45 ist zur Bildung des zweiten Stromweges mit der Basis des npn-Transistors T ₁₂, T₂₂, T₃₂ bzw. T₄₂ verbunden. Dieser Transistor ist mit zwei Kollektoren K ₁ und K₂ ausgeführt. Die Kollektoren K ₁ sind über Dioden D₁₂, D₂₂, D₃₂ bzw. D₄₂ mit den Basis-Elektroden dieser Transistoren T ₁₂, T₂₂, T₃₂ bzw. T₄₂ verbunden. Dadurch werden die letzteren Transistoren bei Stromansteuerung an der Basis-Elektrode leitend und wirken als Kurzschluß. Vorzugsweise sind die Dioden vom Schottky-Typ, wodurch die Transistoren T ₁₂, T₂₂, T₃₂ und T₄₂ nicht in den Sättigungszustand gelangen können. Der Differenzstrom wird dabei nach Masse abgeführt. Dieser leitende Zustand dieser Transistoren kann z. B. an den zweiten Kollektoren K ₂ detektiert werden. Diese Kollektoren können z. B. unmittelbar mit Gattern einer logischen Schaltung verbunden werden.
Wenn der Eingangsstrom I _a kleiner als der Referenzstrom I _r ist, fließt der Strom I _r-I _a zur Basis des Transistors T ₁₂ und macht diesen Transistor leitend. Dabei fließt kein Strom zum Ausgang 13 der Stufe S ₁. Infolgedessen sind in allen weiteren Stufen die Transistoren T ₂₂, T₃₂ und T₄₂ leitend. Da die Emitter aller Transistoren T ₁₂, T₂₂, T₃₂ und T₄₂ mit an demselben Potential liegenden Punkten (in der Zeichnung mit Masse) verbunden sind, sind die Potentiale an allen Knotenpunkten 15, 25, 35, und 45 einander gleich, so daß keine der Dioden D ₁₁, D₂₁, D₃₁ und D₄₁ leitend sein kann. Auf diese Weise ist automatisch eine richtige Vorspannung erhalten.
Ist der Strom I _a größer als der Referenzstrom I _r, aber kleiner als das Zweifache dieses Stromes, so fließt der Unterschied I _a-I _r durch die Diode D ₁₁ der Stufe S ₁. Da der Knotenpunkt 25 der Stufe S ₂ ein Potential gleich dem Basispotential des Transistors T ₂₂ dieser Stufe aufweist, ist das Potential an der Basis des Transistors T ₁₂ der Stufe S ₁ eine Diodenspannung niedriger, so daß der Transistor T ₁₂ der Stufe S ₁ nicht leitend sein kann. Auch nun ist automatisch eine richtige Vorspannung erhalten. Wenn der Strom I _a den Wert 2 I _r überschreitet, wird auch der Transistor T ₂₂ der Stufe S ₂ ausgeschaltet. Die Anzahl der Transistoren T ₁₂, T₂₂, T₃₂ und T₄₂, die ausgeschaltet ist, ist also ein Maß für den Wert des Signalsstroms I _a. Wenn z. B. neun Stufen in Reihe geschaltet sind und der Strom I _r gleich 0,1 I_amax ist, wobei I_amax der Bereich des Wandlers ist, wird der Strom I _a in ein digitales Signal umgewandelt, das die erste Dezimalstelle des analogen Wertes des Stroms I _a darstellt. Dies ist in der Praxis meistens nicht genau genug. Um mehrere Dezimalstellen darstellen zu können, sind mehrere in Reihe liegende Wandler erforderlich. Diese Wandler müssen stets als Eingangssignalstrom den Eingangssignalstrom des vorhergehenden Wandlers abzüglich des n-fachen des Referenzstroms I _r des vorhergehenden Wandlers empfangen, wobei n die Anzahl der Transistoren T ₁₂, T₂₂, T₃₂ und T₄₂ ist, die in diesem vorhergehenden Wandler ausgeschaltet sind. Den zweiten Eingängen eines folgenden Wandlers muß dann stets ein Zehntel des Referenzstromes I _r des vorhergehenden Wandlers als Referenzstrom zugeführt werden.
Um mehrere Dezimalstellen des Stroms I _a dekodieren zu können, muß also der restliche Strom einem Ausgang entnommen werden können. Bei dem Wandler nach Fig. 5 wird dies dadurch erreicht, daß die Kollektoren K ₁ der Transistoren T ₁₂, T₂₂, T₃₂, T₄₂ der Stufen S ₁, S₂, S₃, S₄ mit den Stromquellen C ₁₂, C₂₂, C₃₂, C₄₂, die einen Strom gleich dem Referenzstrom I _r führen, und über Dioden D ₁₂, D₂₂, D₃₂, D₄₂ mit einem Knotenpunkt 80 verbunden sind. Die Durchlaßrichtung dieser Dioden, von den Stromquellen C ₁₂, C₂₂, C₃₂, C₄₂ her gesehen, ist stets der Durchlaßrichtung der Transistoren T ₁₂, T₂₂, T₃₂, und T₄₂ entgegengesetzt. Dem Knotenpunkt 80 wird ebenfalls der Eingangsstrom I _a zugeführt, was z. B. mittels einer Stromteilerschaltung erfolgen kann. Der Knotenpunkt 80 ist weiter mit dem Emitter eines npn-Transistors T ₄ verbunden, dessen Kollektor mit einem Anschlußpunkt 90 und dessen Basis mit dem Bezugspotential V _ref verbunden ist.
Wenn ein bestimmter Transistor T ₁₂, T₂₂, T₃₂ oder T₄₂ leitend ist, fließt der Referenzstrom I _r der entsprechenden Stromquelle C ₁₂, C₂₂, C₃₂ oder C₄₂ über diesen Transistor ab und ist die Spannung an der Anode der entsprechenden Diode D ₁₃, D₂₃, D₃₃, D₄₃ etwa gleich 0 V. Wenn die Bezugsspannung V _ref ungenügend hoch, z. B. 1 V, so ist die entsprechende Diode D ₁₃, D₂₃, D₃₃, D₄₃ gesperrt. Wenn ein bestimmter Transistor T ₁₂, T₂₂, T₃₂ oder T₄₂ aber nichtleitend ist, fließt der Strom I _r der entsprechenden Stromquelle C ₁₂, C₂₂, C₃₂, C₄₂ über die entsprechende Diode D ₁₃, D₂₃, D₃₃, D₄₃ zum Knotenpunkt 80. Dadurch ist der Emitterstrom des Transistors T ₄ stets gleich I _a-nI _r, wobei n die Anzahl nichtleitender Transistoren der Transistoren T ₁₂, T₂₂, T₃₂, und T₄₂ ist, und es kann also dem Anschlußpunkt 90 der gewünschte Differenzstrom entnommen werden.
Fig. 6 zeigt einen Analog-Digital-Wandler nach der Erfindung für Impulskodemodulation (CPM). Die Figur zeigt vier Stufen S ₁, S₂, S₃ und S₄ der acht benötigten Stufen. Die nicht dargestellten Stufen sind mit den Stufen S ₂, S₃, und S₄ identisch. Der Knotenpunkt 15 der Stufe S ₁ ist über die Kathode-Anode-Strecke der Diode D ₁₁ mit dem Ausgang 13, der mit dem Eingang 21 der Stufe S ₂ verbunden ist, und mit der Basis des Transistors T ₁₂ verbunden, dessen Emitter mit einem Punkt auf fester Spannung, in der Zeichnung Erde, und dessen Kollektor mit einem digitalen Signalausgang 14 verbunden ist. Der Knotenpunkt 15 ist weiter mit einem Eingang 12, dem ein Referenzstrom I _r von einer Stromquelle C ₁₁ zugeführt wird, und mit einem Eingang 11 für den Eingangsstrom I _a verbunden.
Die übrigen Stufen S ₂, S₃, S₄ und die vier folgenden nicht dargestellten Stufen sind auf gleiche Weise aufgebaut. Dabei sind diese übrigen Stufen mit einer Stromteilerschaltung zur Halbierung des Ausgangsstroms versehen. So ist bei der Stufe S ₂ die Diode D _21i, die zwischen dem Verbindungspunkt 25 und dem Ausgang 23 angeordnet ist, von dem Basis-Emitter-Übergang eines Transistors T ₂₃ überbrückt, dessen Basis mit der Anode und dessen Emitter mit der Kathode dieser Diode verbunden ist und dessen Kollektor zu einer Stromsenke führt, z. B., wie dargestellt, zu einem auf Bezugspotential V _ref2 liegenden Punkt. Um eine Teilung durch einen faktor 2 zu erhalten, muß in einer integrierten Schaltung die effektive Emitteroberfläche des Transistors T ₂₃ gleich groß wie die effektive Diodenoberfläche der Diode D ₂₁ sein.
Durch die gezeigte Maßnahme wird nur die Hälfte des positiven Unterschiedes zwischen einem Strom am Eingang 21 und dem Referenzstrom am Eingang 22 an den Ausgang 23 und somit an den Eingang 31 der nächsten Stufe S ₃ weitergeleitet.
Der Eingang 11 der Stufe S ₁ ist über die Anode-Kathode-Strecke einer Diode D ₁₅ mit der Eingangsstromquelle, die den Eingangsstrom I _a führt, verbunden.
Der Analog-Digital-Wandler nach Fig. 6 wirkt auf gleiche Weise wie der Wandler nach Fig. 5. Wenn der Strom I _a kleiner als der Referenzstrom I _r ist, fließt der negative Unterschied zur Basis des Transistors T ₁₂ und dieser Transistor wird leitend. Alle weiteren Transistoren T ₂₂, T₃₂, T₄₂... sind ebenfalls leitend, und über allen Dioden D ₁₁, D₂₁, D₃₁, D₄₁... ist eine Spannung gleich 0 V vorhanden.
Wenn der Strom I _a den Wert des Stromes I _rüberschreitet, sperrt der Transistor T ₁₂, und der positive Unterschied fließt über die Diode D ₁₁ zum Eingang 21 der folgenden Stufe S ₂.
Der leitende oder nichtleitende Zustand der Transistoren T ₁₂, T₂₂, T₃₂, T₄₂,... kann an ihren Kollektoren, den digitalen Ausgängen 14, 24, 34, 44,..., detektiert werden. Dazu kann eine Kollektorimpedanz angeschlossen sein, aber wenn z. B. eine Transistor-Transistor-Logikschaltung (TTL) an diesen digitalen Ausgängen angeschlossen wird, können die Gatterimpedanzen als Kollektorimpedanz wirken. Ein leitender Transistor T ₁₂, T₂₂, T₃₂, T₄₂... liefert dann einen "niedrigen" Pegel an dem betreffenden Detektionsausgang und ein nichtleitender Transistor einen "hohen" Pegel.
Um stets den Differenzstrom, d. h. I _a abzüglich einer Anzahl Male den Referenzstrom I _r, an einen folgenden Analog-Digital-Wandler 16 weiterleiten zu können, enthält die Schaltung weiter eine Anzahl logischer Gatter. Der Detektionsausgang 14 ist über einen Inverter I mit einem Eingang eines UND-Gatters a ₀ verbunden. Die digitalen Ausgänge zweier aufeinanderfolgender Stufen sind jeweils mit den Eingängen eines EXKLUSIV- ODER-Gatters verbunden. So sind die digitalen Ausgänge 24 und 34 mit den Eingängen des EXKLUSIV- ODER-Gatters e ₂ verbunden, usw. Die Ausgänge der acht (vier dargestellten und vier nicht dargestellten) EX-KLUSIV-ODER-Gatter e ₁, e₂, e₃, e₄,... sind mit den Eingängen der UND-Gatter a ₁, a₂, a₃,... verbunden. Von allen UND-Gattern a 0, a ₁, a₂, a3, a₄,... sind zweite Eingänge mit einer Quelle 15 zur Lieferung eines Taktsignals verbunden. Die Ausgänge dieser UND-Gatter sind mit den Basis-Elektroden von Schalttransistoren T ₀₄, T₁₄, T₂₄, T₃₄, T₄₄,... verbunden. Der Emitter des Schalttransistors T ₀₄ ist mit der Kathode der Diode D ₅ und die Emitter der Schalttransistoren T ₁₄, T₂₄, T₃₄, T₄₄,... sind mit den Verbindungspunkten 15, 25, 35, 45,... verbunden. Die Kollektoren der Schalttransistoren T ₀₄ und T₁₄ führen direkt zu einem Anschlußpunkt 70, und die Kollektoren der anderen Schalttransistoren T ₂₄, T₃₄, T₄₄,... führen über eine Stromteilerschaltung zu diesem Anschlußpunkt. Diese Stromteilerschaltung kann auf die dargestellte Weise aufgebaut werden. Der Basis- Emitter-Übergang eines Transistors T ₅ wird von einer Diode D ₆ überbrückt, deren effektive Diodenoberfläche gleich groß wie die effektive Emitteroberfläche des Transistors T ₅ ist. Sind die Diode D ₆ und der Transistor T ₅ auf demselben Substrat integriert, so ist der Strom, der durch die Diode D ₆ fließt, stets nahezu gleich dem Emitterstrom des Transistors T ₅. Der Emitter des Transistors T ₅ ist mit den Kollektoren der Transistoren T ₂₄, T₃₄, T₄₄,... und der Kollektor mit dem Anschlußpunkt 70 verbunden. Die Anode der Diode D ₆ ist mit einer Stromsenke, z. B. auf die dargestellte Weise mit einem an Bezugspotential V _ref3 liegenden Punkt, verbunden. Auf diese Weise ist der Kollektorstrom des Transistors T ₅ gleich der Hälfte des Stromes, der dem Verbindungspunkt des Emitters des Transistors T ₅ und der Kathode der Diode D ₆ zugeführt wird.
Der Anschlußpunkt 70 ist mit dem Eingang eines Analog-Digital-Wandlers 16 verbunden. Dieser ist nicht im Detail dargestellt und kann u. a. auf eine der in der Fig. 6 dargestellten Weisen aufgebaut werden. Dieser Analog-DigitalWandler 16 enthält 16 Stufen mit je Referenzströmen gleich I _r/16. Dadurch kann der dem Anschlußpunkt 70 zugeführte Strom stets in 16 Schritten digitalisiert werden. Da der dem Wandler 16 zugeführte Strom maximal gleich I _r ist, sind 15 Stufen genügend.
Ist der Strom I _a kleiner als der Referenzstrom I _r, so sind alle Transistoren T ₁₂, T₂₂, T₃₂, T₄₂,... leitend und somit alle digitalen Ausgänge 14, 24, 34, 44,..."niedrig". Die Ausgänge der EXKLUSIV-ODER-Gatter e ₁, e₂, e₃, e₄,... sind dann "niedrig", und der Ausgang des Inverters I ist "hoch". Wenn die Quelle 15 einen Taktimpuls abgibt, wird also nur der Schalttransistor T ₀₄ leitend, und der Strom I _a fließt über die Emitter-Kollektor-Strecke dieses Transistors T ₀₄ zum Anschlußpunkt 70.
Ist der Strom I _a größer als I _r, aber kleiner als 2I _r, so ist lediglich der digitale Ausgang 14 "hoch" und lediglich der Ausgang des EXKLUSIV-ODER-Gatters e ₁ "hoch", so daß zu dem Zeitpunkt, zu dem die Quelle 15 einen Taktimpuls liefert, nur der Ausgang des UND-Gatters a ₁ "hoch" und der Transistor T ₁₄ leitend wird. Der positive Differenzstrom I _a-I _r fließt dann zum Anschlußpunkt 70.
Ist der Strom I _a größer als 2I _r, aber kleiner als 4I _r, so sind die Transistoren T ₁₂ und T₂₂ nichtleitend und die digitalen Ausgänge 14 und 24 "hoch", so daß lediglich der Ausgang des EXKLUSIV-ODER-Gatters e ₂ "hoch" ist. Zu dem Zeitpunkt, zu dem die Quelle 15 einen Taktimpuls abgibt, wird also nur der Schalttransistor T ₂₄ leitend und fließt der Strom I _a-2I _r zu der Stromteilerschaltung (T ₅, D₆) und ein Strom gleich 1/2(I _a-2I _r) zum Anschlußpunkt 70. Außerhalb der Ausleseperiode fließt der Strom I _a-2I _r von dem Verbindungspunkt 25 zur Stromteilerschaltung (D ₂₁, T₂₃) und empfängt der Eingang 31 der folgenden Stufe S ₃ nur die Hälfte des Stroms I _a-2I _r.
Ist der Strom I _a größer als 4I _r, aber kleiner als 8I _r, so empfängt die vierte Stufe S ₄ einen Strom gleich 1/4(I_a4Ir), der kleiner als der Strom I _r der Stromquelle C ₄₁ ist, so daß der Transistor T ₄₂ leitend ist und somit die digitalen Ausgänge 14, 24, und 34 "hoch" sind, so daß nur der Ausgang des EXKLUSIV-ODER-Gatters e ₃ "hoch" ist und zum Zeitpunkt, zu dem die Quelle 15 einen Taktimpuls abgibt, den Schalttransistor T ₃₄ leitend macht, über den ein Strom gleich 1/2(I _a-4I _r) vom Verbindungspunkt 35 zur Stromteilerschaltung (T ₅, D₆) fließt. Der Anschlußpunkt 70 empfängt dann einen Strorn gleich 1/4(I _a-4I _r), der gleich dem Differenzstrom arn Verbindungspunkt 45 außerhalb der Ausleseperiode ist.
Fig. 7 zeigt die Empfindlichkeitskurve des Analog-Digital-Wandlers nach Fig. 6. Als Ordinate ist die Anzahl von Zählschritten n ₁ des Analog-Digital-Wandlers 16 und als Abszisse das Verhältnis I _a:I _r zwischen dem analogen Signalstrom I _a und dem Referenzstrom I _r aufgetragen. Eingangsströme I _a mit einem Wert zwischen 0 und I _r werden in 16 Schritten digitalisiert, gleich wie die Werte zwischen I _r und 2I _r, zwischen 2I _r und 4I _r, 4I _r und 8I _r, 8I _r und 16I _r, 16I _r und 32I _r, 32I _r und 64I _r und zwischen 64I _r und 128I _r. Auf diese Weise werden Eingangsströme mit geringer Amplitude in kleinen Schritten (Schritten von I _r/16 für den Gesamtwandler) und Ströme mit großer Amplitude in durchschnittlich größeren Schritten (in der letzten Stufe des Gesamtwandlers, d. h. der Stufe S ₈ beim Wandler 16, in Schritten von 4I _r) quantisiert. Dadurch wird in bezug auf einen linearen Wandler eine Vergrößerung des dynamischen Bereiches bei einem gleichen Verhältnis zwischen dem Quantisierungsrauschen und dem Signal erhalten.
Dabei sei bemerkt, daß sich die Erfindung keineswegs auf die dargestellten Ausführungsbeispiele beschränkt. Neben den vier im Detail gezeigten Ausführungsformen einer Stufe eines Analog-Digital-Wandlers nach der Erfindung lassen sich mehrere andere Abwandlungen realisieren.

Claims

1. Analog-Digital-Wandler mit einer Anzahl in Reihe geschalteter Stufen, die je einen Eingangsstrom mit einem Referenzstrom vergleichen und abhängig vom Vergleichsergebnis ein digitales Signal erzeugen und einen dem Unterschied zwischen Eingangsstrom und Referenzstrom entsprechenden Ausgangsstrom an einem Ausgang als Eingangsstrom für die folgende Stufe erzeugen, dadurch gekennzeichnet, daß in jeder Stufe (S ₁, S₂,...) ein Eingangsstrom (I _a), der kleiner als der zugehörige Referenzstrom (I _r) ist, vollständig abgeleitet wird und daß dann kein Ausgangsstrom (I _d) erzeugt wird.

2. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß jede Stufe (S ₁, S₂,...) einen Verbindungspunkt (5; 15, 25,...), der den Eingangsstrom (I _a) und den Referenzstrom (I _r) mit unterschiedlichen Stromrichtungen empfängt, einen ersten Stromweg (7; T ₁; D₁₁, D₂₁...) zwischen diesem Punkt und dem Ausgang (3; 13, 21...) und einen zweiten Stromweg (8; T ₂; T₁₂, T₂₂,...) zwischen diesem Punkt und einer Stromsenke (9) enthält, wobei diese beiden Stromwege je eine Durchlaß- und eine Sperrichtung aufweisen und die Durchlaßrichtungen in den beiden Stromwegen, von diesem Verbindungspunkt her gesehen, einander entgegengesetzt sind, und Mittel (10), durch die die beiden Stromwege derart vorgespannt werden, daß jeweils nur einer der beiden Stromwege leitend ist.

3. Analog-Digital-Wandler nach Anspruch 2, dadurch gekennzeichnet, daß der erste Stromweg (7) die Kollektor-Emitter-Strecke eines ersten Transistors (T ₁) von einem ersten Leitungstyp und der zweite Stromweg (8) die Kollektor-Emitter-Strekke eines zweiten Transistors (T ₂) von einem dem ersten Leitungstyp entgegengesetzten Leitungstyp enthält, wobei die Emitter dieser Transistoren mit dem Verbindungspunkt verbunden sind und der Kollektor des ersten Transistors (T ₁) mit dem Ausgang (3) und der Kollektor des zweiten Transistors (T ₂) mit einer Stromsenke (9) verbunden ist und die Basis-Elektroden beider Transistoren mit einer Vorspannungsquelle (10) verbunden sind, die zwischen den beiden Basis-Elektroden eine derartige Spannung erzeugt, daß die Transistoren nicht beide gleichzeitig leitend sein können.

4. Analog-Digital-Wandler nach Anspruch 2, dadurch gekennzeichnet, daß der erste Stromweg (7) die Hauptstrombahn eines ersten Feldeffekttransistors (T ₁) mit isolierter Gate-Elektrode und der zweite Stromweg (8) die Kollektor-Emitter-Strekke eines zweiten Transistors (T ₂) von einem dem des ersten Transistors entgegengesetzten Leitungstyp enthält, wobei die Source-Elektrode des ersten Transistors (T ₁) mit dem Verbindungspunkt (5), seine Drain-Elektrode mit dem Ausgang (3), der Emitter des zweiten Transistors (T ₂) mit dem Verbindungspunkt (5) und sein Kollektor mit einer Stromsenke verbunden ist und die Gate-Elektrode des ersten Transistors (T ₁) und die Basis-Elektrode des zweiten Transistors (T ₂) mit einer Vorspannungsquelle (10) verbunden sind, derart, daß nicht beide Transistoren gleichzeitig leitend sein können, wobei diese Vorspannungsquelle mehreren Stufen gemeinsam ist.

5. Analog-Digital-Wandler nach Anspruch 2, dadurch gekennzeichnet, daß in dem ersten Stromweg (7) eine Diode (D ₁₁, D₂₁,...) und in dem zweiten Stromweg (8) der Basis-Emitter-Übergang eines Transistors (T ₁₂, T₂₂,...) angeordnet ist, dessen Emitter zu einer Stromsenke führt, wobei die Vorspannungsquelle durch einen an Bezugspotential liegenden Punkt gebildet wird, mit dem die Emitter aller Transistoren (T ₁₂, T₂₂,...) im zweiten Stromweg einer Anzahl aufeinanderfolgender Stufen verbunden sind, und daß jede Stufe eine Referenzstromquelle (C; G _n, C₂₁,...) zur Lieferung des Stroms (I _r) enthält.

6. Analog-Digital-Wandler nach Anspruch 5, dadurch gekennzeichnet, daß in mindestens einer der Stufen (S ₁, S₂,...) der Kollektor-Basis-Übergang des Transistors (T ₁₂, T₂₂,...) von einer Diode (D ₁₂, D₂₂,...) überbrückt ist, deren Durchlaßrichtung gleich der des Kollektor-Basis-Übergangs ist.

7. Analog-Digital-Wandler nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß in mindestens einer der Stufen (S ₁, S₂,...) der Transistor (T ₁₂, T₂₂,...) mit einem zweiten Kollektorkontakt (K ₂) zum Abgeben des digitalen Signals versehen ist.

8. Analog-Digital-Wandler nach Anspruch 5, dadurch gekennzeichnet, daß in mindestens einer der Stufen (S ₂, S₃,...) die Diode (D ₂₁, D₃₁,...) von dem Basis-Emitter-Übergang eines Transistors (T ₂₃, T₃₃,...) überbrückt wird, dessen Basis mit der Anode und dessen Emitter mit der Kathode der Diode (D ₂₁, D₂₂,...) verbunden ist und dessen Durchlaßrichtung gleich der Durchlaßrichtung der Diode ist.

9. Analog-Digital-Wandler nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß ein weiterer Stromausgang (70, 90) vorgesehen ist, der einen Differenzstrom liefert, der von der Differenz zwischen dem Eingangsstrom (I _a) und dem der Anzahl einen Ausgangsstrom liefernden Stufen entsprechenden Vielfachen der Differenzströme (I _r) abgeleitet ist, und daß ein weiterer, entsprechend aufgebauter Analog-Digital-Wandler (16) an den weiteren Stromausgang (70, 90) angeschlossen ist, der mit entsprechend kleineren Referenzströmen arbeitet.

10. Analog-Digital-Wandler nach Anspruch 9, dadurch gekennzeichnet, daß der weitere Stromausgang (90) mit einem Verbindungspunkt (80) gekoppelt ist, der einen dem Eingangsstrom (I _a) gleichen Strom und von jeder einen Ausgangsstrom liefernden Stufe einen zugehörigen Referenzstrom (I _r) mit dazu entgegengesetzter Stromrichtung empfängt.

11. Analog-Digital-Wandler nach Anspruch 8 und 9, dadurch gekennzeichnet, daß der Kollektor (14, 24,...) jeweils des Transistors (T ₁₂, T₂₂,...) im zweiten Stromweg jeder Stufe zu Gattern (e ₁, e₂,...; a₁, a₂,...) einer logischen Schaltung führt, die eine Anzahl von Schalttransistoren (14, 24,...) steuert, deren Emitter mit dem Verbindungspunkt (15, 25,...) jeweils einer anderen Stufe (S ₁, S₂,...) verbunden sind und deren Kollektoren dieser Schalttransistoren zu einem weiteren Analog-Digital-Wandler führen, wobei diese logische Schaltung, wenn in einer bestimmten Stufe (z. B. S₂) der Transistor (T ₂₂) im zweiten Stromweg leitend und der entsprechende Transistor (T ₁₂) der vorhergehenden Stufe (S ₁) nichtleitend ist, den Schalttransistor (14), dessen Emitter mit dem Verbindungspunkt (15) dieser vorhergehenden Stufe (S ₁) verbunden ist, in den leitenden Zustand schaltet.