DE2722775A1 - Datenverarbeitungssystem - Google Patents
DatenverarbeitungssystemInfo
- Publication number
- DE2722775A1 DE2722775A1 DE19772722775 DE2722775A DE2722775A1 DE 2722775 A1 DE2722775 A1 DE 2722775A1 DE 19772722775 DE19772722775 DE 19772722775 DE 2722775 A DE2722775 A DE 2722775A DE 2722775 A1 DE2722775 A1 DE 2722775A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- unit
- control unit
- gate
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Description
Die Erfindung betrifft ein Datenverarbeitungssystem mit wenigstens
einer Verarbejtungceinheit, die über eine Datenschiene mit weiteren
Modulen des Systems in Nachrichtenverbindung gebracht v/erden kann.
Auf dem Gebiet der Computer-Technologie ist bislang von Systemen
Gebrauch gemacht worden, die einen hierarchischen Aufbau aufweisen^^, bei denen die Operationen auf verschiedene Systemkomponenten
verteilt sind. Solche bekannte Systeme weisen im allgeminen einen Hauptspeicher sowie mehrere Verarbeitungseinheiten
auf. Die Verarbeitungsoinlieiten stehen mit dem Hauptspeicher bzw.
mit verschiedenen Speichereinheiten sowie mit anderen Verarbeitungseinheiten
über eine dem Nachrichtenaustausch dienende Datenschiene in Verbindung. Die Verarbeitungseinheiten führen verschiedene
Operationen, wie beispielsweise eine Befehlsdecodierung, arithmetische Berechnungen usw. aus. Ferner bilden sie Schnittstellen
in Bezug auf Ein/Ausgabegeräte. Diese bekannten Verarbeitungseinheiten können jedoch nur unter Benutzung der Datenschiene
eine Information verarbeiten. Wenn daher bislang ein Nachrichtenaustausch oder eine Informationsverarbeitung erforderlich war/ so
mußte die Verarbeitungseinheit eine Zugriffsanforderung ausgeben,
der stattgegeben werden mußte, bevor irgendeine weitere Aktion erfolgen konnte. Diese Wartezeit führte zu einer Verringerung der
Datenverarbeitungsgeschwindigkeit der Anlage.
Ausgehend von diesem bekannten System ist es die Aufgabe der vorliegenden
Erfindung, ein Datenverarbeitungssystem anzugeben, das eine erhöhte Verarbeitungsgeschwindigkeit aufweist. Die Lösung
dieser Aufgabe gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung. Weitere vorteilhafte Ausgestaltungen der Erfindung sind
den Unteransprüchen entnehmbar. ■
Gemäß der Erfindung weist das Datenverarbeitungssystem eine Verarbeitungseinheit
auf, die eine eigene Mikroprogramm-Steuereinheit enthält. Die Mikroprogramm-Steuereinheit enthält Ihrerseits einen
709849/0933
Speicher zur Speicherung von Operationsbefehlen für die Verarbei-tungseinhcit
sowie Einrichtungen zur Ausgabe der Befehle in einer gewünschten Reihenfolge. Die Verarbeitungseinheit umfaßt
ferner eine Anzahl taktgesteuerter funktioncller Elemente sowie
eine Einrichtung für eine Zugriffsanforderung an die Datenschiene.
Eine Taktsignale erzeugende Einheit wird durch Signale der Mikroprogramm-Steuereinheit gesteuert.
Wenn eine Anforderung einen Zugriff zur Datenschiene verlangt,so
setzt die Vcrarbeitungseinhe.it ihren Betrieb bis zu einem Punkt
fort, an dem der Zugriff zur Datenschiene ausgeführt v/erden muß, um den Betrieb der Verarbeitungseinheit fortsetzen zu können. Die
mikroprogrammierte Steuereinheit gibt hierbei ein Steuersignal
aus, durch welches der Betrieb der takterzeugenden Einheit solange angehalten wird, bis die Zugriffsroutine zu der Daten-·
schiene ausgeführt worden ist. Die Erzeugung von Taktsignalan wird fortgesetzt, wenn die Zugriffsoperation ausgeführt worden
ist.
Anhand der einzigen Figur der beiliegenden Zeichnung sei im folgenden die Erfindung näher erläutert.
Eine dem Nachrichtenaustausch dienende Datenschiene 2 stellt
einen Nachrichtenkanal zwischen einer Datenschiene-Steuereinheit 4,
einem Datenspeichermodul 1 und irgendeiner von mehreren Datenverarbeitungseinheiten
6 dar. Die Verarbeitungseinheit 6 kann beispielsweise eine Befehlsverarbeitungseinrichtung sein, welche
ihrerseits ein Rechenwerk ALU 8 und eine mikroprogrammierte Steuereinheit MPU-10 umfaßt. Die mikroprogrammierte Steuereinheit
MPU-10 stellte eine firmware-gesteuerte Zentrale der Verarbeitungseinheit
6 dar. Die mikroprogrammierte Steuereinheit MPU-10 weist eine Steuerspeichereinheit 11 und ein Befehlsregister 13
auf. In der Steuerspeichereinheit 11 ist eine Gruppe von Mikrobefehlen
für die Operationssteuerung der Verarbeitungseinheit gespeichert. Das Befehlsregister 13 gibt die Befehle an die
Komponenten der Verarbeitungseinheit 6 aus.
709849/0933
— O
Die Verarboitungseinhoit G umfaßt ferner mehrere funktionell©
Komponenten, wie ein Datenschienen-Adressregister 12, ein Daten-Ausgangsregister 14, ein Daten-Eingangsregister 16 und
ein Datenschienen-Oporationsregister 18. Jedes dieser Register
ist über geeignete nicht-dargestellte Gatter an die Datensehiene 2 angeschlossen. Über geeignete Verbindungsmittel
sind die Register 12,14 und 16 an das Rechenwerk ALU-8 angeschlossen.
Jedes der Register 12,14,16 und 18 wird durch Befehle
betätigt, die von der niikroprogranuniorten Steuereinheit MPU-10
ausgegeben werden. Beispielsweise wird ein Befehl "Ladeadresse" von der Steuereinheit 10 über ein UND-Gatter 20 an das Datenschienen-Adressregister
12 gegeben, um dier. entsprechend zu setzen. Ein Befehl "Laden Datenausgang" wird von der Steuereinheit
10 über ein UND-Gatter 22 auf das Daten-Ausgangsregister
geschaltet. In gleicher Weise wird das Daten-Eingangsregister von der Steuereinheit 10 durch einen Befehl "Lade Lesen" gesteuert,
der über ein UND-Gatter 24 angelegt wird. Das Datenschienen-Operationsregister
18 wird durch einen von der Steuereinheit ausgegebenen Befehl "Lesen/Schreiben" gesteuert, der über ein
UND-Gatter 26 angelegt wird. Jedes der Gatter 20,22,24 und 26 wird durch Taktsignale eines Taktschaltkreises 28 betätigt. Somit
werden die Register jeweils nur dann geladen, wenn das Taktsignal auftritt.
Der Taktschaltkreis 28 umfaßt einen steuerbaren Oszillator in Festkörper-Schaltkreistechnik der aus einem UND-Gatter 30, einer
Rückkopplungs-Verzögerungseinrichtung 32 und einem Steuer-NAND-Gatter
34 besteht. Das NAND-Gatter 34 ist mit einer Eingangsklemme an die mikroprogrammierte Steuereinheit MPU-10 angeschlossen,
welche ein Signal "Warten" ausgibt, wenn eine Synchronisierung mit der Datensehiene verlangt wird. Die andere Eingangsklenune
des NAND-Gatters 34 ist an einen Ausgang der Datenschienen-Steuereinheit 4 angeschlossen.
Es sei nunmehr die Wirkungsweise des vorstehend in seinem Aufbau
beschriebenen Systems erläutert. Hierbei sei vorausgeschickt, daß
709849/0933
BAD ORIGINAL
eine Verarbeitungseinheit wie die Einheit G, intern mit einer
sehr viel höheren Geschwindigkeit als da.s aus Datenschiene und Speicher bestehende System arbeiten kann. Wie eingangs erläutert,
sind bei den bekannten System die Verarbeitungseinheiten von der Datenschienensteuerung abhängig und ihre Verarbeitungsgeschwindigkeit
ist demgemäß durch das Syπtem, bestehend aus
Datenschienen-Steuereinheit und Speichereinheit, beim Zugriff auf dieselben abhängig. Beim vorliegenden System ist die örtliche
mikroprogrammierte Steuereinheit MPU-10 in der Lage, die Synchronisation
mit der Datenschiene zu steuern, so daß die Verarbeitungseinheit 6 mit der ihr eigenen Verarbeitungsgeschwindigkeit
solange asynchron im Hinblick auf die Datenschiene 2 betrieben werden kann, bis eine Synchronisation erforderlich ist.
Da im Hinblick auf einige Funktionen eine Bezugnahme auf die Datenschiene 2 erforderlich ist, kann ein Teil des von der
Steuereinheit MPU-10 ausgegebenen Befehls beispielsweise mittels des Datenschienen-Operationsregisters 18 eine Zugriffsanforderung
zu dem Datenspeichermodul 1 oder zu einer anderen Verarbeitungseinheit 6 ausgeben, wobei dieser Zugriff über die Datenschiene
2 erfolgt» Wenn eine solche Zugriffsanforderung an die
Datenschiene durch die Verarbeitungseinheit bei den bekannten Systemen ausgegeben wird, so wird bei diesen bekannten Systemen,
wie bereits erwähnt, jegliche Aktion der Verarbeitungseinheit angehalten, bis dieser Zugriff erfolgt und die Zugriffsroutine
vollständig ausgeführt ist. Im vorliegenden System kann aufgrund der internen, durch die Steuereinheit MPU-10 ausgeführten Steuerung
die Zugriffsanforderung an die Datenschiene in einem relativ
frühen Zeitpunkt während der Bearbeitung einer Routine ausgegeben werden, wobei die Verarbeitungseinheit 6 weiterhin all jene
Funktionen ausführt, die sie aufgrund ihrer Auslegung ausführen kann. Wenn sodann der Zugriff auf die Datenschiene für die weitere
Datenverarbeitung notwendig wird, so wird die Aktivität der Verarbeitungseinheit angehalten, bis der Zugriff zu der Datenschiene
ausgeführt worden ist.
Um diese Funktion zu gewährleisten, werden die verschiedenen
Komponenten der Verarbeitungseinheit 6 durch Taktsignale der Takt
einheit 28 angesteuert. Die Takteinheit 28 bildet mit dem
709849/0933
Gatter 30 und dem rückgekoppelten Verzögerungsglied 32 einen
anhaltbarcn freischwLngendon Oszillator, der mit einer vorgegebenen
Taktfrequenz arbeitet. Die von der mikroprogreimmierten Steuereinheit
MPU-10 ausgegebenen Befehle umfassen ein Signalbit "Warten", day einer Eingangs:klemme des Steuer-NAND-Gatters 34 zugeführt wird,
bevor die Steuereinheit MPU--10 zum nächsten Befehl fortschreitet.
Wenn eine Zugrifisanforderung an Speichermodul 1 ausgegeben worden
ist und diese Anforderung noch nicht behandelt worden ist, so gibt die Datencchienen-Steuereinheit 4 ein Signal "Datenschiene belegt."
aus, welches der anderen Eingangsklemme des Steuer-NAND-Gatters 34
zugeführt v/ird. Das gemeinsame Auftreten dieser beiden Signale an
den Eingangsklemmcn des NAND-Gatters 34 schaltet den Ausgang desselben
auf den Viert "0" um, wodurch die Erzeugung von Taktsignalen durch die Takteinheit 28 angehalten v/ird. Dementsprechend wird
die weitere Operation der normalerweise getakten Komponenten solange
angehalten, bis der Zugriff zu der Datenschiene ausgeführt worden ist.
Wenn im Laufe der Ausführungen des vorangegangenen Befehls der mikroprogriimmierten Steuereinheit MPU-10 eine zweite Zugriffsanforderung an die Speichereinheit 1 über die Datenschiene 2 auftritt,
so wird diese zweite Anforderung selbstverständlich gespeichert, bis die erste Anforderung vollständig bearbeitet worden
ist. Bei angehaltenem Takt und im Wartezustand der Verarbeitungseinheit 6 wird bei der Beendigung der ersten Zugriffsanforderung
die Takteinheit 2 8 erneut gestartet. Der erneute Start der Takteinheit bewirkt seinerseits die sofortige Ausgabe der zweiten Anforderung.
Unterdessen setzt die Verarbeitungseinheit 6 ihre interne Datenverarbeitung fort, bis sie erneut zu dem Punkt gelangt,
an dem keine weitere Datenverarbeitung ohne Ausführung des angeforderten Zugriffes möglich ist. In diesem Zeitpunkt wird die Takt
einheit 28 wie zuvor erneut solange angehalten, bis der Zugriff vollständig durchgeführt worden ist.
Wenn das Signal "Warten" von der mikroprogramraierten Steuereinheit
MPU-10 ausgegeben worden ist, so führt dies nicht zur Sperrung der» Taktausgabe durch die Takteinheit 28, wenn keine Zugriffsanforde-
709849/0933
rung ausgegeben worden ist oder wenn - obgleich eine solche Anforderung ausgegeben worden ist - diese bereits bearbeitet
worden ist. Die Verarbeitungseinheit 6 kann in diesem Fall ohne jegliche Unterbrechung der nächsten von der Steuereinheit MNPU-10
ausgegebenen Befehl bearbeiten.
709849/0933
AO Le e rs e
ite
Claims (10)
- HONEYWELL INC. 20. Mai 19 77Honeywell Plaza 04-4091 GeMinneapolis, Minn., USADatenverarbeitungssystemPatentansprüche:Datenverarbeitungssystem mit wenigstens einer Verarbeitungseinheit, die über eine Datenschiene mit weiteren Modulen des Systems in Nachrichtenverbindung gebracht werden kann, dadurch gekennzeichnet, daß die Verarbeitungseinheit (6) asynchron zu dem Datenschiene/Modul-System (1,2) eine Mikrobefehlsbearbeitung solange durchführt, bis eine Synchronisation erforderlich ist.
- 2. Datenverarbeitungssystem nach Anspruch 1, dadurch gekennzei chne t, daß die Verarbeitungseinheit (6) mikroprogrammiert ist und folgende Komponenten umfaßt: mehrere funktionelle Komponenten (8,12,14,16,18); eine mikroprogrammierte Steuereinheit (10) mit einem Speicher (11) zur Speicherung von Operationsbefehlen für die Verarbeitungseinheit (6) und eine Einrichtung (13) zur Ausgabe der Operationsbefehle in einer gewünschten Folge, wobei die funktioneilen Komponenten (8 - 18) durch die mikroprogrammierte Steuereinheit (10) gesteuert werden;eine Takteinheit (2 8) zum Takten der Komponenten (8 - 18) und der Steuereinheit (10); undein auf ein erstes und zweites Steuersignal ansprechendes Element (34) zur Betriebsunterbrechung der Takteinheit (28).709849/0933
- 3. Datenverarbeitung.ssystein nach Anspruch 2, gekennzeichnet durch eine den Zugriff der Verarbeitungseinheit (6) auf die Datenschiene (2) steuernde Datenschiene-r.teuereinhoit (4) .
- 4. Datenvorarbeitungr.system mich Anspruch 3, dadurch gekenn zei chnet, daß die mikroprogranunierte Steuereinheit (10) das erste und die Datenschiene-Steuereinheit (4) das zweite Steuersignal für das Unterbrechungselement (34) liefert.
- 5. Datenverarbeitungssystem nach Anspruch 2, dadurch gekennzei chne t, daß die Takteinheit (28) aus einem freischv/ingendon anhailtbaren Oszillator in Festkörperschaltkreisteehnik besteht.
- 6. Datenverarbeitungssystem nach Anspruch 5, d adurch gekenn zei chnet, daß die Takteinheit (28) aufweist:ein erstes Gatter (30) mit zwei Eingängen und einem Ausgang; ein Signalverzögerungsglied (32) , das zwischen einen Eingang und den Ausgang des ersten UND-Gatters (30) geschaltet ist;und ein zweites Gatter (34) mit zwei Eingängen und einem Ausgang, wobei der Ausgang auf den anderen Eingang des ersten Gatters (30) geschaltet ist und den beiden Eingängen die beiden Steuersignale zugeführt v/erden.
- 7. Datenverarbeitungssystem nach Anspruch 6, dadurch gekennzei chnet, daß als erstes Gatter ein UND-Gatter (30) und als zweites Gatter ein NAND-Gatter (34) angeordnet ist.
- 8. Datenvorarbeitungssystcm nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß das erste Steuersignal durch ein "Warte"-Signal der mikroprogrammiertcn Steuereinheit (10) gebildet wird, das vor der70Ü849/0U33BAD ORIGINALvollständigen Ausführung eines jeden Befehles wirksam ist und daß das zweite Steuersignal von der Datenschiene-Steuereinheit (4) ausgegeben wird, wenn ein angeforderter Zugriff zu der Datenschiene (2) von der Verarbeitungseinheit (6) nicht ausgeführt worden ist.
- 9. Datenverarbeitungssystem nach Anspruch 2, dadurch gekenn zei chne t, daß die funktionellen Komponenten ein Rechenwerk (8) sowie mehrere Register (Datenschienen-Adressregister (12), Datenschienen-Ausgarigsregister (14)/Datenschienen-Eingangsregister (16), Datenschienen-Operationsregister (18))umfassen.
- 10. Datenverarbeitungssystem nach Anspruch 9, dadurch gekenn zei chne t, daß das Rechenwerk (8) mit den Registern (12 - 18) verbunden ist und direkt von den Takt·- Signalen beaufschlagt wird und daß die Register (12 - 18) über Gatter (20 - 26) angesteuert werden, die einerseits von den Taktsignalen und andererseits von in dem Befehlsregister (13) enthaltenen Befehlen angesteuert werden.709849/0933
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/689,822 US4084233A (en) | 1976-05-25 | 1976-05-25 | Microcomputer apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2722775A1 true DE2722775A1 (de) | 1977-12-08 |
DE2722775C2 DE2722775C2 (de) | 1988-02-11 |
Family
ID=24770008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772722775 Granted DE2722775A1 (de) | 1976-05-25 | 1977-05-20 | Datenverarbeitungssystem |
Country Status (6)
Country | Link |
---|---|
US (1) | US4084233A (de) |
JP (1) | JPS52144244A (de) |
CA (1) | CA1130462A (de) |
DE (1) | DE2722775A1 (de) |
FR (1) | FR2353100A1 (de) |
GB (1) | GB1581597A (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5427741A (en) * | 1977-08-03 | 1979-03-02 | Toshiba Corp | Information processing organization |
US4231087A (en) * | 1978-10-18 | 1980-10-28 | Bell Telephone Laboratories, Incorporated | Microprocessor support system |
FR2480969A1 (fr) * | 1980-04-16 | 1981-10-23 | Dshkhunian Valery | Unite d'echange d'information a microprocesseur |
US4466079A (en) * | 1981-02-17 | 1984-08-14 | Pitney Bowes Inc. | Mailing system peripheral interface with communications formatting memory |
US4434465A (en) | 1981-04-13 | 1984-02-28 | Texas Instruments Incorporated | Shared microinstruction states in control ROM addressing for a microcoded single chip microcomputer |
US4467412A (en) * | 1981-05-18 | 1984-08-21 | Atari, Inc. | Slave processor with clock controlled by internal ROM & master processor |
DE3212401C2 (de) * | 1982-04-02 | 1985-01-17 | Otto 7750 Konstanz Müller | Schaltungsanordnung zur Steuerung der Priorität der Aufschaltung verschiedener Aggregate auf einen Systembus einer digitalen Rechenanlage |
US4494193A (en) * | 1982-09-30 | 1985-01-15 | At&T Bell Laboratories | Deadlock detection and resolution scheme |
US4660169A (en) * | 1983-07-05 | 1987-04-21 | International Business Machines Corporation | Access control to a shared resource in an asynchronous system |
US4686620A (en) * | 1984-07-26 | 1987-08-11 | American Telephone And Telegraph Company, At&T Bell Laboratories | Database backup method |
JPS61156338A (ja) * | 1984-12-27 | 1986-07-16 | Toshiba Corp | マルチプロセツサシステム |
JPH0823859B2 (ja) * | 1990-09-28 | 1996-03-06 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ処理システム |
US5251305A (en) * | 1991-04-04 | 1993-10-05 | Unisys Corporation | Apparatus and method for preventing bus contention among a plurality of data sources |
JPH0877035A (ja) * | 1994-09-06 | 1996-03-22 | Toshiba Corp | 中央処理装置及びマイクロコンピュータ |
RU2143726C1 (ru) * | 1997-07-15 | 1999-12-27 | Козлов Михаил Кириллович | Формульный процессор с командоподобными логическими управляющими элементами |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3404378A (en) * | 1965-10-29 | 1968-10-01 | Automatic Telephone & Elect | Computers |
US3740722A (en) * | 1970-07-02 | 1973-06-19 | Modicon Corp | Digital computer |
US3736567A (en) * | 1971-09-08 | 1973-05-29 | Bunker Ramo | Program sequence control |
FR2185066A5 (de) * | 1972-05-15 | 1973-12-28 | Philips Nv | |
IT964669B (it) * | 1972-07-14 | 1974-01-31 | Olivetti & Co Spa | Calcolatrice elettronica da tavolo con logica a circuiti mos |
GB1426749A (en) * | 1973-06-05 | 1976-03-03 | Burroughs Corp | Micro programme data processor having parallel instruction flow streams for plural level of subinstruction sets |
FR2250448A5 (de) * | 1973-11-06 | 1975-05-30 | Honeywell Bull Soc Ind | |
US3919695A (en) * | 1973-12-26 | 1975-11-11 | Ibm | Asynchronous clocking apparatus |
CA1027249A (en) * | 1973-12-26 | 1978-02-28 | Richard A. Garlic | Microprocessor with parallel operation |
US3914711A (en) * | 1974-02-25 | 1975-10-21 | Rca Corp | Gated oscillator having constant average d.c. output voltage during on and off times |
-
1976
- 1976-05-25 US US05/689,822 patent/US4084233A/en not_active Expired - Lifetime
-
1977
- 1977-02-08 CA CA271,314A patent/CA1130462A/en not_active Expired
- 1977-05-20 DE DE19772722775 patent/DE2722775A1/de active Granted
- 1977-05-23 FR FR7715783A patent/FR2353100A1/fr active Granted
- 1977-05-24 GB GB21737/77A patent/GB1581597A/en not_active Expired
- 1977-05-25 JP JP5998777A patent/JPS52144244A/ja active Pending
Non-Patent Citations (1)
Title |
---|
US-Firmenschrift IBM Technical Disclosure Bulletin, Vol. 16, Nr. 7, 1973, S. 2163-2165 * |
Also Published As
Publication number | Publication date |
---|---|
DE2722775C2 (de) | 1988-02-11 |
US4084233A (en) | 1978-04-11 |
JPS52144244A (en) | 1977-12-01 |
FR2353100B1 (de) | 1984-10-26 |
CA1130462A (en) | 1982-08-24 |
GB1581597A (en) | 1980-12-17 |
FR2353100A1 (fr) | 1977-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3914265C2 (de) | ||
DE2722775A1 (de) | Datenverarbeitungssystem | |
DE2744531A1 (de) | Elektronische datenverarbeitungsanlage | |
DE2731336A1 (de) | Taktsystem | |
DE3700426A1 (de) | Ueberwachungszeitgeber | |
EP0048767A1 (de) | Prioritätsstufengesteuerte Unterbrechungseinrichtung | |
DE2755616C2 (de) | Datenverarbeitungsanlage | |
DE3248680A1 (de) | Microcomputer mit energiespar-betriebszustand | |
DE2533403A1 (de) | Datenverarbeitungssystem | |
DE3650165T2 (de) | Buszustandssteuerungsschaltung. | |
DE102013113262B4 (de) | Auslöser-Leitwegeinheit | |
EP0057756A2 (de) | Anordnung zum Datenaustausch in parallel arbeitenden Multi-Mikrorechnersystemen | |
DE3343227A1 (de) | Verfahren zur ueberwachung von elektronischen rechenbausteinen, insbesondere mikroprozessoren | |
DE3687893T2 (de) | Steuersystem fuer programmsprungoperation. | |
DE3852721T2 (de) | Einrichtung zum dynamischen Schalten der Taktquelle eines Datenverarbeitungssystems. | |
DE2747633A1 (de) | Dv-system mit einer unterbrechungseinrichtung | |
DE2911909C2 (de) | Digitales Datenverarbeitungsgerät | |
DE3727017A1 (de) | Synchronisiervorrichtung fuer prozessoren | |
DE3123382C2 (de) | Verfahren und Einrichtung zum Übertragen von Daten in einem Mehrprozessorsystem | |
DE4005042C2 (de) | Mehrrechnersystem zur Durchführung von Bewegungssteuerungen | |
DE69233345T2 (de) | Ein-Chip-Mikrocomputer mit zwei Zeitgeberfunktionsarten | |
EP0104490A2 (de) | Verfahren und Vorrichtung zur Synchronisation von Datenverarbeitungsanlagen | |
EP0282877A1 (de) | Verfahren und Einrichtung zur Steuerung der Fehlerkorrektur innerhalb einer Datenübertragungssteuerung bei von bewegten peripheren Speichern, insbesondere Plattenspeichern, eines Datenverarbeitungssystems gelesenen Daten | |
DE3314139C2 (de) | ||
DE2943903A1 (de) | Rechnersystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: G06F 9/22 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |