DE2659221A1 - Integrierte halbleiterschaltung - Google Patents

Integrierte halbleiterschaltung

Info

Publication number
DE2659221A1
DE2659221A1 DE19762659221 DE2659221A DE2659221A1 DE 2659221 A1 DE2659221 A1 DE 2659221A1 DE 19762659221 DE19762659221 DE 19762659221 DE 2659221 A DE2659221 A DE 2659221A DE 2659221 A1 DE2659221 A1 DE 2659221A1
Authority
DE
Germany
Prior art keywords
circuit
signal
output
output signal
logic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19762659221
Other languages
English (en)
Inventor
Tamotu Arai
Kazutaka Narita
Kenichi Ohba
Shuichi Torii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2659221A1 publication Critical patent/DE2659221A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Integrierte Halbleiterschaltung
  • Die Erfindung bezieht sich auf integrierte Halbleiterschaltungen, insbesondere auf eine integrierte Halbleiterschaltung mit NIS-(Netall-Isolator-Halbleiter) -Logikschaltungen, die aus MIS-Feldeffekttransistoren (FET) bestehen.
  • Aus MIS-FETs aufgebaute Logikschaltungen können allgemein in zwei Arten unterteilt werden, nämlich sog. Verhältnis-Logik schaltungen und sog. verhältnislose Logikschaltungen. Die Verhältnis-Logikschaltung kann in Abhängigkeit vom Verhältnis der Leitfähigkeiten gm zwischen einem Belastungs- und einem Speise- oder Treiber-MIS-FET ein binäres Ausgangssignal erzeugen, wahrend die verhältnislose Logikschaltung dazu bestimmt ist, ein binäres Ausgangssignal mit zwei untersohiedlichen Pegeln zu erzeugen, indem zuvor gespeicherte Ladungen von einer Belastungskapazität über einen Schalt-MIS-FET entladen werden, der durch ein Eingangssignal gesteuert wird, Die Verhältnis-Logikschaltung hat den Nachteil, daß sie einen verhältnismäßig hohen Verbrauch an elektrischer Leistung hat, da über den Last- und den Speise-MiSFET ein Gleichstrom fließt0 Demgegenüber kann der Leistungsverbrauch bei verhältnislosen Logikschaltungen beträchtlich vermindert werden, weil die verbrauchte elektrische Leistung nur auf den Ladestrom der Belastungskapazität zurückzuführen ist. Außerdem kann die verhältnislose Logikschaltung in hoher Integrationsdichte auf einer verhältnismäßig kleinen Fläche ausgeführt werden, da das Verhältnis zwischen der Leitfähigkeit des Belastungs-MISFET und des Schalt-MISFET, dem das Eingangssignal zu r geführt wird, nicht benutzt zu werden braucht.
  • Bei integrierten Halbleiterschaltungen ist es allgemein üblich, die Verdrahtung in Form einer Mehrschichtverdrahtung auszuführen, wobei als unterste Metallisationsschicht eine elektrisch leitfähige polykristalline Siliziumschicht verwendet wird, auf der durch einen Zwischengelegten Film aus PSG (Phosphosilikatglas) eine Metallisationsschicht aus Al mit einer Stärke von 1 bis 0.9 ; ausg##ildet wird. Infolgedessen entsteFt eire parasitäre Kapazität an der Schnittstelle der beiden Metallisationsschichten, die wegen des Ubersprechens im Falle der verhältnislosen Logikschaltung, deren Signalpegel sich in einem erdfreien oder schwimmenden Zustand befindet, zu einer fehlerhaften Wirkungsweise führen kann.
  • Eine komplementäre MI S-Schaltung verbraucht im Prinzip keinen Strom und erzeugt ein Ausgangssignal mit festem Pegel, so daß die MIS-Schaltung in einem verhältnismäßig weiten Arbeitsbereich betrieben werden kann. Im allgemeinen ist es aber notwendig, n-Kanal-MISFETs in einem p-leitenden Gebiet auszubilden. Da außerdem doppelt so viele MISFETs wie Eingangssignale erforderlich sind, wird die Integrationsdichte entsprechend vermindert.
  • Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Halbleiterschaltungsanordnung mit einer MIS-Logikschaltung zu schaffen, die mit hoher Integrationsdichte ausgeführt und mit vermindertem Leistungsverbrauch in einem erweiterten Arbeitsbereich betrieben werden kann.
  • Die erfindungsgemäße integrierte Halbleiterschaltung enthält eine MIS-Logikschaltung, mit der auf wenigstens ein Eingangssignal an einer Ausgangsleitung derselben ein Ausgangssignal erzeugt werden kann, dessen Pegel durch die Gegenwart oder das Fehlen elektrischer Ladungen an einer Belastungskapazität bestimmt wird, wobei die Ausgangsleitung durch eine zweite Signalleitung gekreuzt wird. Erfindungsgemäß ist in einem mittleren Bereich oder einem Zwischenbereich der Ausgangsleitung der MIS-Logikschaltung eine komplementäre Umkehrstufe vorgesehen, deren eines Ende an das Potential einer Spannungsquelle und deren anderes Ende an ein Bezugspotential angeschlossen ist. Da lusgangsleitung wird außerhalb der Umkehrstufe durch die zweite Signalleitung gekreuzt.
  • Bei dieser Anordnung der Ausgangsleitung der MIS-Logikschaltung kann ein stabilisiertes Ausgangssignal erhalten werden, wobei das übersprechen von der zweiten Signalleitung auf die Belastungskapazität unterdrückt wird.
  • Da die zusätzliche komplementäre Umkehrstufe nur erforderlich ist, wenn die Ausgangsleitung der MIS-Logikschaltung durch die zweite Signalleitung gekreuzt wird, kann durch Einschränkung des Gebrauchs der Inverterstufe auf eine solche MIS-Logikschaltung eine verhältnismäßig hohe Integrationsdichte beibehalten werden.
  • Da weiter der Leistungsverbrauch der komplementären Umkehrstufe theoretisch gleich Null ist, ist die Hinzufügung einer solchen Umkehrstufe nicht von einem erhöhten Leistungsverbrauch begleitet. Da der Einfluß des Übersprechens wirksam unterdrückt wird, kann die Schaltung in einem weiten Arbeitsbereich betrieben werden.
  • Anhand der in der Zeichnung dargestellten Ausführungsbeispiele wird die Erfindung näher erläutert. Es zeigen: Fig. 1 das Schaltbild einer Schaltungsanordnung entsprechend einer Ausführungsform der Erfindung, Fig. 2 ein Blockschaltbild zur Erläuterung einer allgemeinen erfindungsgemäßen Schaltungsanordnung, Fig. 3 das Schaltbild einer Schaltungsanordnung gemäß einer zweiten Aus fuhrirngs form der Erfindung und Fig. 4 das Muster bzw. die schematische, vergrößerte Draufsicht einer integrierten Halbleiterschaltung mit dem Schaltungsaufbau gemäß Fig. 3.
  • Fig. 1 zeigt eine erfindungsgemäße Schaltungsanordnung mit einem n-Kanal-NISFET Q1, der eine Schalteinrichtung bildet und von einem Taktimpuls W1 zum Vorladen eines Belastungskondensators C1 ge.#%-eitor# wird. Ein Kanal-MISFET Q5 bildet eine Entladungs-Schalteinrichtung, die von einem Taktimpuls #2 gesteuert wird und einen Entladeweg für im Belastungskondensator cl gespeicherte Ladungen bildet. Die Phasen der Taktimpulse pl, und liegen zueinander so, daß der MISFET Q1 ein- oder ausgeschaltet wird, wenn der MISFET Q5 aus- oder eingeschaltet wird. Zwischen die MISFETs Q1 und Q5 sind p-Kanal-NISFETs Q2 und Q3 in Reihe geschaltet; parallel zu diesen MISFETs liegt ein p-Kanal-NISFET Q4. Die NIS-FETs Q2, Q3 und Q4, denen die Eingangssignale A, B bzw.
  • C zugeführt werden, bilden einen Logikblock; bei positiver Logik kann von dieser Logikschaltung ein Ausgangssignal A B+C erhalten werden. Der Pegel des Ausgangssignals wird dadurch bestimmt, ob die Logikschaltung der p-Kanal-MISFETs Q2 bis Q4 den Entladestromweg für den Belastungskondensator C1 bildet oder nicht, wenn der p-Kanal-MISFET Q5 durch den Taktimpuls ~2 eingeschaltet wird. Wenn der MISFET Q5 eingeschaltet ist, werden die im Belastungskondensator C1 gespeicherten Ladungen entladen, wenn der Strompfad besteht; sie werden gehalten, wenn der Strompfad nicht besteht. Der Pegel des Ausgangssignals wird gehalten, bis der MISFET Q1 nach dem Ausschalten des MISFETs Q5 durch den Taktimpuls #l eingeschaltet wird. Wenn entsprechend eine Ausgangsleitung, an die der Belastungskondensator ci angeschlossen ist, von einer anderen Signalleitung 12 gekreuzt wird und kapazitiv mit dieser gekoppelt ist, so wird der Belastungskondensator C1 mit einer Signalspannung der schneidenden oder kreuzenden Signalleitung 12 über eine Koppelkapazität C2 geladen, wenn der MISFET Q5 ausgeschaltet und der ) Belastungskondensator C1 entladen wird. Somit entsteht ein Ausgangssignal mit einem Bezugspotentialpegel (Massepegel) Erfindungsgemäß wird ein solches übersprechen durch eine komplementäre Gleichstrom-Umkehrstufe verhindert, die aus einem n-Kanal-MISFET Q6 und einem p-Kanal-MISFET Q7 besteht, sowie dadurch, daß das logische Ausgangssignal von der komplementären Umkehrstufe abgegriffen wird.
  • Mit anderen Worten, erfindungsgemäß ist bei der Schaltungsanordnung, bei der eine Signalleitung die Ausgangsleitung kreuzt, die komplementäre Umkehrstufe in einem Zwischenbereich in der Ausgangsleitung vor der Kreuzungsstelle mit der Signalleitung vorgesehen. Das eine Ende der Umkehrstufe ist an das Potential VDD einer Spannungsquelle angeschlossen, während das andere Ende mit einem Bezugs- oder mit Massepotential verbunden ist. Bei dieser Anordnung der Umkehrstufe kann der Einfluß des übersprechens wirksam verhindert werden, weil die Ausgangsleitung OUT der Umkehrstufe auf einem festen Gleichspannungspegel entsprechend dem Potential VDD der Spannungsquelle oder Massepotential liegt.
  • Bei der vorstehend beschriebenen Ausführungsform wird der n-Kanal-MISFET Q1 als Schalteinrichtung zum Ausladen des Belastungskondensators C1 verwendet, um einen hohen Signalpegel zu erreichen, indem eine hohe Ladespannung am Belastungskondensator C1 zugelassen wird.
  • Die Erfindung ist jedoch nicht auf eine solche Anordnung beschränkt. Als Aufladeschalter kann auch ein p-Kanal-NISFET verwendet werden. In diesem Fall wird statt des Taktimpulses ~1 ein Taktimpuls 01 verwendet, dessen Polarität entgegengesetzt ist der des Taktimpuls ses Fig. 2 zeigt in einem Blockschaltbild den allgemeinen Aufbau der erfindungsgemäßen Schaltungsanordnung. Eine MIS-Logikschaltung 1 ist so ausgebildet, daß auf dae Eingangssignale A, B, C, -- ein logisches Ausgangssignal OUT' erzeugt wird. Dieses bildet ein binäres Signal, das abhängig ist von der Gegenwart oder vom Fehlen elektrischer Ladungen am Belastungskondensator C1. Wird die Ausgangsleitwzg 11 der MIS-Logikschaltung 1 von einer Signalleitung 12 gekreuzt, so muß das Ausgangssignal OUT' der MIS-Logikschaltung 1 einmal durch die komplementäre Umkehrstufe 2 laufen, deren Ausgangssignal OUT auf die von der Signalleitung 12 gekreuzte Ausgangsleitung li übertragen wird.
  • Fig. 3 zeigt eine Schaltungsanordnung, bei der die Erfindung angewandt ist auf eine komplementäre Umkehrstufe, die als Eingangs-/Ausgangsschaltung für einen kaskadenartigen Nur-Lese-Speicher oder Festspeicher (ROM) 3 verwendet wird. Drei n-Kanal-MISFETs QIS, Q16 und Q17 bilden den Festspeicher 3, während ein p-Kanal-MISFET Q8 als Ausleseelement für Festspeicher 3 dient. Eingangssignale 115, 116 und 117 werden den Steueranschlüssen der n-Kanal-NISFETs Q15 bis Q17 zugeführt, während dem Steueranschluß des p-Kanal-MISFET Q8 ein Steuersignal ~a zugeführt wird.
  • Das Ausgangssignal OUT " wird vom Festspeicher 3 entsprechend den Eingangssignalen 115, I16 und I17, gesteuert durch das Steuersignal #a, erzeugt. MISFETs Q9, Q10, Q11 und Q12 bilden die taktgesteuerte komplementäre Umkehrstufe, die als Ausgangsschaltung für den Festspeicher 3 verwendet wird. Der an einer Seite der vom p-Kanal-MISFET Q10 und vom n-Kanal-MISFET Q11 gebildeten Umkehrstufe vorgesehene p-Kanal-MISFET Q9 ist mit einem Potential Vss verbunden; seinem Steueranschluß wird ein Steuersignal ~b zugeführt. Der an der anderen Seite der Umkehrstufe vorgesehene n-Kanal-MISFET Q12 ist weiter mit dem Potential VDD verbunden; seinem Steueranschluß wird ein Steuerimpulssignal ~a zugeführt. Der p-Kanal-NISFET Q9 und der n-Kanal-MISFET Q12 werden durch die #+euersignale ab und 4 gleichzeitig ein oder ausgeschaltet. Das Ausgangssignal OUT' wird von der taktgesteuerten komplementären Umkehrstufe erzeugt, wenn die MISFETs Q9 und Q12 gleichzeitig eingeschaltet werden. Der Pegel des Ausgangssignals OUT' kann bei ausgeschalteten MISFETs Q9 und Q12 durch die in einem Kondensator C'1 gespeicherten elektrischen Ladungen bestimmt werden, der an der Verbindungsstelle zwischen den MISFETs Q10 und Q11 angeschlossen ist.
  • Im Betrieb der in Fig. 3 gezeigten Schaltung wird der MISFET G8 durch den Taktimpuls ~ eingeschaltet, so daß ein an den Ausgang OUT " des Speichers 3 angeschlossener Kondensator C3 entladen wird. Wird danach der MISFET Q8 ausgeschaltet, so wird der Pegel des Ausgangssignals OUT" durch die Zustände der Eingangssignale I15 bis 117 des Speichers 3 bestimmt. Schaltet eines der Eingangssignale 115 bis 117 keinen der MISFETs Q15 bis Q17 durch, so wird der Kondensator C3 nicht aus dem Spannungsquellenpotential VDD aufgeladen. Werden dagegen sämtliche MIS-FETs Q15 bis Q17 durchgeschaltet, so wird der Kondensator CD durch diese MISFETs aus dem Spannungsquellenpotential VDD aufgeladen.
  • Wenn das Ausgangssignal OUT" durch die Eingangssignale 115 bis I17 stabilisiert wird, schalten die Taktimpulse und ~b die MISFETs Q9 und Q12 der taktgesteuerten komplementären Umkehrstufe durch. Im Ergebnis erscheint das invertierte Ausgangssignal OUTt'des Festspeichers 3 am Ausgang OUT' der taktgesteuerten komplementären Umkehrstufe.
  • Bei der Schaltung der Fig. 3 ist der Ausgang OUT " des Speichers 3 über Streukapazitäten C'4 und C4 mit den Taktleitungen ~b und ~b verbunden. Trotzdem stellt das übersprechen von den Taktleitungen ~b und ~b auf den Ausgang OUT'1 Dr3ktisch keine Scfri##;Erigkeit dar, weil die Phasen. der Taktsignale ~b und ~b einander entgegengesetzt sind und das übersprechen von der Taktleitung das übersprechen von der Taktleitung ~b praktisch löscht.
  • Andererseits muß, da das Ausgangssignal OUT' der taktgesteuerten komplementären Umkehrstufe unbestimmt ist, wenn die MISFETs Q9 und Q10 ausgeschaltet sind, der Einfluß des übersprechens berücksichtigt werden. Daher bilden ein p-Kanal-MISFET Q14 und ein n-Kanal-MISFET Q13' die an der Ausgangsseite der taktgesteuerten komplementären Umkehrstufe vorgesehen sind, eine komplementäre Gleichstrom-Umkehrstufe ähnlich den MISFETs Q7 und Qg, wie oben anhand Fig. 1 beschrieben. Da das Ausgangssignal OUT der komplementären Gleichstrom-Umkehrstufe über die Ausgangsleitung 11 abgegriffen wird, die die Taktleitungen ~b und ~a kreuzt, wird ein über sprechen von der kreuzenden Ausgangsleitung 11 auf den Ausgang OUT' der taktgesteuerten komplementären Umkehrstufe verhindert.
  • Fig. 4 zeigt als Beispiel das Anordnungsmuster der in der unteren Hälfte der Fig. 3 gezeigten Schaltung bei Ausführung der Schaltung in Form einer integrierten Halbleiterschaltung. In Fig. 4 sind mit ausgezogenen Linien die Steueranschlüsse der MISFETs, die durch eine leitfähige polykristalline Siliziumschicht gebildet werden und eine auf einem ersten Pegel liegende Metallisationsschicht dargestellt. Die gestrichelten Linien stellen diffundierte Schichten dar, die unter Ver#j#ridung der polykristallinen Siliziurnschicht als ein Teil einer Diffusionsmaske gebildet sind. Die strichpunktierten Linien stellen Metallisationsschichten aus Al dar, die von der leitfähigen polykristallinen Siliziumsicht durch PSC-Film- isoliert sird.
  • Der Teil 4, der von einer durch doppelte Punkte unterbrochenen Linie umrandet ist, ist ein p-leitender Bereich, in dem die n-Kanal-MISFETs Q11' Q12 und Q1 ausgebildet sind. Hierzu ist die diffundierte Schicht im Bereich 4 n-leitend. Eine p+ -leitende diffundierte Schicht 5 dient als sog. Schutzring. Eine leitfähige polykristalline Siliziumschicht 6 dient als Schutzschicht zum Absperren eines Leckstroms zum p-leitenden Bereich, der die Sources oder Gates der p-Kanal-MISFETs enthält.
  • In Fig. 4 sind die Bezugszeichen Q8 bis Q14 auf Stellen der Gatebereiche der ausgebildeten MISFETs bezogen. Ein Kontakt CP1 verbindet die Leitungen der Spannungsquelle VDD, die durch die Metallisationsschicht aus Al gebildet sind, mit den diffundierten Schichten, die die Sources der MISFETs Q12 und Q14 bilden. Ein Kontakt CP2 dient zur Verbindung der Leitungen aus Al für die Taktsignale mit mit dem leitfähigen polykristallinen Silizium-Gatebereich des MISFET Q12° Zusätzlich ist die Metallisationsschicht aus Al über Kontakte CP4, #P10 und CP, mit dem leitfähigen polykristallinen Silizium-Gatebereich des MISFET Q11, dem leitfähigen polykristallinen Silizium-Gatebereich des MISFET Q10 bzw. der diffundierten Drainschicht des MISFET Q8 verbunden. Kontakte CP5, CP6, CP11 und cP12 verbinden die Drain des MISFET Q11, das Gate des MISFET Q14, die Drain des MISFET Q10 und das Gate des MISFET Q13 über die Metallisationsschicht aus Al miteinander. Ein Kontakt CP15 verbindet die Leitung aus Al für das Taktsignal ~6 mit dem leitfähigen polykristallinen Silizium-Gateberei# des MISFET Q6 In ähnlicher Weise verbindet ein Kontakt CP16 die Taktleitung #a mit dem Gate des MISFET Q8 während der Kontakt CP r- die Leitung aus Al, die auf dem Massepotential VSS liegt, mit der diffundierten Schicht verbindet, die eine gemeinsame Source der MISFETs Q8, Q9 und Q13 darstellt.
  • Kontaktbereiche CP7, CP8, CP14 und CP13 verbinden die Drain des MISFET Q14 mit der Drain des MISFET Q13' die die Ausgangsleitung darstellt. In diesem Zusammenhang sei erwähnt, daß der Kontakt CP verwendet wird, wenn die Ausgangsleitung im oberen Bereich der Fig. 4 verdrahtet bzw. ausgebildet werden soll.
  • Mit den oben beschriebenen erfindungsgemäßen Schaltungsanordnungen kann das der Erfindung zugrundeliegende Ziel, wie beschrieben, in vorteilhafter Weise erreicht werden.
  • Im allgemeinen nimmt die ekomplementäre Gleichstrom-Umkehrstufe grundsätzlich keinen Strom auf. Entsprechend wird durch diese zusätzliche Umkehrstufe der Leistungsverbrauch nicht erhöht. Da das Ausgangssignal der Umkehrstufe ein auf das Potential VDD oder Massepotential Vss festgelegter Gleichstrompegel ist, leidet die Schaltung nicht an dem nachteiligen Einfluß des übersprechens und es besteht keine Gefahr von Betriebsfehlern der Schaltung. Entsprechend kann die Schaltung für einen erweiterten Arbeitsbereich ausgelegt werden. Da die komplementäre Gleichstrom-Umkehrstufe nur bei solchen Logikschaltungen zusätzlich vorgesehen wird, deren Ausgangsleitung andere Signalleitungen kreuzt, kann eine hohe Integrationsdichte der integrierten Halbleiterschaltung beibehalten werden. Kurz, durch die Erfindung wird eine integrierte Halbleiterschaltung mit niedrigem Leistungsverbrauch, hoher Integrationsdichte und einem weiten Arbeitsbereich bereitgestellt.
  • Im vorstehenden wurde die Erfindung in Verbindung mit MIS-Logikschaltungen als Beispiel beschrieben. Die Erfindung ist jedoch auf die beschriahenen Ausführungsbeispiele nicht beschränkt, sondern kann in weitem Maße auf beliebige NIS-Logikschaltungen angewendet werden, mit denen ein Ausgangssignal auf einer Ausgangsleitung derselben auf wenigstens ein Eingangssignal erzeugt werden kann. Dabei wird der Pegel des Ausgangssignals durch die Gegenwart oder Abwesenheit von elektrischen Ladungen auf einer Belastungskapazität bestimmt. Die Ausgangsleitung schneidet die zweite Signalleitung bzw.->weNtere Signalleitungen.
  • Patentanspruch

Claims (1)

  1. Patentanspruch Integrierte Halbleiterschaltung mit einer auf wenigstens ein Eingangssignal ansprechenden MIS-Logikschaltung zur Erzeugung eines Ausgangssignals auf einer Ausgangsleitung desselben, dessen Pegel durch die Gegenwart oder Abwesenheit elektrischer Ladungen auf einer Belastungskapazität bestimmt wirdD wobei die Ausgangsleitung von einer zwei ten Signalleitung gekreuzt wird g e k e n n z e i c h = n e t durch eine komplementäre Umkehrstuie (2) deren eines Ende mit einem Spannungs quell enpotential und deren anderes Ende mit einem Bezugspotential verbunden ist, die in einem Zwischenbereich der Ausgangsleitung (li) zwischen der NIS-Logikschaltung (1) und der Kreuzungsstelle der Ausgangsleitung mit der anderen Signalleitung (l2) vorgesehen ist.
DE19762659221 1976-01-09 1976-12-28 Integrierte halbleiterschaltung Pending DE2659221A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP152976A JPS5285487A (en) 1976-01-09 1976-01-09 Semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
DE2659221A1 true DE2659221A1 (de) 1977-07-21

Family

ID=11504033

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762659221 Pending DE2659221A1 (de) 1976-01-09 1976-12-28 Integrierte halbleiterschaltung

Country Status (3)

Country Link
JP (1) JPS5285487A (de)
CH (1) CH604372A5 (de)
DE (1) DE2659221A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0093606A1 (de) * 1982-04-30 1983-11-09 Fujitsu Limited Spannungspegeldetektorschaltung
US4707625A (en) * 1984-03-26 1987-11-17 Hitachi, Ltd. Semiconductor integrated circuit device formed with a CMOS circuit and a boatstrap capacitor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01178068U (de) * 1988-06-02 1989-12-20

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0093606A1 (de) * 1982-04-30 1983-11-09 Fujitsu Limited Spannungspegeldetektorschaltung
US4709165A (en) * 1982-04-30 1987-11-24 Fujitsu Limited Voltage supply level detecting circuit
US4707625A (en) * 1984-03-26 1987-11-17 Hitachi, Ltd. Semiconductor integrated circuit device formed with a CMOS circuit and a boatstrap capacitor

Also Published As

Publication number Publication date
JPS6134260B2 (de) 1986-08-06
JPS5285487A (en) 1977-07-15
CH604372A5 (de) 1978-09-15

Similar Documents

Publication Publication Date Title
DE69113399T2 (de) Integrierte Ladungspumpenschaltung mit reduzierter Substratvorspannung.
DE3787945T2 (de) Chip-Ausgangsschnittstellenschaltung.
DE2616641A1 (de) Schaltung zur spannungserhoehung
DE2120627B2 (de) Logische schaltung
DE2657948C3 (de) Logikschaltung
DE2544974B2 (de) Schaltkreis zur Realisierung logischer Funktionen
DE2625007B2 (de) Adressenpufferschaltung für Halbleiterspeicher
DE3335559A1 (de) Schaltungsanordnung zum erzeugen eines uebertragsignals
DE2655999C2 (de) Speicheranordnung
DE19900859A1 (de) CMOS-Schaltung geringer Leistung
DE3623735A1 (de) Signaluebertragungsschaltung
DE3016271C2 (de)
DE68922240T2 (de) Komplementärausgangsschaltung für eine logische Schaltung.
DE4204400A1 (de) Schaltung zur erzeugung einer rueckwaertsregelspannung
DE69725829T2 (de) Halbleiterausgangpufferschaltung
DE2840892A1 (de) Pufferschaltung
EP0217065A1 (de) Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator
DE2734987B2 (de) Flip-Flop-Leseverstärker für integrierte Speichereinrichtungen
DE2659221A1 (de) Integrierte halbleiterschaltung
DE2511488A1 (de) Cmos-inverter
DE3028754C2 (de) Dynamischer Leseverstärker für MOS-Halbleiterspeicher
DE2165162A1 (de) Komplementäre Metalloxyd-Halbleiteranordnung als exklusive NOR-Schaltung
DE2165160C2 (de) CMOS-Schaltung als exklusives ODER-Glied
EP0496910B1 (de) Schaltungsanordnung zur Generierung eines Rücksetzsignals
DE1803175A1 (de) Flip-Flop

Legal Events

Date Code Title Description
OHW Rejection