DE2840892A1

DE2840892A1 - Pufferschaltung

Info

Publication number: DE2840892A1
Application number: DE19782840892
Authority: DE
Inventors: John Keith Millns; Clive Weeks
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1977-09-26
Filing date: 1978-09-20
Publication date: 1979-06-13
Also published as: US4219743A; IT7827991A0; FR2404282A1; IT1100819B; AU4010878A; JPS5457857A; GB1573771A; SE7810021L; AU516641B2; FR2404282B1; JPS5736769B2

Description

PHB 32590 VERM/FK/VA

κ VERM/FK/V

,V. ΓΙ 11! JpO LcJi/liuiiijJ-jiiiCi-.-i: ■*:·.'Λ ι, LSIl'JliUloM ρ¹) K 1Q78

"Puffersclialtung" .

Die Erfindung bezieht sich, auf eine Pufferschaltung und insbesondere auf eine Pufferschaltung fmr schnelle Ausgangs Spannungsänderungen, die einen maximalen Ausstexrungsbereich liefert.

Eine derartige Pufferschaltung kann eine Spannungsüberhöhungs(Bootstrap)-Schaltung von dem Typ enthalten, der in einer unter der Bezeichnung "Intel 2^01" (2K n-Kanalschieberegister) bekannten integrierten Schaltung ver\vendet

S09824/0595'

£ - PHB 32590

y 23.5.1978

wird. Diese Schaltung enthält einen Eingangsanschluss, der mit den Gates eines ersten und eines zweiten Feldeffekttransistors verbunden ist. Der erste Transistor bildet einen Eingangstransistor, und seine Drain ist mit einer Seite eiii^ Spannungsüberhöhungs-Kondensators und mit eine-n Belastungswiderstand verbunden. Die Source-Drain-Strecke des zweiten Transistors ist in Reihe mit der Source-Drain-Strecke eines dritten Feldeffekttransistors geschaltet, und die Reihenschaltung ist zwischen zwei Speisespannungsleitungen angeordnet. Ein Ausgangsanschluss ist an den Verbindungspunlct zwischen dem zweiten und dem di^itten Transistor angeschlossen. Die Drain des dritten Transistors ist mit dexanderen Seite des Spannungsüberhöhungs-Kondensators verbunden, und ein vierter Feldeffekttransistor, dessen Gate und Drain miteinander kurzgeschlossen sind, bildet einen ¥iderstand, der zwischen dem Verbindungspunkt der anderen Seite der Kapazität und der Gate-Elektrode des dritten Transistors und einer der Speisespannungen angeordnet ist. Einer der Nachteile dieser bekannten Schaltung ist der, dass beim Uebergang des Eingangs von "niedrig" zu "hoch" die Gates des ersten und des zweiten Transistors "hoch" und ihre Drains "niedrig" werden, das Gate des dritten Transistors "niedrig" wird, aber bei sich aufladendem Kondensator das Gate des dritten Transistors "hoch" wird, und in dieser Situation sind der zweite und der dritte Transis-

Ö09824/059B

PHB 32590 2.3.5-1978

tor, die in Reihe geschaltet sind, beide leitend, was zur Folge hat, dass ein ausserordentIich grosser Strom von der Speisequelle abgeleitet wird.

Ein weiterer Nachteil einer derartigen bekannten Schaltung ist der, dass beim Ansteuern einer Belastung hoher Kapazität der Spannungsüberhöhungs-Kondensator die Spannung nicht schneller auf die Belastung übertragen kann, als sich die Belastung auflädt. Dieser Nachteil ist von besonderer Bedeutung, wenn es erwünscht ist, eine schnell wirkende Pufferschaltung zu bilden, die z.B. die maximale Ausgangs spannung in 15 us erreicht.

Dementsprechend ist es wünschenswert, eine Pufferschaltung zu bilden, die schnell ein hohes Ausgangssignal erzeugen kann und zugleich nicht zu viel Energie verbraucht.

Nach der Erfindung ist daher eine Pufferschaltung dadurch gekennzeichnet, dass sie enthält: einen Eingangsanschluss, einen Ausgangsanschluss, zwei Speisespannungsleitungen, eine Spannungsüberhöhungs-Kapazität, eine Ausgangsschaltung, die zwischen den Speisespannungsleitungen gekoppelt ist und von der ein Eingang mit einer Seite der Kapazität und ein Ausgang mit dem Ausgangsanschluss verbunden, ist, eine Verzögerungsvorrichtung, die mit dem Eingangsanschluss gekoppelt und mit der anderen Seite der Kapazität verbunden ist, wobei die mit der Verzögerungsvorrichtung

909824/0595

	PHB	2840892
-Jr-	23.	32590
S	5.1978

erhaltene Verzögerungszeit das Aufladen der Kapazität als Reaktion auf ein dem Eingangsanschluss zugeführtes Eingangssignal gestattet, sowie Schaltmittel, die auf die Potentialänderung an der anderen Seite der Kapazität derart ansprechen, dass das Potential an der einen Seite der Kapazität auf einen Wert oberhalb des Potentials der Speisespannungsleitungen ansteigt und dadurch das Potential des Ausgangsanschlusses zunimmt.

¥eiter ist eine Pufferschaltung nach der Erfindung dadurch gekennzeichnet, dass sie enthält: einen Eingangsanschluss, einen Ausgangsanschluss, zwei Speisespannungsleitungen, eine Spannungsüberhöhungs-Kapazität, sowie einen ersten und einen zweiten Feldeffekttransistor, deren Source-Drain- Strecken miteinander verbunden sind, wobei die Drain des ersten Transistors mit einer der Speisespannungsleitungen gekoppelt und die Source des zweiten Transistors mit der anderen Speisespannungsleitung gekoppelt ist, und wobei der Ausgangsanschluss mit der Verbindungsleitung gekoppeLt ist; dass das Gate des ersten Transistors mit einer Seite der Kapazität verbunden ist; dass das Gate des zweiten Transistors mit dem Eingangsanschluss gekoppelt ist; dass ein dritter Feldeffekttransistor vorgesehen ist, dessen Gate mit dem Eingangsanschluss und dessen Drain mit einer Verzögerungsvorrichtung gekoppelt ist, die mit der anderen Seite der Kapazität verbunden ist, wobei mit der Verzögerungsvorrichtung

909824/0595

	PHB	2840892
y-	23-	32590
9	5.1978

eine Verzögerungszeit erhalten wird, in der die Kapazität als Reaktion auf ein dem EingangsanSchluss zugeführtes Eingangssignal aufgeladen werden kann, und dass Schaltmittel vorhanden sind, die derart auf die Potentialänder-

,ung an der anderen Seite der Kapazität ansprechen, dass ί
das Potential an dem Gate des ersten Transistors auf einen Wert oberhalb des Potentials der Speiseschienen ansteigt, wobei seine Source sowie der Ausgangsanschluss auf das Potential deijeinen Speise schiene gebracht werden.

Die Schaltung nach der Erfindung kann einen vierten Feldeffekttransistor enthalten, der den Eingangsanschluss mit dem Gate des zweiten Transistors koppelt. Das Gate des vierten Transistors ist mit dem Eingangsanschluss und seine Drain ist mit dem Gate des zweiten Transistors verbunden. Dementsprechend ist, wenn der Eingangsanschluss "niedrig" ist, das Gate des zweiten Transistors "hoch", vw.ährend das des ersten Transistors "niedrig" ist, und w"enn der Eingang "hoch" ist, ergibt sich das Umgekehrte, und dementsprechend sind der erste und der zweite Transistor nicht beide zugleich läitend, so dass leine unerwünschte Stromableitung entsteht.

Weiter sorgen die Schaltmittel dafür, dass das Gate des ersten Transistors "niedrig" bleibt, bis der Spannungsüberhöhungs-Vorgang über die Verzögerungsschaltung durchgeführt werden kann, wonach das Potential am Gate des

Θ09824/0595

PHB 3259O 23.5.1978

ersten Transistors schnell dadurch erhöht wird, dass die Schaltmittel ausgeschaltet werden. Infolgedessen kann die Pufferschaltung mit hoher Geschwindigkeit wirken.

Die Schaltmittel, die vorteilhafterweise einen fünften Feldeffekttransistor enthalten können, dessen Source mit der einen Seite der Kapazität verbunden ist, können von logischen Mitteln, wie einem NOR-Gatter, gesteuert wei~den, von dem ein Eingang mit der Drain des dritten Transistors und ein anderer Eingang mit der anderen Seite der Kapazi-

TO tat verbunden ist. Durch Anwendung direkt miteinander verbundener Einzelelemente kann auf diese Weise die Betriebszeit der Ueberhöhungsschaltung auf ein Mindestmass beschränkt werden.

Die Kapazität kam durch das Gate und das Substrat eines anderen Feldeffekttransistors gebildet werden. Durch Anwendung von Feldeffekttransistoren vom Verarmungs- und vom Anreiche rungs typ,' wie üblich ist, kann die Schaltung leicht als eine integrierte Schaltung ausgebildet werden.

Um die Möglichkeit zu beseitigen, dass das Poten— tial an dem Ausgangsanschluss vorzeitig dadurch abfällt, dass die Ladung an der Kapazität zu schnell abfliesst, können Mittel, wie ein als ein ¥iderstand geschalteter Verarmungsfeldeffekt rtransistor, zwischen dem Ausgangsanschluss und der einen Speisespannungsleitung angeordnet werden, um den Ausgangsanschluss auf der Speisespannung zu

909824/0595

PHB 32590 23.5.1978

halten, bis der Eingang wieder "niedrig" wird.

Eine Ausführungsform der Erfindung ist in der

Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:

Fig. 1 schematisch ein Schaltbild einer bekannten Spannungsüberhöhungs-Schaltung,und

Fig. 2 schematise!), ein Schaltbild einer Ausführungsform einer Pufferschaltung nach der Erfindung.

Die in Fig. 1 gezeigte Schaltung enthält einen Eingangsanschluss 10, der mit den Gate-Elektroden von Anreicherungs-MOS-Feldeff ekttransistoren (MOSFETs) 12 und 1*1-verbunden ist. Die Source-Elektroden der Transistoren 12 und 14 sind mit einer Speisespannungsleitung 16 verbunden, die auf dem Pegel V_cc gehalten wird. 'Ein Widerstand 18 ist zwischen der Drain des Transistors 12 und einer Speisespannungsleitung 20 auf V Volt angeordnet. Ein Spanungsüberhöhungs-Kondensator 22 ist zwischen der Drain des Transistors 12 und dem Gate eines Anreicherungs-MOS-Feldeffekttransistors Zh angeordnet. Die Dx"ain des Transistors 2k ist mit der Spannungsleitung 20 und seine Source ist mit der Drain des Transistors 14 verbunden. Ein Ausgangsanschluss 26 ist mit dem Verbindungspunkt zwischen den Transistoren 14 und Zh verbunden.

Ein Anreicherungs-MOS-Feldeffekttransistor 28, der · derart angeordnet ist, dass er ein Widerstand bildet, ist zwischen dem Verbindungspunkt des Kondensators und der

809824/0S95

PHB 32590 23-5.1978

•Gate-Elektrode des Transistors 2k und der Spannungsleitung 20 angeordne t.

Die Schaltung nach Fig. 1 wirkt wie folgt: Yenn der Exngangsanschluss 10 "niedrig" ist, ; sind die Gate-Elektroden der Transistoren 12 und Ik "niedrig",

und das Gate des Transistors 2k ist "hoch" und nähert sich dem Potential der Spannungsleitung 20. Der Transistor 28 ist nahezu gesperrt und bildet somit einen hohen Widerstand. Die Ladung am Kondensator 22 ist abgeflossen.

Yenn der Eingangsanschluss 10 "hoch" wird, werden die Gate-Elektroden der Transistoren 12 und Ik "hoch" und ihre Drain-Elektroden "niedrig", wodurch das Gate des Transistors 2k "niedrig" wird. Der Kondensator 22 lädt sich über den Transistor 28 auf, wodurch 'das Gate des Transistors 2k wieder "hoch" wird, so dass die beiden Ausgangstransistoren Ik und 2k leitend sind und den Speisespannungsleitungen 16, 20 Strom entnehmen.

Fenn der Eingangsanschluss 10 danach wieder "niedrig" wird, werden die Gate-Elektroden der Transistoren 12 und Ik "niedrig". Die Drain des Transistors 12 wird "hoch", wodurch die linke Platte des Kondensators auf das Potential der Spannungsleitung 20, d.h. auf V, und somit die rechte Platte des aufgeladenen Kondensators 22 auf ein Potential über V gebracht wird. So wird das Gate des Transistors 2k auf ein Potential über V gebracht, wodurch die Source

9824/059S

- 9 - PHB 32590

43> 23.5.1978

des Transistors 24 auf V gebracht wird, so dass der Ausgangs anschluss auch auf V gebracht wird. Anschliessend fliesst die Ladung am Kondensator 22 ab, wonach die Schaltung die nächstfolgende Aenderung an dem Eingangsanschluss 10 empfangen kann.

Fig. 2 zeigt eine Pufferschaltung nach der Erfindung. Die Schaltung enthält einen Spannungsüberhöhungs-Kondensator, der durch die Isolierschicht zwischen dem Gate und dem Substrat eines Verarmungs-MOS-Feldeffekttransistors 66 gebildet wird. Die Schaltung enthält weiter Verarmungs-MOS-Feldeff ekt transistoren 32, 3k, 36, 38, kO und k2, deren G-ate-Source-Elektroden miteinander verbunden sind, so dass sie Widerstände bilden. Ein weiterer Verarmungs-MOS-Feldeffekttransistor kh ist vorgesehen, der als eine Schaltvorrichtung wirkt. Die übrigen Transistoren k6, 52, 5^> 55t 56, 58, 60 und 62 sind Anreiuherungs-MOS-Feldeffekttransistor en.

Ein NOR-Gatter wird durch die Transistoren 55» 56 gebildet. Die Gate-Elektrode des Transistors 55 ist mit der Drain des Transistors 52 und die Gate-Elektrode des Transistors 56 ist mit der Drain des Transistors 60 verbunden. -

Eine nichtinvertiereride Verzögerungsschaltung wird durch die invertierenden Transistoren 58, 60 gebildet. Durch das Vorhandensein dieser Verzögerungsschitung

S09824/0S95

-Vf- PHB 32500

23.5.1978

nimmt die Spannung am Punkt C, d.h., am Verbindungspunkt der· Drain des Transistors 60 und des Substrats des Transistors 66 nach einer endlichen Zeitdauer den ¥ert der Spannung am Punkt B, d.h. an der Drain des Transistors h6, an. Ein Eingangsanschluss 30 ist mit den Gate-Elektroden der Transistoren 52, 54 verbunden, deren Source-Elektroden mit einer Speisespannungsleitung 70 mit einer Spannung V_cc verbunden sind, die geerdet sein kann. Die Transistoren 52, 54 enthalten Belastungstransistoren 32 und 34j die eine Speisespannungsleitung-72 mit einer Spannung V, die eine positive Spannung von 8 bis 10 V in bezug auf die Leitung 70 aufweisen kann, mit den Drain-Elektroden der Transistoren 52 bzw. 54 verbinden. Die Drain des Transistors 52 ist mit den Gate-Elektroden der Transistoren h6 und 55 verbunden, während die Drain des Transistors 54 mit dem Gate des Transistors 62 verbunden ist, dessen Drain mit einem Ausgangsanschluss 6h verbunden ist.

Die Drain-Source-Strecke des Transistors 44 ist in Reihe mit der Drain-Source-Strecke des Transistors 46 geschaltet. Die Drain des Transistors 44 ist mit der Leitung 72 und die Source des Transistors 46 ist mit der Leitung 70 verbunden. Der Verbindungspunkt zwischen dem Transistor 44 und dem Transistor 46, d.h. der Punkt B, ist sowohl an ein Ende der Verzögerungsschaltung, die-durch die invertierenden Transistoren 58 und 60 gebildet wird, als

909824/0595

32500 23-5.1978

auch an einen Verbindungspunkt der Gate-Elektroden der Transistoren 50 und 66 angeschlossen, die zusammen eine Ausgangsschaltung bilden.

• Die Drain-Source-Strecken der Transistoren 50 und 62 sind in Reihe zwischen den Schinen 72 und 70 angeordnet, und deren Verbindungspunkt ist an den Ausgangsanschluss 6k angeschlossen. Die Drain-Source-Strecke des Transistors k2 ist zwischen diesem Anschluss 6k und der Leitung 72 ange ordne t.

Wenn heim Betrieb der Schaltung nach Fig. 2 der Eingang "niedrig" ist, die Gate-Elektroden der Transistoren 52 und $k "niedrig" und ihre Drain-Elektroden (Punkte A und D) "hoch" sind, ist die Drain des Transistors k6 (Punkt(e) B) "niedrig", die Drain des Transistors 60 (Punkt C) "niedrig", der durch den Transistor 66 gebildete Kondensator entladen, die Drain des Transistors 50 "hoch", die Drain des Transistors 62 "niedrig" und der Ausgangsanschluss 6k "niedrig". Wenn der Eingangsanschluss 30 "hoch" wird, werden die Gate-Elektroden der Transistoren 52, 5k "hoch" und die Transistoren 52, $k leitend gemacht, so dass ihre Drain-Elektroden (Punkte A bzw. D) "niedrig" werden. Die Gate-Elektroden der Transistoren k6, 55 und 62. werden auch "niedrig" und bewirken, dass ihre respektiven Drain-Elektroden "hoch" werden. Demzufolge wird die Drain des Transistors 62 "hoch", während die Drain des Transistors 50 "niedrig" wird.

90 9 8 24/0 595

Der Ausgang des NOR-Gatters (Transistoren 55* 56) wird "hoch." und bewirkt, dass der Schalttransistor 44 stärker leitend gemacht wird. Dadurch wird bewirkt, dass die Spannung am Punkt B in der Grössenordnung von 5 bis 6 V liegt, wobei angenommen wird, dass V 8 bfe 10 V ist. Zu diesem Zeitpunkt ist die Drain des Transistors 60 noch immer "niedrig", wobei der Potentialunterschied über der Gate-Substrat-Kapazität des Transistors 66 bewirkt, dass sich eine Ladung aufbaut. Nach einer Zeitverzögerung, die durch die Teile der Yerzögerungsschaltung bestimmt wird, wird die Drain des Transistors 60 "hoch". Das NOR-Gatter klemmt das Gate des Transistors 44 nahezu auf die Spannung der Leitung 70, und der Transistor 44 wird ausgeschaltet, wodurch es möglich wird, das Potential am Gate des Transistors 50 dux-ch den Spannungsüberhöhungs-Effekt der durch den Transistor 66 gebildeten Kapazität auf etwa 12 bis 14 V zu erhöhen, wodurch das Source-Potential des Transistors 50 auf das Potential der Schiene 74 erhöht wird und ein Signal in der Grössenordnung von 10 V an den Ausgangsanschluss 64 angelegt wird.

¥enn die Amplitude des Signals an dem Anschluss 64 vorzeitig abzufallen beginnt infolge der Tatsache, dass die Ladung an dem Spannungsüberhöhungs-Kondensator zu schnell abfällt, wird der Anschluss 64 vom Transistor 42 auf der Ausgangs spannung der- Leitung 72 gehalten.

909824/0595

PHB 32500

23.5.1978

Wenn das Eingangssignal "niedrig" wird, werden die Punkte A und D "hoch", wird (werden) der Punkt (die Punkte) B "hoch" und entlädt sich der Spannungsüberhöhungs-Kondensator, wodurch der Punkt C "niedrig" wird.

In der dargestellten Ausführungsform der Pufferschaltung nach der Erfindung wird der Energieverbrauch wesentlich, z.B. um 5 : Λ , i^m Vergleich zu der Schaltung nach Fig. 1 herabgesetzt, weil u.a. die Ausgangstransistoren 50, 62 (Fig. 2) abwechselnd leitend sind, während in Fig.

die Transistoren 14 und Zk zu gleicher Zeit leitend sind. Ausserdem ist, weil die Verzögerungszeit der Verzögerungsschaltung gleich einem Wert in der Grössenordnung von 15 ns gemacht werden kann, die Schaltung für Anwendungen mit hohen Schaltgeschwindigkeiten geeignet.

Die dargestellte Ausführungsform der Erfindung eignet sich zur Herstellung als eine integrierte Schaltung, weil alle Transistoren MOS-Feldeffekttransistoren sind. Dadurch, dass das Breite/Länge-Verhältnis der Substrate der Transistoren geändert wird, kann die Schaltung für die Anwendung bei anderen Speisespannungen, wie 4,5 bis 5t5 V, angepasst werden.

909824/0595

Leerseite

Claims

284089?

32500 23.5.1978

PATENTANSPRÜCHE:
/■-\ 'λΙ Pufferschaltung, dadurch gekennzeichnet, dass sie enthält: einen Eingangsanschluss, einen Ausgangsanschluss, zwei Speisespannungsleitungen, eine Spannungsüberhöhungs-. Kapazität, eine Ausgangsschaltung, die zwischen den Speise-

Spannungsleitungen gekoppelt ist und von der ein Eingang mit einer Seite der Kapazität und ein Ausgang mit dem Ausgangs an Schluss verbunden ist, eine Verzögerungsvorrichtung, die mit dem Eingangsanschluss gekoppelt und mit der anderen Seite der Kapazität verbunden ist, wobei die mit dex- Verzögerungsvorrichtung erhaltene Verzögerungszeit das Aufladen der Kapazität als Reaktion auf ein dem Eingangsanschluss zugeführtes Eingangssignal gestattet, sowie Schaltmittel, die auf die Potentialänderung an der anderen Seite der Kapazität derart ansprechen, dass das Potential an der einen Seite der Kapazität auf einen Wert oberhalb des Potentials der Speisespannungsleitungen ansteigt und dadurch das Potential des Ausgangsanschlusses zunimmt«. 2. Pufferschaltung, dadurch gekennzeichnet, dass sie enthält: einen Eingangsanschluss, einen Ausgangsanschluss, zwei Speisespannungsleitungen, eine Spannungsüberhöhungs-Kapazität, sowie einen ersten und einen zweiten Feldeffekttransistor, deren Source-Drain-Strecken miteinander verbunden sind, wobei die Drain des ersten Transistors mit einer der Speisespannungsleitungen gekoppelt und die Source des zwei-

90982A/0595

ORIGINAL INSPECTED

XG - PHB 32500

%■ 23.5-1978

ten Transistors mit der anderen Speisespannungsleitung gekoppelt ist, und wobei der AusgangsanSchluss mit der Verbindungsl^itung gekoppelt ist; dass das Gate des ersten Transistors riij. einer Seite der Kapazität verbunden ist; dass das Gate des zweiten Transistors mit dem Eingangsanschluss gekoppelt ist; dass ein dritter Feldeffekttransistor vorgesehen ist, dessen Gate mit dem Eingangsanschluss und dessen Drain mit einer Verzögerungsvorrichtung gekoppelt ist, die mit der anderen Seite der Kapazität verbunden ist, wobei mit der Verzögerungsvorrichtung eine Verzögerungszeit erhalten wird, in der die Kapazität als Reaktion auf ein dem Eingangsanschluss zugeführtes Eingangssignal aufgeladen vorden kann, und dass Schaltmittel vorhanden sind, die derart auf die Potentialänderung an der anderen Seite der Kapazität ansprechen, dass das Potential an dem Gate des ersten Transistors auf einen Yert oberhalb des Potentials der Speisespannungsleitungen ansteigt, wobei seine Source sowie der Ausgangsanschluss auf das Potential der einen Speisespannungsleitung gebracht werden. 3· Schaltung nach Anspruch 2, dadurch gekennzeichnet, .dass sie weiter einen vief-ten Feldeffekttransistor ,enthält, der den Eingangsanschluss mit dem Gate des zweiten Transistors koppelt, wobei das Gate des vierten Transistors mit dem Eingangsanschluss und seine Drain mit dem Gate des zweiten Transistors verbunden ist.

909824/0595

Λβ - PHB 32500

3 23-5.1978

k. Schaltung nach einem der Ansprüche 1 bis 3> dadurch gekennzeichnet, dass sie weiter logische Mittel zur Steuerung der Schaltmittel enthält, derart, dass die Schaltmittel nicht-leitend gemacht werden, wenn sich das Potential an der anderen Seite der Kapazität am Ende der mit der Verzögerungsvorrichtung erhaltenen Verzögerungszeit als Reaktion auf ein dem Eingangsanschluss zugeführtes Eingangssignal ändert.

5. Schaltung nach Anspruch k, in Abhängigkeit von Anspruch 2 oder 3j dadurch gekennzeichnet, dass die logischen Mittel ein NOR-Gatter enthalten, von dem ein erster Eingang mit der Drain des dritten Transistors, ein zweiter Eingang mit der anderen Seite der Kapazität und ein Ausgang mit den Schaltmitteln verbunden ist.

6. Schaltung nach Anspruch 5> dadurch gekennzeichnet, dass die Schaltmittel einen fünften Feldeffekttransistor enthalte^ dessen Gate mit dem Ausgang des NOR-Gatters, dessen Drain mit der einen Speisespannungsleitung und dessen Source mit einem Verbindungspunkt der Drain eines sechsten Feldeffektttransistors, der einen Seite der Kapazität und eines Eingangs der Verzögerungsvorrichtung verbunden ist, und dass das Gate des sechsten Transistors mit der Drain des dritten Transistors verbunden ist.

7· Schaltung nach Anspruch 6, dadurch gekennzeichnet, dass der erste und der fünfte Transistor Verarmungs-

90932^/0595 .

32500 23.5.1978

transistoren und der zweite, der dritte, der vierte und der sechste Transistor Anreicherungstransistoren sind, und dass die Kapazität durch das Gate und das Substrat eines Verarmungsfeldeffekttransistors gebildet wird. 8. Schaltung nach Anspruch 7» dadurch gekennzeichnet, dass die Verzögerungsvorrichtung zwei Anredcherungsfeldeffekttransistoren enthält, die derart angeordnet sind, dass sie eine nichtinvertierende Verzögerungsschaltung bilden. 9· Schaltung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass sie weiter Mittel enthält, die mit dem Ausgangsanschluss verbunden sind, um das Potential an dem Ausgangsanschluss wenigstens während einer Periode j die nahezu der des Eingangssignals entspricht, erhöht zu halten.

909824/059S