DE2659200C2 - Prüfanordnung für einen Fehlererkennungskreis in einer Datenverarbeitungsschaltung - Google Patents
Prüfanordnung für einen Fehlererkennungskreis in einer DatenverarbeitungsschaltungInfo
- Publication number
- DE2659200C2 DE2659200C2 DE2659200A DE2659200A DE2659200C2 DE 2659200 C2 DE2659200 C2 DE 2659200C2 DE 2659200 A DE2659200 A DE 2659200A DE 2659200 A DE2659200 A DE 2659200A DE 2659200 C2 DE2659200 C2 DE 2659200C2
- Authority
- DE
- Germany
- Prior art keywords
- parity
- shift register
- data
- detection circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Probability & Statistics with Applications (AREA)
- Detection And Correction Of Errors (AREA)
Description
(PA)n =
worin (PA)n-) eine (n-l)-te Parität ist. Wenn das
Schieberegister eine gerade Zahl von Rückführungsschleifen hat, ist die Parität (Vorhersageparität) (PA)n
des Schieberegisters, wenn der n-te Datenwert (ID)n
darin eingebracht worden ist, durch folgende Formel gegeben:
(PA)n = (PA)n ,©(/£>)„θ (OD)n,
worin (OD)n ein Ausgabedatenwert ist, der zu dem
Schieberegister zurückgeführt wird, d. h. der Datenwert,
der von dem letzten Bit des Schieberegisters abgegeben
wird.β bezeichnet eine Modulo-2-Addition.
Mit anderen Worten besagt die Formel (1), daß, wenn ein Eingangsdaten wert »1« ist, sich die Parität des
Schieberegisters umkehrt Die Formel (2) besagt, daß,
wenn der Eingangsdatenwert und der Ausgangsdatenwert voneinander abweichen, sich die Parität des
Schieberegisters umkehrt Des weiteren entspricht die Formel (1) dem nullten Glied (FO) eines polynominalen
Registers zur Zeit des Auslesens des Schieberegisters
und zar Zeit des Einschreibens. Die Formel (2)
entspricht dem ersten, zweiten und dritten Glied (Pi),
(P2) und (P3) des polynominalen Registers zur Zeit des
Auslesens des Schieberegisters.
Die Formel (1) wird geändert, um den folgenden Ausdruck zu erhalten:
(PA)n = P0 θ (/D)1 Θ (ZD)2 θ .. θ (ID)n-, Θ (ID)n.
(3)
Des weiteren wird die Formel (2) geändert, um den folgenden Ausdruck zu erhalten:
(PA)n=PQ®(ID), ...® (ID) „® (OD),
Da P'9 »1« ist (in seinem Anfangszustand ist das
Schieberegister »0« in allen seinen Stufen), wird eine Endparität (ein Vorhersagebit) erhalten, indem die
Zahlen von »1« in Eingabedaten und »1« in Ausgabedaten gezählt werden und dann der Vorhersagewert mit
dem tatsächlich von dem Fehlererkennungskreis erzeugten Wert verglichen wird.
Bei dem Blockschaltbild einer Ausführungsform der Erfindung in F i g. 1 hat ein Schieberegister eine gerade
Zahl von Rückführungsschleifen, wobei t einen Schieberegisterteil, 2 einen Zähler zum Zählen der Zahl
von »1« in den Ausgabedaten, 3 einen Zähler zum Zählen der Zahl von »1« in den Eingabedaten, 4 einen
Paritätsgenerator und 5 einen Prüfkreis bezeichnen, der den Wert (PA)n in der obigen Formel (4) erzeugt und
den Wert (PA)n mit einem Signal von dem Paritätsgenerator
4 vergleicht.
Nachfolgend wird die Wirkungsweise der Ausführungsforai
der F i g. 1 beschrieben.
Wenn Eingabedaten von dem Eingang eingeführt worden'sind, werden diese aufeinanderfolgend an den
Schieberegisterteil 1 angelegt, der vorher in allen Stufen auf »0« zurückgestellt worden ist. Gleichzeitig wird die
Zahl von »1«, die in den Eingangsdaten enthalten sind, durch den Zähler 3 gezählt Wenn diese Daten
aufeinanderfolgend an den Schieberegis*erteil 1 angelegt werden, werden Ausgabedaten aufeinanderfolgend
von dem Ausgang des Schieberegisterteils 1 abgegeben und die Xahl von »1« in den Ausgabedaten wird durch
den Zähler 2 gezählt. Währenddessen führt der Schieberegisterteil 1 einen Paritätsprüfungsvorgang
aus, um ein Paritätssignal von dem Paritätsgenerator 4 abzugeben.
In dem Prüfkreis 5 wird durch einen Prüfzeitgabeimpuls,
der zu einer gewünschten Zeit mehr als eine Zyklusdauer 11 nach dem Verschiebevorgang angelegt
wird, ein Paritätsvorhersagewert des Schieberegisters 1 des n-ten Term» mit den Zählwerten der Zähler 3 und 2
und des nullten Gliedes PO eines polynominalen Registers berechnet Der Paritätsvorhersagewert wird
mit einem tatsächlichen Paritätswert verglichen, der von dem Paritätsgenerator 4 an den Prüfkreis 5 angelegt
wird. Wenn die beiden Werte nicht miteinander übereinstimmen, wird ein Fehlersignal erzeugt, um
weitere Schritte vorzunehmen.
Bei einer Schaltung mit einer ungeraden Zahl von Rückführungsschleifen an dem Schieberegisterteil 1 ist
da keine Ausgabedaten notwendig sind, wie aus der
ίο obigen Formel (3) ersichtlich ist, der in Fi g. 2 gezeigte
Zähler 2 nicht notwendig.
F i g. 2 zeigt die Ausführungsform der F i g. 1 in weiteren Einzelheiten. 1 bezeichnet den Schieberegisterteil,
der aus einem Schieberegister 101 und Toren 102 und 103 besteht Durch ein Anfangsrückstellsignal
wird das Schieberegister 101 auf »0« in allen seinen Stufen zurückgestellt Wenn ein Prüfzeitgabesignal »0«
ist, werden Taktimpulse an das Schieberegister 101 über das Tor 102 angelegt und Eingabedaten werden dem
Schieberegister 101 und dem Zähler 3 über das Tor 103 zugeführt
Die Zähler 2 und 3 sind beispielsweise Ein-Bit-Zähler,
die durch das Anfangsrückstellsignal auf »1« voreingestellt sind. Der Zähler 3 zählt die Zahl von »1«, die in den
Eingabedaten enthalten sind, die über das Tor 103 zugeführt werden. Der Zähler 2 zählt die Zahl von »1«,
die in den von dem Schieberegister 101 abgegebenen Ausgabedaten enthalten sind.
Das Schieberegister 101 hat eine gerade Zahl von
jo Rückführungsschieilen und enthält Flip-Flops FFl,
FF2, FF3, FF4,..., Exklusiv-ODER-Tore 104 und 105 und Inverter 106, 107, 108, 109, ..., was teilweise in
Fig.3 gezeigt ist. Durch das Anfangsrückstellsignal werden alle Flip-Flops zurückgestellt Die Taktimpulse
werden den Flip-Flops über das in Fi g. 2 gezeigte Tor
102 zugeführt In der Rückführungsschleife werden das exklusive ODER des Ausgangs von der vorangehenden
Stufe und die Rückführungsausgabedaten erhalten und das exklusive ODER wird an den Flip-Flop der nächsten
Stufe angelegt.
Das Ausgangssignal jeder Stufe des Schieberegisters 101 wird dem Paritätsgenerator zugeführt Ein von
diesem abgegebenes Paritätssignal PARITÄTl und Paritätssignale PARITÄT2 und PARITÄT3 von den
Zählern 2 und 3 werden an den Prüfkreis 5 angelegt Der Prüfkreis 5 besteht aus einem Komparator 501 und
einem UND-Tor 502. Das UND-Tor 502 wird mit dem Ausgangssignal von dem Komparator 501 und dem
Prüfzeitgabesignal für einen Verzögerungskreis 6, der
5n durch eine Verzögerungsleitung od. dgl. gebildet ist, gespeist.
Gemäß Fig.4 besteht der Paritätsgenerator 4
beispielsweise aus Exklusiv-NOR-Toren 401 bis 410 und wird mit dem Ausgangssignal von jeder Stufe des
Schieberegisters 101 gespeist, um das Paritätssignal PARITÄT1 zu erzeugen.
Der Komparator 501 des Prüfkreises 5 enthält beispielsweise Exklusiv-ODER-Tore 503 und 504, wie in
F i g. 5 gezeigt, und erzeugt ein Fehlersignal im Falle der Nichtübereinstimmung als Ergebnis des Vergleichs der
Paritätssignale.
Wenn das Prüfzeitgabesignal »1« wird, schließen die Tore tO2 und 103, um das Anlegen des Taktimpulses und
von Eingabedaten zu unterdrücken. Durch den Verzögerungskreis 6 werden Zeitverzögerungen der Zähler
2 und 3 und des Paritätsgenerators 4 angeschaltet, um das Prüfzeitgabesignal an das UND-Tor 502 des
Prüfkreises 5 zu legen. Zu dieser Zeit wird das Ergebnis
des Vergleichs in dem Komparator 501 von dem UND-Tor 502 abgegeben.
Der Paritätsgenerator 4 und der Prüfkreis 5 können auch andere logische Schaltungsausbildungen als die in
den F i g. 4 und 5 gezeigten haben. An den Fehlererkennungskreis kann sich ein Fehlerkorrekturkreis anschließen.
Bei der beschriebenen Ausführungsform werden die Paritätssignale und das Vorhersageparitätssignal auf
der Grundlage der logischen »1« erzeugt, jedoch ist es auch möglich, diese auf der Grundlage der logischen »0«
zu erzeugen.
Wie oben beschrieben wurde, wird die die Rekursionsformel
erzeugende Logik erweitert, um einen n-ten Term zu erhalten. Eine Funktionsstörung des Fehlererkennungskreises
wird in dessen letzter Stufe geprüft, so daß die Funktionsstörung des Fehlererkennungskreises,
der in einer Schaltung mit kurzer Zyklusdauer vorgesehen ist, ohne Hochgeschwindigkeitselemente
aufgefunden werden kann.
Hierzu 3 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Prüfanordnung für einen Fehlererkennungskreis in einer Datenverarbeitungsschaltung mit einem Schieberegister mit mehreren Speicherstufen, in das Eingabedaten aufeinanderfolgend eingegeben und von dem Ausgabedaten zu mindestens einer gewünschten Speicherstufe zurückgeführt werden, mit einem Paritätsgenerator zum Erzeugen eines Paritätssignals in Übereinstimmung mit dem Datenspeicherzustand des Schieberegisters, mit einem Vorhersageparitätsgenerator zum Erzeugen eines Vorhersageparitätssignals aus den dem Schieberegister zugeführten und von ihm abgeführten Bits, welche eine Änderung der Parität der im Schieberegister gespeicherten Daten zur Folge haben, und der Anfangsparität der im Schieberegister gespeicherten Daten, sowie mit einem Komparator zum Vergleichen des Paritätssignals des Paritätsgenerators mit dem Vorhersageparitätssignal des Vorhersageparitätsgenerators, dadurch gekennzeichnet, daß dem Schieberegister (101) Tore (102,103) vorgeschaltet sind, welche die Eingabedaten zu dem Schieberegister durch ein Prüfzeitsignal, das nach mehreren Verschiebezyklen des Schieberegisters angelegt wird, sperren, und daß das Ergebnis des Vergleichs von dem Komparator (501) dann abgegeben wird, wenn das Prüfzeitsignal über einen Verzögerungskreis (6) dort wirksam wird.Die Erfindung betrifft eine Prüfanordnung für einen Fehlererkennungskreis in einer Datenverarbeitungsschaltung entsprechend dem Oberbegriff des Patentanspruchs.Bei der Datenübertragung in einem Computer oder bei der Datenübertragung zwischen Eingabe/Ausgabeeinheiten treten Fälle auf, daß ein unnötiges Bit aufgenommen oder ein notwendiges Bit weggelassen wird, und zwar aufgrund von äußerem Rauschen, des Abfalls der Ausgangsleistung eines verwendeten Verstärkers od. dgl.Um dies zu vermeiden, wird ein Fehlererkennungskreis in einer Datenverarbeitungsschaltung an einem Platz vorgesehen, an dem die Wahrscheinlichkeit des Auftretens eines Fehlers groß ist, beispielsweise in einem Pufferregister, das eine Datenübertragung zu einem Speicher ausführt, oder in einem Pufferregister, das eine Datenübertragung zu einem logischen Operationskreis oder einer Eingabe/Ausgabeeinheit ausführt. Mit größerer Operationsgeschwindigkeit oder größerer Kompliziertheit der Anlage muß berücksichtigt werden, daß der Fehlererkennungskreis selbst in einigen Fällen einen Fehler machen kann.In Zählern, Registirn od. dgl., die im Synchronismus mit Taktimpulsen arbeiten, kann eine Änderung der Zahl von Einsen, d. h. eine Paritätsänderung, aus dem Zustand vor einer Zyklusdauer (\t) vorhergesagt werden. In einem solchen Fall ist es möglich, eine Funktionsstörung des Fehlererkennungskreises selbst unter Verwendung des vorhergesagten Wertes zu prüfen, jedoch muß in dem Fall, wenn die 1 f-Periode kurz ist., ein logischer Kreis zum Prüfen der Operation des Fehlererkennungskreises mit Hochgeschwindig-keitselementen aufgebaut werden. Des weiteren kann es auch notwendig sein, in einigen Fällen Taktimpulse für die Zeitgabe der Prüfung zu verwenden.Eine Paritätsprüfanordnung, welche die Merkmale im Oberbegriff des Patentanspruchs aufweist, ist durch die US-Patentschrift 35 67 916 bekannt Bei dieser bekannten Anordnung wird auch der nächste Paritätswert aus dem unmittelbar vorangehenden Zyklus vorhergesagt, so daß auch diese Anordnung Hochgeschwindigkeitselemente benötigtDie Aufgabe der Erfindung besteht darin, eine Anordnung zu schaffen, mit der es möglich ist, mit Niedriggeschwindigkeitselementen eine Schaltung zum Prüfen eines Fehlererkennungskreises zur Verwendung in einer Datenverarbeitungseinheit mit kurzer Zyklusdauer aufzubauen.Gelöst wird diese Aufgabe durch die Merkmale des Kennzeichens des Patentanspruchs. Durch die erfindungsgemäße Ausbildung wird ein Endparitätswert nach mehreren Zyklusperioden aus einem Anfangswert vorhergesagt, womit die Anordnung mit Niedriggeschwindigkeitselementen arbeiten kann.Die Erfindung wird beispielhaft anhand der Zeichnung beschrieben, in der sindp i g. 1 ein Blockschaltbild einer Ausführungsform der Erfindung,F i g. 2 ein Blockschaltbild der Ausführungsform nach F i g. 1 mit weiteren Einzelheiten,Fig. 3 ein Blockschaltbild des Hauptteils des Beispiels des gemäß F i g. 2 verwendeten Schieberegisters,F i g. 4 ein Blockschaltbild eines Beispiels des gemäß F i g. 2 verwendeten Paritätsgenerators undF i g. 5 ein Blockschaltbild eines Beispiels eines gemäß F i g. 2 verwendeten Prüfkreises.Die Logik, die eine Vorhersageparität erzeugt, die aus dem Zustand vor einer Zyklusdauer (\t) in einem Register od. dgl. vorhersagbar ist, wird durch eine Art einer Rekursionsformel ausgedrückt. Die Rekursionsformel wird erweitert, um den Wert des n-ten Term zu erhalten, der Wert wird mit einem Paritätssignal verglichen, das tatsächlich von einem Fehlererkennungskreis erhalten wird, und eine Funktionsstörung des Fehlererkennungskreises wird auf der Grundlage des Ergebnisses des Vergleichs geprüft.Um zu prüfen, ob ein Schieberegister sich im normalen Betriebszustand befindet, dem ein Schreiben oder Lesen von Daten folgt, werden die folgenden Formeln berücksichtigt.Wenn das Schieberegister eine ungerade Zahl von Rückführungsschleifen hat, wird die Parität (Vorhersageparität) (PA)n des Schieberegisters, wenn ein n-ter Datenwert (ID)n darin eingebracht worden ist, in folgender Weise ausgedrückt:
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15811975A JPS5283046A (en) | 1975-12-30 | 1975-12-30 | Check system of error detection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2659200A1 DE2659200A1 (de) | 1977-07-21 |
DE2659200C2 true DE2659200C2 (de) | 1982-06-03 |
Family
ID=15664704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2659200A Expired DE2659200C2 (de) | 1975-12-30 | 1976-12-28 | Prüfanordnung für einen Fehlererkennungskreis in einer Datenverarbeitungsschaltung |
Country Status (5)
Country | Link |
---|---|
US (1) | US4107649A (de) |
JP (1) | JPS5283046A (de) |
DE (1) | DE2659200C2 (de) |
FR (1) | FR2337375A1 (de) |
GB (1) | GB1566309A (de) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1148900B (it) * | 1980-09-05 | 1986-12-03 | Sits Soc It Telecom Siemens | Disposizione circuitale atta a rilevare la presenza di malfunzionamenti degli organi preposti al trasferimento diretto di dati in un sistema utilizzante un microprocessore di tipo commerciale |
US4441182A (en) * | 1981-05-15 | 1984-04-03 | Rockwell International Corporation | Repetitious logic state signal generation apparatus |
US4398233A (en) * | 1982-03-03 | 1983-08-09 | Electronics Corporation Of America | Fail-safe device for electronic control circuit |
US4574343A (en) * | 1982-09-29 | 1986-03-04 | Kabushiki Kaisha Komatsu Seisakusho | Contactless press control device |
NL8302722A (nl) * | 1983-08-01 | 1985-03-01 | Philips Nv | Inrichting voor het bewaken van de telfunctie van tellers. |
US4878168A (en) * | 1984-03-30 | 1989-10-31 | International Business Machines Corporation | Bidirectional serial test bus device adapted for control processing unit using parallel information transfer bus |
US4670876A (en) * | 1985-05-15 | 1987-06-02 | Honeywell Inc. | Parity integrity check logic |
GB2179179B (en) * | 1985-08-12 | 1989-10-18 | British Gas Corp | Improvements in or relating to burner control systems |
JPH0756503B2 (ja) * | 1985-11-26 | 1995-06-14 | 株式会社日立製作所 | 論理回路診断方法 |
JPS63102517A (ja) * | 1986-10-20 | 1988-05-07 | Nec Corp | 機器障害信号伝送方式 |
US4740968A (en) * | 1986-10-27 | 1988-04-26 | International Business Machines Corporation | ECC circuit failure detector/quick word verifier |
EP0267499B1 (de) * | 1986-10-31 | 1991-07-24 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Verfahren zur Paritätsbitermittlung und zur Überwachung der Übertragung beim Datenschieben sowie Schaltungsanordnung zur Durchführung der Verfahren |
GB2200476B (en) * | 1987-01-29 | 1991-02-06 | British Gas Plc | Monitor system |
US4884273A (en) * | 1987-02-03 | 1989-11-28 | Siemens Aktiengesellschaft | Method and apparatus for monitoring the consistency of successive binary code signal groups in data processing equipment |
DE3784496T2 (de) * | 1987-06-11 | 1993-09-16 | Ibm | Taktgeneratorsystem. |
US5195093A (en) * | 1991-02-14 | 1993-03-16 | Motorola, Inc. | Method and apparatus for ensuring CRC error generation by a data communication station experiencing transmitter exceptions |
US5276690A (en) * | 1992-01-30 | 1994-01-04 | Intel Corporation | Apparatus utilizing dual compare logic for self checking of functional redundancy check (FRC) logic |
US5440604A (en) * | 1994-04-26 | 1995-08-08 | Unisys Corporation | Counter malfunction detection using prior, current and predicted parity |
KR100346123B1 (ko) * | 1999-12-29 | 2002-08-01 | 삼성전자 주식회사 | 데이터 통신 시스템에서 패러티 검사 장치 및 방법 |
US7020811B2 (en) * | 2001-04-24 | 2006-03-28 | Sun Microsystems, Inc. | System and method for verifying error detection/correction logic |
ES2253534T3 (es) * | 2001-06-01 | 2006-06-01 | Koninklijke Philips Electronics N.V. | Sistema digital y metodo de deteccion de errores del mismo. |
JP2006242569A (ja) * | 2005-02-28 | 2006-09-14 | Advantest Corp | 試験装置、及び試験方法 |
JP5179726B2 (ja) * | 2006-06-27 | 2013-04-10 | マーベル ワールド トレード リミテッド | 半導体デバイス |
CN102541719A (zh) * | 2010-12-24 | 2012-07-04 | 鸿富锦精密工业(深圳)有限公司 | 排除错误观测值的***及方法 |
US11374576B1 (en) * | 2020-12-30 | 2022-06-28 | Texas Instruments Incorporated | Self-diagnostic counter |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3119098A (en) * | 1960-10-31 | 1964-01-21 | Ibm | Stream editing unit |
US3342983A (en) * | 1963-06-25 | 1967-09-19 | Ibm | Parity checking and parity generating means for binary adders |
US3562711A (en) * | 1968-07-16 | 1971-02-09 | Ibm | Apparatus for detecting circuit malfunctions |
US3567916A (en) * | 1969-01-22 | 1971-03-02 | Us Army | Apparatus for parity checking a binary register |
US3911261A (en) * | 1974-09-09 | 1975-10-07 | Ibm | Parity prediction and checking network |
-
1975
- 1975-12-30 JP JP15811975A patent/JPS5283046A/ja active Granted
-
1976
- 1976-12-15 US US05/750,649 patent/US4107649A/en not_active Expired - Lifetime
- 1976-12-22 GB GB53693/76A patent/GB1566309A/en not_active Expired
- 1976-12-28 DE DE2659200A patent/DE2659200C2/de not_active Expired
- 1976-12-29 FR FR7639388A patent/FR2337375A1/fr active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5540894B2 (de) | 1980-10-21 |
FR2337375A1 (fr) | 1977-07-29 |
FR2337375B1 (de) | 1980-09-12 |
JPS5283046A (en) | 1977-07-11 |
GB1566309A (en) | 1980-04-30 |
US4107649A (en) | 1978-08-15 |
DE2659200A1 (de) | 1977-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2659200C2 (de) | Prüfanordnung für einen Fehlererkennungskreis in einer Datenverarbeitungsschaltung | |
DE2349377C2 (de) | Schaltwerk zur Durchführung von Datenverarbeitungsoperationen | |
DE2364212C3 (de) | Schaltungsanordnung zur Codierung von Binärziffern | |
DE2360762C3 (de) | Integrierte Großschaltung zur Durchführung von Datenverarbeitungsoperationen und Prüfoperationen | |
DE2614000A1 (de) | Einrichtung zur diagnose von funktionseinheiten | |
DE2421112A1 (de) | Speicheranordnung | |
DE3917984A1 (de) | Anordnung zur selbstpruefung einer funktionellen redundanzprueflogik | |
DE2719531B2 (de) | Digitale Logikschaltung zur Synchronisierung der Datenübertragung zwischen asynchrongesteuerten Datensystemen | |
DE69032035T2 (de) | FIFO-Speicher | |
DE3782020T2 (de) | Elektronischer zaehler. | |
DE69109703T2 (de) | Sequentielle Endlichautomatenschaltung sowie integrierte Schaltung mit einer derartigen Schaltung. | |
EP0628832A2 (de) | Integrierte Schaltung mit Registerstufen | |
DE1937248A1 (de) | Selbstpruefende Fehlererkennungsschaltung | |
DE3329023C2 (de) | ||
EP0009600B1 (de) | Verfahren und Schnittstellenadapter zum Durchführen von Wartungsoperationen über eine Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems | |
EP0009099B1 (de) | Einrichtung zur Feststellung der Länge beliebiger Schieberegister | |
DE3819706A1 (de) | Vorrichtung zum erzeugen einer linear auftretenden maximallaengencodefolge | |
DE3333862C2 (de) | ||
DE2524129C3 (de) | Zeitsteuereinheit für die Steuerung logischer Schaltungen | |
DE1549423A1 (de) | Einrichtung zur Verarbeitung von Datensaetzen in einer digitalen Rechenanlage | |
DE3422287A1 (de) | Pruefanordnung fuer digitalschaltungen | |
DE2316904A1 (de) | Informationseingabevorrichtung | |
DE2855865C3 (de) | Verfahren und Einrichtung für eine elektronische Datenverarbeitungsanlage zur Prüfung der aus einer Instruktion abgeleiteten Steuersignale | |
DE69634515T2 (de) | Verfahren, system und anordnung zur effizienten generierung binärer zahlen zum testen von spreichervorrichtungen | |
DE2239737B1 (de) | Elektronische vorrichtung zur verfuenffachung einer im 8-4-2-1-kode binaer kodierten dezimalzahl |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
D2 | Grant after examination | ||
8328 | Change in the person/name/address of the agent |
Free format text: REINLAENDER, C., DIPL.-ING. DR.-ING., PAT.-ANW., 8000 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |