DE2655945C2 - Abstimmschaltung für einen Überlagerungsempfänger - Google Patents

Abstimmschaltung für einen Überlagerungsempfänger

Info

Publication number
DE2655945C2
DE2655945C2 DE19762655945 DE2655945A DE2655945C2 DE 2655945 C2 DE2655945 C2 DE 2655945C2 DE 19762655945 DE19762655945 DE 19762655945 DE 2655945 A DE2655945 A DE 2655945A DE 2655945 C2 DE2655945 C2 DE 2655945C2
Authority
DE
Germany
Prior art keywords
input
programmable divider
flop
flip
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19762655945
Other languages
English (en)
Other versions
DE2655945A1 (de
Inventor
Otto Ing.(Grad.) 3160 Lehrte Klank
Dieter Dipl.-Ing. 3005 Hemmingen Stark
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deutsche Thomson oHG
Original Assignee
Telefunken Fernseh und Rundfunk GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Fernseh und Rundfunk GmbH filed Critical Telefunken Fernseh und Rundfunk GmbH
Priority to DE19762655945 priority Critical patent/DE2655945C2/de
Publication of DE2655945A1 publication Critical patent/DE2655945A1/de
Application granted granted Critical
Publication of DE2655945C2 publication Critical patent/DE2655945C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/195—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number in which the counter of the loop counts between two different non zero numbers, e.g. for generating an offset frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
    • H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
    • H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
    • H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

Es sind digitale Abstimmsysteme für Überlagerungsempfänger bekannt (»Das TTL-Kochbuch« von Texas Instruments Deutschland GmbH, 2. Auflage, Seite 333 und 337), bei denen die Überlagerungsfrequenz nach dem PLL-Verfahren (Phase Locked Loop), auch Frequenzsynthese-Verfahren genannt, erzeugt wird. Bei einer Schaltung, die nach diesem Verfahren arbeitet, ist ein spannungssteuerbarer Mischoszillator (VCO) vorgesehen. Das Ausgangssignal des Oszillators ist über einen programmierbaren Teiler einem Frequenz-Phasendetektor zugeführt. Dem programmierbaren Teiler kann noch ein Vorteiler vorgeschaltet sein. In dem Phasendetektor wird die heriintergeteilte Oszillatorfrequenz mit einer festen Relerenzfrequenz verglichen. Der Abweichung der Frequenzen voneinander entsprechend erscheint am Ausgang des Phasendetektors ein Fehlersignal, mit dem die Frequenz des steuerbaren Oszillators solange nachgeregelt wird, bis die am Phasendetektor anliegenden Frrequenzen übereinstimmen. Die Oszillatorfrequenz kann durch eine Veränderung des Teilerverhältnisses des programmierbaren Teilers nach einem Frequenzraster eingestellt werden. Der Rasterabstand ist gegeben durch die an dem Phasendetektor liegende Referenzfrequenz, bzw. durch den sich bei der Multiplikation der Referenzfrequenz mit dem reziproken Wert des Teilungsverhältnisses des erwähnten Vorteilers ergebenden Wert.
Die Referenzfrequenz und das Teilungsverhältnis des Vorteilers sind bei dem bekannten Abstimmsystem so gewählt, daß die im Nenner des Teilungsverhältnisses des programmierbaren Teilers stehende Zahl mit der Ziffernfolge der Frequenz, mit der der Oszillator bei diesem Teilungsverhältnis schwingt, übereinstimmt. Damit kann die gewünschte Oszillatorfrequenz durch die Programmierung des Teilers direkt als Zahl eingegeben werden.
Es ist jedoch zur Erleichterung der Bedienung des Empfängers erwünscht, nicht die Oszillatorfrequenz, sondern die Empfangsfrequenz direkt einzugeben. Die Oszillatorfrequenz unterscheidet sich bekanntlich von der Empfangsfrequenz um den Betrag der Zwischenfrequenz.
Es ist deshalb bei der bekannten Schaltung ein spezieller programmierbarer Teiler vorgesehen, bei dem mittels einer besonderen Zählschaltung und eines zusätzlichen Zählers erreicht wird, daß der Zähler in jedem Zählzyklus um 107 Schritte (entsprechend der Ziffernfolge der UKW-ZF von 10,7 MHz) weiter gezählt wird als durch die eingegebene Zahl angegeben ist.
Diese bekannte Schaltung ist speziell für eine Zwischenfrequenz von 10,7 MHz ausgelegt. Sie ist also nur für den UKW-Bereich geeignet. Eine Umschaltung auf die im LW-, MW- und KW-Bereich übliche Zwischenfrequenz von 460 kHz ist nicht vorgesehen und nicht ohne weiteres möglich.
Der Erfindung liegt die Aufgabe zugrunde, eine Abstimmschaltung zu schaffen, bei der auf einfache Weise verschiedene, beliebige Zwischenfrequenzwcrtc bei der Steuerung des Teilungsverhältnisses derart berücksichtigt werden, daß eine Direkteingabe der gewünschten Empfangsfrequenz möglich ist.
Diese Aufgabe wird durch die im Anspruch 1 angegebene Erfindung gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen sind in den Unteransprüchen angegeben.
Die Erfindung wird im folgenden an Hand der Zeichnung erläutert. Es zeigt
Fig. 1 ein Blockschaltbild zur Erläuterung des Erfindungsgedankens,
F i g. 2 ein Ausführungsbeispiel der Erfindung und
Fig. 3 ein Gesamtschaltbild des Ausführungsbeispiels.
In F i g. 1 ist eine Abstimmschaltung für einen Überlagerungsempfänger mit einem über Kapazitätsdioden
bo steuerbaren Oszillator (VCO) 1 dargestellt. Der Ausgang 2 des Oszillators 1 ist mit der Mischstufe des Überlagerungsempfängers verbunden. Außerdem ist der Ausgang 2 über einen programmierbaren Teiler 20 mit einem Eingang 8 einer Phasenvergleichsschahung 6 verbunden. An dem anderen Eingang 7 der Phasenvergleichsschahung 6 liegt eine Spannung mit einer festen Referenzfrequenz fncf., die von einem nicht dargestellten Quarzoszillator abgeleitet ist. Das Ausgangssignal am
Ausgang 5 der Phasenvergleichs'schaltung 6 dient zur Regelung des Oszillators 1 über einen Eingang 3. Zwischen dem Ausgang 5 der Phasenvergleichsschaltung 6 und dem Eingang 3 des Oszillators 1 liegt ein Tiefpaß 4 zur Glättung der Regelspannung, mit der d sr Oszillator 1 gesteuert wird. Bei dem soweit beschriebenen Teil der Schaltung, der in F i g. 1 gestrichelt umrahmt ist, handelt es sich um eine an sich bekannte PLL-Schaltung. Der programmierbare Teiler 20 wird über einen Eingang 18 programmiert Es kann durch eine codierte Zahl am Eingang 18 vorgegeben werden, nach wieviel Eingangs-Impulsen am Eingang 19 des Teilers 20 am Ausgang 15 ein einzelner Ausgangsimpuls erzeugt werden soll. Die PLL-Schaltung ist so aasgelegt, daß die Ziffernfolge der in den programmierbaren Teiler 20 einzugebenden Zahl mit der Ziffernfolge der bei dieser Zahl erhaltenen Oszillatorfrequenz übereinstimmt.
Es sind ein Eingabespeicher 21, in den die Empfangsfrequenz eines gewünschten Senders eingegeben werden kann, und ein Zwischenfrequenz-Speich«ir 22 vorgesehen, in dem der Wert der Zwischenfrequenz des Überlagerungsempfängers fest gespeichert ist. Um auf eine eingegebene Empfangsfrequenz abzustimmen, muß der Oszillator 1 mit einer Frequenz schwingen, die um den Wert der Zwischenfrequenz höher ist als die Empfangsfrequenz. Das Teilungsverhältnis des programmierbaren Teilers 20 wird deshalb von der Summe der Werte, die in dem Eingabespeicher 21 und dem ZF-Speicher 22 gespeichert sind, gesteuert.
Bei der Erfindung wird durch eine elektronische Umschalteinrichtung 17 abwechselnd der Eingabespeicher 21 und der ZF-Speicher 22 an den Programmiereingang 18 des programmierbaren Teilers 20 gelegt. Damit entsteht am Ausgang 15 des programmierbaren Teilers 20 eine Impulsfolge 14 mit zwei verschiedenen Impulsabständen 12 und 13. Die elektronische Umschalteinrichtung 17 wird von einer von dem Ausgang 15 des programmierbaren Teilers 20 abgeleiteten Steuergröße so gesteuert, daß die Umschalteinrichtung bei jedem Ausgangsimpuls in die jeweils andere Lage gekippt wird, also nach zwei Impulsen jeweils denselben Zustand erreicht. Dazu dient in dem dargestellten Ausführungsbeispiel eine Kontrollschaltung 11, die im einfachsten Falle ein Flip-Flop enthält. Die Kontrollschaltung 11 kann jedoch auch eine synchronisierte Gatterschaltung enthalten.
Von der Impulsfolge 14 wird eine Impulsfolge 9 mit konstanten Impulsabständen 10 abgeleitet. Die Impulsfolge 9 liegt am Eingang 8 der Phasenverglcichsschaltung 6. Der Impulsabstand 10 der Impulsfolge 9 entspricht der Summe der Impulsabstände 12 und 13 der Impulsfolge 14. Im dargestellten Beispiel ist die Impulsfolge 9 das Signal am Ausgang der Kontrollschaltung 11. Die Kontrollschaltung 11 dient hier also sowohl zur Umschaltung (Kontrolle) als auch zur Gewinr.ung der Impulsfolge 9. Die Impulsfolge 9 besitzt gegenüber der Eingangsfrequenz am Eingang 19 des programmierbaren Teilers 20 eine Impulsfolge-Frequenz, die um ein Verhältnis kleiner ist, das genau durch die Summe aus dem im Eingabespeicher gespeicherten Wert und dem im ZF-Speicher gespeicherten Wert festgelegt ist.
In F i g. 2 ist an Hand eines Ausführungsbeispiels gezeigt, wie die Speicher 21 und 22 ausgebildet werden können und wie die Umschaltung bei diesen Speichern in einfacher Weise vorgenommen werden kann. Oben in F i g. 2 ist der programmierbare Teiler 20 aus F i g. 1 mit dem Eingang 19 und dem Ausgang 15 dargestellt. Der programmierbare Teiler 20 wird über Eingänge, die jeweils vier Leitungen A. B. C. D p;'o Ziffer umfassen, programmiert Im folgenden wird die Programmierung am Beispiel einer einzelnen Ziffer, die am dargestellten Eingang 23 eingegeben wird, erläutert Der programmierbare Teiler 20 sei so aufgebaut, daß das Neuner-Komplement der für die jeweilige Dekade gewünschten Ziffer eingegeben werden muß. Es ist als Eingabespeicher ein zehn Stufen umfassender Stufenschalter 27 vorgesehen. Die einzelnen, den Ziffern »0« bL· »9« zugeordneten Kontakte sind über eine Dioden-Widerstands-Matrix 26 mit dem Eingang 23 des programmierbaren Teilers 20 verbunden. Der Mittelkontakt des Stufenschalters 27 liegt über eine Entkopplungsdiode 40 und einen Widerstand 38 an einer dem logischen Zustand H (»High«) zugeordneten Spannung von +5 V. Die Matrix 26 ist so aufgebaut, daß am Eingang 23 des programmierbaren Teilers 20 das Neuner-Komplement der am Stufenschalter 27 eingestellten Ziffer liegt. In der gezeichneten Stellung »3« liegt über die Dioden 24 und 25 der Matrix an den Leitungen B und C des Einganges 23 der logische Zustand H. Die übrigen Leitungen A und D werden über Widerstände 60 auf einem dem logischen Zustand L (»Low«) zugeordneten Spannungsweii gehalten. Diese Kombination entspricht der Ziffer »6« im Binärsystem.
Die positive Spannung am Mitelkontakt des Stufenschalters 27 kann mittels eines Treibers 39, dessen Ausgang an dem Verbindungspunkt zwischen der Diode 40 und dem Widerstand 38 liegt, abgeschaltet werden. Wenn der Ausgang des Treibers 39 gegen Masse leitend ist, so ist der Stufenschalter 27 bezüglich der Programmierung des programmierbaren Teilers 20 unwirksam. Der Treiber 39 wird gesteuert von dem Ausgang Q eines Flip-Flops 30, das seinerseits von dem Ausgang 15 des programmierbaren Teilers 20 gesteuert ist.
An dem invertierten Ausgang Q des Flip-Flops 30 liegt der Miuelkontakt eines Umschalters 35. Mittels des Umschalters 35 kann je nach Empfangsbereich ein Treiber 31 (UKW^oder ein Treiber 33 (LW, MW. KW) mit dem Ausgang Q des Flip-Flops 30 verbunden werden. Von den Eingängen der Treiber 31 und 33 liegen Widerstände 36 und 37 zum Massepotentia]_hin. Dadurch ist der jeweils nicht mit dem Ausgang Q verbundene Treiber abgeschaltet. Die Ausgänge der Treiber 31 und 33 sind — entsprechend den Ziffern der zwei verschiedenen Zwischenfrequenzwerte an dieser Eingabestelle — über je eine Diode 28 bzw. 32 mit den diesen Ziffern zugeordneten Kontakten des Stufenschalters 27 verbunden. Diese Verbindungen über Dioden stellen fest verdrahtete Speicher für die betreffenden Ziffern dar.
In der gezeichneten, dem LW-, MW- und KW-Bereich zugeordneten Stellung des Umschalters 35 ist der Treiber 33 mit dem Flip-Flop 30 verbunden. Der Ausgang dieses Treibers 33 ist über die Diode 32 an den der Ziffer »6« zugeordneten Eingang der Matrix 26 gelegt, weil bei der Zwischenfrequenz von 460 kHz in den genannten Frequenzbereichen an dieser Stelle die Ziffer »6« eingegeben werden muß. Im UKW-Bereich dagegen muß an dieser Stelle eine »7« (10,7 MHz) eingegeben werden. Deshalb ist der Ausgang des im UKW-Bereich wirksamen Treibers 31 über die Diode 28 mit dem der Ziffer »7« zugeordneten Kontakt des Stufenschalters 27 verbunden.
Die beschriebene Schaltungsanordnung wird von dem Flip-Flop 30 so gesteuert, daß in der einen Stellung des Flip-Flops 30 der der Ziffer »7« zugeordnete Eingang der Matrix 26 in den Zustand H gebracht wird
(über den Mittelkontakt des Stufenschalters 27) und in der anderen Stellung der der Ziffer »6« zugeordnete Eingang der Matrix 26 (über die Diode 32). Das Flip-Flop 30 wird bei jedem Ausgangsimpuls des programmierbaren Teilers 20 umgeschaltet. Es bewirkt also die Funktion der in Fig. 1 dargestellten Umschaltmittel 17 und der Kontrollschaltung 11.
Die unterhalb der Dioden 28 und 32 eingezeichneten Dioden dienen zur Speicherung der übrigen Ziffern des ZF-Wertes. Sie steuern die weiteren Eingänge des programmierbaren Teilers 20 in entsprechender Weise. Über Widerstände 29 und 34 sind die Dioden an eine positive Spannung von +5 V gelegt, so daß bei einem gegen Massepotential hochohmigen Ausgangswiderstand der Treiber 33 und 31 der logische Zustand H auf is den angeschlossenen Eingang der Matrix 26 übertragen wird.
In Fig. 3 ist ein Ausführungsbeispiel der gesamten Abstimmschaltung dargestellt, dessen Funktionsprinzip an Hand von Fig. 1 schon erläutert wurde. Es soll an Hand von F i g. 3 auf nähere Schaltungseinzelheiten eingegangen werden. Soweit die Schaltungsteile mit F i g. 1 übereinstimmen, werden dieselben Bezugszeichen wie in F i g. 1 verwendet. Der Ausgang des steuerbaren Oszillators 1 ist über einen Breitbandverstärker 42, einen Teiler 44 mit dem Teilungsverhältnis 1 :4 und einen Umschalter 49 mit dem Eingang 19 gestrichelt umrahmten programmierbaren Teilers 20 verbunden. Der Umschalter 49 befindet sich — wie auch alle übrigen in F i g. 3 dargestellten Schalter — in der Stellung »UKW«. In der anderen Stellung des Umschalters 49, in die beim LW-, MW- und KW-Empfang umgeschaltet wird, ist der Ausgang des Breitbandverstärkers 42 direkt mit dem Eingang 19 des programmierbaren Teilers 20 verbunden, so daß der Teiler 44 außer Funktion gesetzt ist.
Auf den Aufbau des programmierbaren Teilers 20 wird weiter unten eingegangen. Der Ausgang 15 des programmierbaren Teilers ist über ein Flip-Flop 41 mit dem Eingang 8 der Phasenvergleichsschaltung 6 verbunden. Der Ausgang der Phasenvergleichsschaltung 6 ist über den Tiefpaß 4 und einen Abstimmspannungsverstärker 43 mit dem Sieuereingang 3 des steuerbaren Oszillators 1 verbunden. Damit ist die Regelschleife der PLL-Schaltung geschlossen. Die Referenzspannung /«,./-am Eingang 7 der Phasenvergleichsschaltung 6 ist mittels eines Umschalters 50, wie in Fig. 3 rechts unten angegeben, zwischen drei verschiedenen Frequenzwerten umschaltbar. Mit diesen Frequenzwerten ergibt sich für den KW-Bereich ein Frequenzraster von 5 kHz, d. h. bei einer Veränderung des Teilerverhältnisses des programmierbaren Teilers 20 um den Wert 1 verändert sich Hie Frequenz des Oszillators 1 um einen Schritt von 5 kHz. Im MW- und LW-Bereich beträgt das Frequenzraster 1 kHz und im UKW-Bereich 50 kHz, entsprechend 4 · 123 kHz wegen des in diesen Frequenzbereich wirksamen Vorteilers 44. Die Referenzfrequenzen werden mittels Frequenzteiler 51 und 52 von einem 1-MHz-Quarzoszillator 53 abgeleitet.
Das Flip-Flop 41, das im Sinne der Kontrollschaltung 11 in F i g. 1 arbeitet, übernimmt hier zugleich die Funk- bo tion des Flip-Flops 30 in F i g. 2. i£s steuert also auch wie bereits beschrieben die Umschaltung der Programmierung des programmierbaren Teilers 20. Der programmierbare Teiler 20 wird über fünf Eingänge mit je vier Leitungen in der bei Fig. 2 beschriebenen Weise ge- b5 steuert. Entsprechend sind fünf Stufenschalter 27 mit Matrizen 26 vorgesehen. Parallel dazu sind die Eingänge durch Dioden, wie an Hand der Fig. 2 beschrieben.
mit festen, der Zwischenfrequenz entsprechenden Ziffernwerten belegt. Diese Diodenanordnungen sind in F i g. 3 durch Matrizen 54 und 55 wiedergegeben.
Von den Stufenschaltern 27 wird über einen Decoder 56 eine 5stellige digitale Anzeigeeinrichtung 57 für die Empfangsfrequenz gesteuert.
Abschließend wird noch der Aufbau des programmierbaren Teilers 20 beschrieben. Er enthält einen 5stelligen, dekadischen Zähler 47 mit einem Zähleingang 58, fünf parallelen Zähler-Ausgängen 59, einem Steuereingang L (Load) und fünf parallelen Daten-Eingängen 48. Zur Anpassung der Schaltung an die Referenzfrequenz im KW- und UKW-Bereich ist vor den dekadischen Zähler 47 ein Teiler 60 mit einem Teilungsverhältnis von 1 :2 geschaltet. Der Teiler 60 ist im MW- und LW-Bereich durch einen Schalter 61 überbrückt. Der Teiler 60 liegt mit seinem Eingang am Eingang 19 des programmierbaren Teilers 20. Über den Steuereingang L kann der dekadische Zähler 47 zwischen zwei Zuständen umgeschaltet werden, nämlich dem Zustand »Zählen«, in dem die Dateneingänge 48 abgeschaltet sind und dem Zustand »Laden«, in dem der Zähleingang 58 abgeschaltet ist und der an den Dateneingängen 48 anliegende Wert in den Zähler übernommen wird.
Mittels eines Verknüpfungsschaltwerkes (angedeutet durch Gatter 46), dessen Ausgang mit dem K-Eingang eines J-K-Flip-Flops 45 verbunden ist, sind die parallelen Ausgänge 59 des Zählers 47 so zusammengefaßt, daß bei dem Zählerstand 9999 des Zählers 47 am K-Eingang des J-K-Flip-Flops 45 derjenige logische Zustand auftritt, bei dem das Flip-Flop 45 durch einen Taktimpuls an seinem Takteingang umgeschaltet werden kann. Der Takteingang des Flip-Flops 45 ist mit dem Eingang 19 des programmierbaren Teilers 20 verbunden, so daß beim nächsten Eingangsimpuls am Eingang 19, dem 99998ten Zählimpuls des Zählintervalls, das Flip-Flop 45 umgeschaltet wird.
Der Ausgang des Flip-Flops 45, der den Ausgang 15 des programmierbaren Teilers 20 bildet, ist mit dem erwähnten Steuereingang L des Zählers 47 verbunden. Durch die Umschaltung des Flip-Flops 45 wird damit der Zähleingang 58 des Zählers 47 abgeschaltet und die am Eingang 48 liegende Zahl wird in den Zähler aufgenommen. Beim nächsten Eingangsimpuls wird wieder auf »Zählen« umgeschaltet, und es beginnt damit ein neuer Zählzyklus beginnend mit der eingegebenen Zahl. Die in den Zähler 47 aufgenommene Zahl entspricht, wie schon erwähnt, den Neuner-Komplement der mittels der Stufenschalter 27 eingestellten Zahl, bzw. der durch die Matrix 54 oder 55 vorgegebenen Zahl.
Die an Hand der F i g. 2 und 3 beschriebene Schaltung stellt ein besonders einfaches Ausführungsbeispiel der Erfindung dar. Es gibt jedoch auch andere Mittel die Erfindung auszuführen. Als Umschaltmittel können z. B. steuerbare Torschaltungen verwendet werden, die zwischen die Speichermittel und den Programmiereingang des Teilers geschaltet sind. Es können auch beliebige andere Speichermittel als Eingabe- und ZF-Speicher verwendet werden. Als Eingabespeicher kann z. B. eine Schieberegister- Anordnung dienen, die über Entkopplungsdioden oder eine Gatterschaltung mit dem programmierbaren Teiler verbindbar ist.
Hierzu 3 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Abstimmschaltung für einen Überlagerungsempfänger mit einem Oszillator, dessen Frequenz nach dem PLL-Verfahren mittels eines programmierbaren Teilers einstellbar ist, wobei ein Eingabespeicher zur Programmierung des programmierbaren Teilers vorgesehen ist, dadurch gekennzeichnet, daß ein Speichermittel (22) vorgesehen ist in dem der Wert der Zwischenfrequenz gespeichert ist, und daß steuerbare Umschaltmittel (17) vorgesehen sind, die abwechselnd den Eingabespeicher (21) oder das Speichermittel (22) mit dem Programmiereingang (18) des programmierbaren Teilers (20) verbunden, und daß die Steuergröße für die Umschaltmittel (17) aus dem Ausgangssignal des programmierbaren Teilers (20) abgeleitet ist, so daß das Teilungsverhältnis des programmierbaren Teilers (20) abwechselnd von dem Speicherinhalt des Eingabespeichers (2t) und dem Speicherinhalt des Speichermittels (22) bestimmt wird, und daß dem programmierbaren Teiler (20) eine Kontrollschaltung (U) nachgeschaltet ist, derart, daß das Teilungsverhältnis der Anordnung aus dem programmierbaren Teiler (20) und der Kontrollschaltung (II) von der Summe der Speicherinhalte bestimmt wird.
2. Abstimmschaltung nach Anspruch 1, dadurch gekennzeichnet, daß als Kontrollschaltung (11) ein Flip-Flop verwendet ist.
3. Abstimmschaltung nach Anspruch 2, dadurch gekennzeichnet, daß das Flip-Flop (11) zugleich zur Steuerung der Umschaltmittel (17) dient.
4. Abstimmschaltung nach Anspruch 2, dadurch gekennzeichnet, daß als Speichermittel (22) eine fest mit dem Programmiereingang des programmierbaren Teilers (20) verdrahtete Diodenmatrix (32) verwendet ist, die mit einem Ausgang (32) des Flip-Flops (30) direkt oder über Treiber (33) verbunden ist.
5. Abstimmschaltung nach Anspruch 2, dadurch gekennzeichnet, daß zwei Diodenmatrizen (54, 55) zur Speicherung von zwei verschiedenen Zwischenfrequenzwerten für den UKW-Bereich einerseits und den LW-, MW- und KW-Bereich andererseits und ein zusätzlicher Umschalter (35) vorgesehen sind, mittels dessen wahlweise eine der Diodenmatrizen (54, 55) mit dem einen Ausgang des Flip-Flops (41) verbindbar ist (F i g. 2 und 3).
DE19762655945 1976-12-10 1976-12-10 Abstimmschaltung für einen Überlagerungsempfänger Expired DE2655945C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19762655945 DE2655945C2 (de) 1976-12-10 1976-12-10 Abstimmschaltung für einen Überlagerungsempfänger

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762655945 DE2655945C2 (de) 1976-12-10 1976-12-10 Abstimmschaltung für einen Überlagerungsempfänger

Publications (2)

Publication Number Publication Date
DE2655945A1 DE2655945A1 (de) 1978-06-15
DE2655945C2 true DE2655945C2 (de) 1985-05-30

Family

ID=5995151

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762655945 Expired DE2655945C2 (de) 1976-12-10 1976-12-10 Abstimmschaltung für einen Überlagerungsempfänger

Country Status (1)

Country Link
DE (1) DE2655945C2 (de)

Also Published As

Publication number Publication date
DE2655945A1 (de) 1978-06-15

Similar Documents

Publication Publication Date Title
DE2250389C3 (de) Zeltnormal, insbesondere für elektronische Uhren, mit einer einen einstellbaren Frequenzteller steuernden Zeitbasis
DE2211664A1 (de) Abstimmeinheit fuer hochfrequenzempfangsgeraete
DE1466218C3 (de) Elektronischer Frequenzteller
DE1268686C2 (de) Regelschaltung zur Abstimmung von Oszillatoren in Abhaengigkeit von der Frequenz einer Bezugsschwingung, insbesondere fuer Funk-Entfernungsmesssysteme
DE2632025C3 (de) Abstimmschaltung für Hochfrequenzempfangsgeräte mit einem Überlagerungsoszillator
DE2064513A1 (de) Nach dem Impulszahlverfahren arbei tender, selbsteichender Analog Digital Umsetzer
DE2655945C2 (de) Abstimmschaltung für einen Überlagerungsempfänger
DE2239994C3 (de) Vorrichtung zur Regelung von Frequenz und Phase eines Oszillators
CH631846A5 (de) Zaehlschaltung zur ermittlung der empfangsfrequenz bzw. des empfangskanals in einem hochfrequenzueberlagerungsempfaenger.
DE2700359C3 (de) Elektronische Uhr
DE3841431C2 (de)
DE2650822C3 (de) Abstimmschaltung für einen Überlagerungsempfänger
DE1218554B (de) Verfahren und Anordnung zur Einstellung und Konstanthaltung der Frequenz eines Oszillators
DE2834714A1 (de) Anzeigeanordnung fuer eine abstimmstellung
DE2531945C3 (de) Schaltung zur Erzeugung von Gleichspannungen
DE2362116C3 (de) Auf einstellbare Frequenzwerte rastbarer Steuergenerator
DE2245477C3 (de) Einstellbarer dekadischer Frequenzteiler
EP0014724B1 (de) Automatische Abstimmschaltung mit einer Regelschleife für einen Hochfrequenz-Überlagerungsempfänger
DE2435279C2 (de) Elektronischer Frequenzzähler
DE2703861A1 (de) Abstimmschaltung fuer hochfrequenzempfangsgeraete
DE2922369C2 (de) Programmierbarer Impuls-Teiler
DE2709209A1 (de) Einrichtung zum vorwaehlen, speichern und wiederabfragen von sendern in rundfunkempfaengern
DE2552177A1 (de) Mehrkanaliges funksende- und/oder -empfangsgeraet
DE1810415A1 (de) UEberlagerungsoszillator fuer Sende- und Empfangsumsetzer
DE1932764B2 (de) Schaltung zur wahlweise quasikontinuierlichen Durchstimmung eines dekadischen Frequenzsynthesizers

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: TELEFUNKEN FERNSEH UND RUNDFUNK GMBH, 3000 HANNOVE

D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)