DE2651071A1 - Verfahren zur herstellung eines abgeglichenen widerstandes in dickschichttechnik - Google Patents

Verfahren zur herstellung eines abgeglichenen widerstandes in dickschichttechnik

Info

Publication number
DE2651071A1
DE2651071A1 DE19762651071 DE2651071A DE2651071A1 DE 2651071 A1 DE2651071 A1 DE 2651071A1 DE 19762651071 DE19762651071 DE 19762651071 DE 2651071 A DE2651071 A DE 2651071A DE 2651071 A1 DE2651071 A1 DE 2651071A1
Authority
DE
Germany
Prior art keywords
resistance
partial
adjustment
balanced
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19762651071
Other languages
English (en)
Other versions
DE2651071B2 (de
Inventor
Rolf Ing Grad Gehrlein
Renate Keller
Fritz Dipl Ing Stork
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19762651071 priority Critical patent/DE2651071B2/de
Publication of DE2651071A1 publication Critical patent/DE2651071A1/de
Publication of DE2651071B2 publication Critical patent/DE2651071B2/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

  • Verwahren zur Herstellung eines abgeglichenen Widerstandes in
  • Dickschichttechnik.
  • Die Erfindung betrifft ein Verfahren zur Herstellung eines abgeglichenen Widerstandes in Dickschichttechnik mit einer auf einer isolierenden Trägerunterlage aufgebrachten, sich zwischen zwei Stromzuführungselektroden erstreckenden Widerstarldsschicht, die durch eine Zusatzelektrode in zwei Teilwiderstände unterschiecilicher iliderstandswerte getrennt ist, wobei der Teilwiderstand mit großem Widerstandswert zum Grobabgleich und der Teilwiderstand mit kleinem Widerstandswert zum Feinabgleich nacheinander mit je einem Abgleichschnitt versehen werden.
  • Ein derartiges zweistufiges Verfahren ist in der GB-PS 1 191 277 bereits beschrieben, in der ein erster Widerstand mit hohem Widerstandswert und ein zweiter Widerstand mit kleinem Widerstandswert in Serie oder parallel zusammengeschaltet sind. ur Grobabstimmung des kombinierten Widerstands wird der erste Widerstand und zur Feinabstimmung der zweite Widerstand mit jeweils einem Abgleichschnitt versehen.
  • Der DU-OS 2 054 721 entnimmt man ein Abgleichverfahren, bei dem eine Widerstandsschicht zwischen zwei Stromzuführungselektrn zumindest teilweise aus gegeneinander isolierten streifenförmigen Bereichen unterschiedlicher Breite besteht, wobei die Größen der Einzelwiderstände der streifenförmigen Bereiche - quer ur Verbindungslinie der Stromzuführungselektroden betrachtet - v)rl einer zweite zur anderen zunehmen. Die Querauftrennung der strfifenförmigen Bereiche zum Abgleich wird auf der Seite des Bereichs mit dem kleinsten Einzelwiderstand beginnend, bis zur Erreichung des Sollwiderstandes durchgeführt, wobei beim abgeglichenen 9ii.-derstand wenigstens ein streifenförmiger Bereich unversehrt ist.
  • Weiter ist aus der DT-PS 1 950 771 ein Verfahren zum Einstellen des Widerstandswertes für einen Schichtwiderstand bekannt, d@@ aus einer auf einer isolierenden Trägerunterlage aufgebrachten Widerstandsschicht in Form eines Streifens mit zwei zueinander parnllelen: Längsseiten und zwei mit äußeren Anschlußelektroden verbundenen Querseiten besteht. Die Anschluß'elektroden sind derart nngeordnet, daß zwischen diesen innerhalb der-Widerstandsschicht zwei Stromwege unterschiedlicher Länge ausgebildet werd. liii Bereich des kürzeren Stromweges werden nacheinander ein dem Grobabgleich des Widerstandswertes dienender erster Abgleichschnitt und im Bereich des längeren Stromweges cin dem feinabgleich des Widerstandswertes dienender zweiter Abgleichschnitt von den Längsseiten her quer zu denselben in die Widerstandsschicht bis zur Erreichung des Widerstandssollwertes eingearbeitet.
  • Weiterhin ist zum feineren Abgleich der sogenannte L-Schnitt bekannt. Hierbei wird zunächst quer zum Stromverlauf durch Abtragen der Widerstandsschicht ein Grobabgleich und anschließend senkrecht hierzu ein Feinabgleich vorgenommen.
  • Bei der Herstellung von Dickschichtschaltungen liegt die fertigungstechnische Toleranzgrenze bei: Wid erstandsabgleich bei etwa s 1 %. Moderne rechnergesteuerte Abgleichsysteme sind zwar um mindestens eine Größenordnung genauer, aber verschiedene, nicht beherrschte, sich überlagernde Effekte verändern bei den bekannten Abgleichmethoden den Widerstandssollwert des abgeglichenen Widerstandes innerhalb einer gewissen Zeit nach dem Abgleich. Diese im wesentlichen alterungsbedingte Äderung kann in positiver oder neatver Richtung verlaufen und mehrere Zehntelprozent betragen.
  • Damit fällt die Ausbeute bei mehreren engtolerierten Widerständen pro Schaltung oder bei Netzwerkeij mit z.B. 20 engtolerierten Widerständen auf wirtschaftlich nicht mehr vertretbare Werte.
  • Diese Widerstandsänderungen werden durch das Abgleichverfahren seibst verursacht, z.B.'beim Laserabgleich durch Gefügeänderungen gelang der Schmelzzonen.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Abgleichverfahren für Widerstände in Dickschichttechnik zu entwickeln, das die Widerstandsänderungen nach dem Abgleich behebt und die Herstellung sehr engtolerierter Widerstände erlaubt.
  • Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zwischen den aufeinanderfolgenden Abgleichschnitten eine künstliche Alterung erfolgt.
  • Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß durch die vorgeschlagene künstliche Alterung durch emperung zwischen den Äbgleichschnitten nach Abgleich des kleineren Teilwiderstandes nur noch dessen Widerstandsänderung in den Gesamtwiderstandsendwert eingeht.
  • Weitere vorteilhafte Einzelheiten der Erfindung sind nachfolgend anhand des in der Zeichnung veranschaulichten Ausführungsbeispiels beschrieben, das einen in Dickschichttechnik aufgebauten Widerstand zeigt.
  • Ein in Dickschichttechnik aufgebauter Widerstand besteht aus einer Widerstandsschicht 1 in Form eines rechteckigen Streifens und ist beispielsweise in Siebdruckteehnik auf einer nicht näher bezeichneten isolierenden Trägerunterlage aufgebracht. An zwei gegenüberliegenden Seiten der Widerstandsschicht 1 sind je eine Strozzuführungselektrode 2, 3 vorgesehen; eine dritte nicht kontaktierte Zusatzelektrode 4 teilt den Widerstand in einen erste@ Teilwiderstand 5 mit hohem Widerstandswert und einen zweiten Teilwiderstand 6 mit kleinem Widerstandswert. Die Anschlußelektroden 2, 3 und die Zusatzelektrode 4 bestehen zum Beispiel aus einer Siloberschicht und werden vorzugsweise gemein-am in einem Arbeitsgang auf der isolierenden Trägerunter))age ebenfalls in Siebdrucktechnik aufgebracht.
  • Zur Veranschaulichung der erfindungsgemäßen Abgleichmethode sei angenommen, daß der Schichtwiderstand mit einem Widerstandswert von 100 k# bei einer Toleranz von + 0,2 % gefertigt werden soll.
  • Der Widerstand wird entsprechend der Figur durch die Zusatzelektrode 4 geometrisch so aufgeteilt, daß der zweite Teilwiderstand 6 ca. 10 % der Gesamtlänge des Widerstandes beträgt. Der erste Teilwiderstand 5 wird nun zum Grobabgleich quer zum Stromverlauf mit einem Abgleichschnitt 7 auf O % des Wennwiderstandswertes des Widerstandes abgeglichen und anschließend durch Temperung künstlich gealtert. Wenn Temperatur und Zeit der Temperung auf das Widerstandsmaterial abgestimmt sind, wird die durch die künstliche Alterung bewirkte Wid ers-t;and swertänd erung des Teilwiderstandes 5 innerhalb von + 1 % und sein Widerstendswert somit zwischen 89,1 und 90,9 k# liegen. Nun wird zum Feinabgleich der Teilwiderstand 6 mit einem Abgleichschnitt 8 quer zum Stromarerlauf versehen, wobei die Widerstandswertmessung über den Gesamtwiderstand erfolgt. Nach Abgleich und natürlicher Alterung wird die toleranz des Teilwiderstandes 6 wieder 1. % betragen, entsprechend ca. + 100 z, und somit ca. + 0,1 % des 100 k#-Widerstandes.
  • Das vorgeschlagene Verfahren erlaubt somit vorteilhaft die Herstellung eng-tolerierter Widerstände, wie sie insbesondere bei Widerstandsnetzwerken gefordert werden, da durch den Feinabgleich die nach d em künstlichen Altern eingetretene Widerstandswertänderung des Teilwiderstands 5 mit dem großen Widerstandswert ausgegleichen wird, so daß nur die alterungsbedingte geringe Widerstandswertänderung des wesentlich kleineren Teilwiderstandes 6 in den Widerstandsendwert des Gesamtwiderstandes eingeht.
  • Die Aufteilung des Widerstandes muß je nach Widerstandsbereich und geforderter Toleranz bestimmt werden und kann auzh in weiterer Ausbildung nach der Erfindung in mehrere elektrisch in Reihe geschaltete Teilwiderstände 5, 1; 5, 2; ... mit vorzugsweise dekadischer Abstufung der Widerstandswerte erfolgen. In der Reihenfolge abnehmender Widerstandswerte werden die Teilwiderstände 5, 1; 5, 2; ... nacheinander mit je einem Abgleichschnitt 7, 1; 7, 2; ... versehen, wobei zwischen den Abgleichschnitten 7, 1; 7, 2; ... wenigstens eine künstliche Alterung erfolgt. Hierdurch können die Toleranzgrenzen weiter eingeengt werden. Zur Herstellung von Widerständen mit kleinen Gesamtwiderstandswerten werden die Teilwiderstände 5, 1; 5, 2; ... zumindest teilweise elektrisch parallel geschaltet.
  • Bei mehreren elektrisch in Reihe geschalteten Teilwiderständen 5, l; 5, 2; ... aus einer Widerstandspaste mit beispielsweise dekadischer Abstufung der Widerstandswerte durch dekadische Abstufung ihrer geometrischen Längserstreckung kamin bei den geometrisch kleinsten Teilwiderständen 5, 1; 5, 2; ... ein Abgleich infolge ihrer geringen Längserstreckung problematisch bzw. ganz unmöglich sein. Daher wird in weiterer vorteilhafter Ausgestaltung nach der Erfindung vorgeschlagen, die dekadische Abstufung der Viderstandswerte der Teilwiderstände 5, 1; 5, 2; ... dadurch zu erreichen, daß die Teilwiderstände 5, 1; ¼, 2; ... aus Widerstandspasten mit dekadisch abgestuften Flächenwiderstandswerten bestehen. Da jetzt alle Teilwiderstände 5, 1; 5, 2; .. die gleiche geometrische Erstreckung aufweisen, ist ihr Abgleich besonders einfach und genau.
  • Die Erfindung ist mit gleich gutem Erfolg auch bei in Dickschichttechnik hergestellten Widerständen anwendbar.

Claims (5)

  1. Patentansprüche: 1. Verfahren zur Herstellung eines abgeglichenen Widerstandes in 1)ickschichttechnik mit einer auf einer isolierenden Trägerunterlage aufgebrachten, sieh zwischen zwei Stromzuführungselektroden erstreckenden Widerstandsschicht, die durch eine Zusatzelektrode in zwei Teilwiderstände unterschiedlicher Widerstandswerte getrennt ist, wobei der Teilwiderstand mit großem Widerstandswert zum Grobabgleich und der Teilwiderstand mit kleinem Widerstandswert zum Feinabgieleh nacheinander mit je einem Abgleichsclmitt versehen w-'den, dadurch gekennzeichnet, daß zwischen den aufeinanderfolgenden Abgleichschnitten (7, 8) eine künstliche Alterung erfolgt.
  2. 2. Verfahren zur Herstellung eines abgeglichenen Widerstandes nach Anspruch 1, dadurch gekennzeichnet, daß die Widerstandsschicht (1) mehrere Teilwiderstände (5, 1; 5,2; ...) unterschiedlicher Widerstandswerte aufweist, daß die Teilwiderstände (5, 1; 5, 2; ...) in der Reihenfolge abnehmender Widerstandawerte mit je einem Abgleichschnitt (7, 1; 7, 2; ..) versehen werden und daß zwischen den Abgleichschnitten (7, 1; 7, 2; ...) wenigstens eine künstliche Alterung erfolgt.
  3. 3. Verfahren zur Herstellung eines abgeglichenen Widerstandes nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Widerstandswerte der Teilwidarstände (5, 1; 5, 2; ...) dekadisch abgestuft sind.
  4. 4. Verfahren zur Herstellung eines abgeglichenen Widerstandes nach Anspruch 1 oder einem der folgenden, dadurch Fekennzeichnet, daß die Teilwiderstände (5, 1; 5, 2; ...) elektrisch parallel oder in Serie geschaltet sind.
  5. 5. Verfahren zur Herstellung eines abgeglichenen Widerstandes nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß die Teilwiderstände (5, 1; 5, 2; ...) aus Widerstandspasten mit un-terschiedlichen Flächenwiderstandswerten be.stehen.
DE19762651071 1976-11-09 1976-11-09 Verfahren zur Herstellung eines abgeglichenen Widerstandes in Dickschichttechnik Ceased DE2651071B2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19762651071 DE2651071B2 (de) 1976-11-09 1976-11-09 Verfahren zur Herstellung eines abgeglichenen Widerstandes in Dickschichttechnik

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762651071 DE2651071B2 (de) 1976-11-09 1976-11-09 Verfahren zur Herstellung eines abgeglichenen Widerstandes in Dickschichttechnik

Publications (2)

Publication Number Publication Date
DE2651071A1 true DE2651071A1 (de) 1978-05-18
DE2651071B2 DE2651071B2 (de) 1980-03-20

Family

ID=5992715

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762651071 Ceased DE2651071B2 (de) 1976-11-09 1976-11-09 Verfahren zur Herstellung eines abgeglichenen Widerstandes in Dickschichttechnik

Country Status (1)

Country Link
DE (1) DE2651071B2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2607627A1 (fr) * 1986-12-02 1988-06-03 Toshiba Kk Dispositif a circuit integre en pellicule epaisse, susceptible d'etre fabrique au moyen d'une operation, facile a mettre en oeuvre, d'ajustement par enlevement de matiere
EP0608077A2 (de) * 1993-01-19 1994-07-27 Caddock Electronics, Inc. Telefonschaltkreise beinhaltendes Widerstandsnetzwerk

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2607627A1 (fr) * 1986-12-02 1988-06-03 Toshiba Kk Dispositif a circuit integre en pellicule epaisse, susceptible d'etre fabrique au moyen d'une operation, facile a mettre en oeuvre, d'ajustement par enlevement de matiere
EP0608077A2 (de) * 1993-01-19 1994-07-27 Caddock Electronics, Inc. Telefonschaltkreise beinhaltendes Widerstandsnetzwerk
EP0608077A3 (de) * 1993-01-19 1995-03-22 Caddock Electronics Inc Telefonschaltkreise beinhaltendes Widerstandsnetzwerk.

Also Published As

Publication number Publication date
DE2651071B2 (de) 1980-03-20

Similar Documents

Publication Publication Date Title
DE69409614T2 (de) Elektrischer Widerstand
DE2815003A1 (de) Verfahren zum einstellen des widerstandes eines thermistors
EP2614508B1 (de) Widerstandsbauelement und verfahren zur herstellung eines widerstandsbauelements
DE112019002509T5 (de) Chipwiderstand und verfahren zum herstellen eines chipwiderstands
DE102005029804A1 (de) Verfahren zum Abgleichen eines Schichtwiderstandes sowie ein Schichtwiderstand und ein Dehnungsmesselement
DE2527037A1 (de) Widerstandsnetz mit regelbarem widerstandswert
DE2354567A1 (de) Digital-analog-umsetzer
DE2828070A1 (de) Elektrisches widerstandsbauelement und verfahren zum abgleichen desselben
DE3917750C2 (de) Widerstandselement und Verfahren zum Abgleichen des Widerstandselementes
EP0006442B1 (de) Abgleichbarer Dünnschicht-Widerstand
DE102016000751B4 (de) Herstellungsverfahren für einen Widerstand und entsprechende Herstellungsanlage
DE2651071A1 (de) Verfahren zur herstellung eines abgeglichenen widerstandes in dickschichttechnik
DE2259133C3 (de) Verfahren zum Kontaktieren einer Halbleiteranordnung und Anwendung des Verfahrens
DE3740872C2 (de)
DE68925117T2 (de) Insbesondere für temperaturmessung gedachter thermistor und verfahren zur herstellung
DE112018002416T5 (de) Herstellungsverfahren für einen Chipwiderstand
DE2437312C3 (de) Verfahren zur Herstellung eines abgeglichenen Schichtwiderstandes
DE102016107035B4 (de) Heizstab
DE2828913C2 (de) Hochspannungs-Einsteller, insbesondere Fokussiereinsteller für Farbfernsehempfänger
DE3813627C2 (de) Verfahren zum Funktionsabgleich einer elektronischen Schaltung
AT525092B1 (de) Dielektrischer Soft-Aktuator
DE3917718C2 (de) Verfahren zum Abgleichen einer Vielzahl von Schichtwiderständen
DE7320456U (de) Elektrischer schichtwiderstand
DE102022107876A1 (de) Chip-Widerstand und Verfahren zur Herstellung eines Chip-Widerstandes
CH661612A5 (en) Method for producing low-induction resistors, and a resistor according to the method

Legal Events

Date Code Title Description
OD Request for examination
8227 New person/name/address of the applicant

Free format text: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE

8235 Patent refused