DE2645341A1 - Koppleranordnung - Google Patents

Description

• TEXAS IFSTRTOIEIiTS INCORPORATED
13500 North Central Expressway
Dallas, Texas /V.St.A.

Unser Zeichen: T 2074

Koppleranordnung

Die Erfindung betrifft ein Verfahren und ein System zum Informationsaustausch zwischen Multiprozessoren. Insbesondere betrifft die Erfindung den Informationsaustausch zwischen zwei oder mehr Übertragungswegen, von denen jeder seinerseits die Datenübertragung zwischen Haupt- und Nebeneinrichtungen besorgt, die in einem Multiprozessor enthalten sind.

Im Betrieb von Universaldigitalrechnern ist es häufig erforderlich, daß eine Anzahl von Haupteinrichtungen in der Lage ist, mit einer Anzahl von Nebeneinrichtungen über ein gemeinsames Übertragungswegsystem in Verbindung zu treten. Ein asynchroner Übertragungsweg ist in der US-PS 3 886 beschrieben. Dieser Übertragungsweg enthält sechzehn parallele Datenleitungen, zwanzig parallele Adreßleitungen und elf zusätzliche Steuerleitungen. Der Übertragungsweg

709817/0705

stellt eine besonders zweckmäßige und wirksame übertragungseinrichtung zwischen den in einem Universaldigitalrechnersystem enthaltenen Haupt- und Nebeneinrichtungen dar. Für die Zwecke der vorliegenden Beschreibung wird eine solche Anzahl von Haupt- und Nebeneinrichtungen zusammen mit dem sie untereinander verbindenden übertragungsweg als ein Multiprozessor bezeichnet. Wenn zusätzliche Haupt- und Nebeneinrichtungen dem Multiprozessor hinzugefügt werden, wird ein Punkt erreicht, an welchem die Ka-. nalkapazität des Übertragungsweges überschritten wird. Jenseits dieses Punktes wird der übertragungsweg zu dem begrenzenden Element des Multiprozessor.

Das Rechenvermögen des Systems kann gesteigert werden, indem ein zweiter Multiprozessor vorgesehen wird, der mehrere Haupt- und Nebeneinrichtungen enthält, die untereinander durch einen zweiten übertragungsweg verbunden sind. In einer solchen Kombination ist es manchmal erwünscht, daß Haupteinrichtungen, die auf einem der Übertragungswege angeordnet sind, in der Lage sind, mit Nebeneinrichtungen in Verbindung zu treten, die mit dem anderen übertragungsweg verbunden sind. Es ist, allgemeiner ausgedrückt, erwünscht, daß Haupteinrichtungen, die auf irgendeinem von mehreren Übertragungswegen angeordnet sind, in der Lage sind, mit Nebeneinrichtungen in Verbindung zu treten, die auf einem oder mehreren der anderen Übertragungswege angeordnet sind. Eine solche Kombination von Multiprozessoren wird, wenn sie die gewünschten Verbindungswege zwischen den Übertragungswegen enthält, als ein Polysystem bezeichnet.

Es ist demgemäß ein Ziel der Erfindung, ein Verfahren und ein System zur Datenübertragung zwischen einer Haupteinrichtung und einer Nebeneinrichtung zu schaffen, wobei die Haupt- und Nebeneinrichtungen jeweils mit einem anderen übertragungsweg gekoppelt sind.

709817/070S

Weiter ist es Ziel der Erfindung, eine Verbindung zwischen irgendeiner Haupteinrichtung und irgendeiner Nebeneinrichtung eines Systems zu schaffen, das mehrere Multiprozessoren enthält.

Ferner ist es Ziel der Erfindung, einen Verbindungsweg zwischen zwei Übertragungswegen zu schaffen, wobei der Verbindungsweg automatisch das Problem der Ungangbarkeit löst, wenn Haupteinrichtungen, die mit den beiden Übertragungswegen gekoppelt sind, gleichzeitig Zugriff auf den Verbindungsweg verlangen.

Die Erfindung wird im folgenden zwar in Verbindung mit dem asynchronen übertragungsweg beschrieben, der aus der oben genannten US-PS 3 886 524 bekannt ist, darunter ist jedoch keine Einschränkung der Erfindung zu verstehen. Ein besseres Verständnis der vorliegenden Erfindung kann durch Bezugnahme auf diese US-Patentschrift erleichtert werden. Ein Polysystem kann als ein System betrachtet werden, das zwei Multiprozessoren enthält, wobei die Multiprozessoren jeweils mehrere Haupt- und Nebeneinrichtungen enthalten, die durch einen übertragungsweg gekoppelt sind. Bei der bevorzugten Ausführungsform der Erfindung ist jedem übertragungsweg ein Koppler zugeordnet. Jeder Koppler steht mit den verschiedenen Daten-, Adreß- und Steuerleitungen des Übertragungsweges in Verbindung. Die beiden Koppler stehen miteinander über einen Kopplerverbindungsweg in Verbindung, der ebenfalls Daten-, Adreß- und Steuerleitungen enthält. Wie im folgenden noch näher dargelegt werden wird,, hat jeder Koppler teilweise die Merkmale einer Nebeneinrichtung und teilweise die Merkmale einer Haupteinrichtung. Wenn beispielsweise eine Haupteinrichtung, die an dem übertragungsweg A angeordnet ist, Daten zu einer Nebeneinrichtung übertragen möchte, die an einem Übertragungsweg B angeordnet ist, bringt die Haupteinrichtung die Daten, die Adresse und ein GO-Signal (Aus-

709817/0705

- Λ.

führungssignal) auf den übertragungsweg A. Jede Nebeneinrichtung, die an dem übertragungsweg A angeordnet ist, spricht auf das GO-Signal an und vergleicht die Adresse mit ihrem eigenen eindeutigen Komplement von Adressen. Der Koppler A, der wie eine Nebeneinrichtung arbeitet, spricht ebenso auf das GO-Signal an und erkennt, daß die Adresse in sein eigenes Komplement von Adressen fällt. Demgemäß überträgt der Koppler A die Daten, die Adresse und geeignete Steuersignale über den Kopplerverbindungsweg zu dem Koppler B. Der Koppler B, der wie eine Haupteinrichtung arbeitet, bringt seinerseits die Daten, die Adresse und ein GO-Signal sowie ein Lesesignal auf den übertragungsweg B. Die passende Nebeneinrichtung, die an dem übertragungsweg B angeordnet ist, liest auf die GO- und Lesesignale hin die Daten auf dem Übertragungsweg B. Es ist somit zu erkennen, daß die Erfindung für eine eindeutige und wirksame Datenübertragung zwischen Einrichtungen sorgt, die an zwei oder mehr Übertragungswegen angeordnet sind.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen der Erfindung. In den Zeichnungen zeigen:

Die Fig. 1a und Ib Diagramme zur Veranschaulichung

des Konzepts der Erfindung,

Fig. 2 ein Schaltbild der Zugriffssteuer

logik eines Kopplers,

Fig. 3 ein Schaltbild von weiteren Steuer

logikschaltungen eines Kopplers,

Fig. 4 ein Schaltbild der Logik eines Kopp

lers zur Lösung des Problems der Ungangbarkeit,

709817/0705

die Fig. 5a und 5b die Adressenübertragungsschaltungen, Fig. 6 die Datenübertragungsschaltungen, und

Fig. 7 ein Impulsdiagramm für die Logik zur

Lösung des Problems der Ungangbarkeit.

Fig. 1a zeigt in Form eines Blockschaltbildes eine Ausführungsform der Erfindung. Zwei Multiprozessoren sind mit 10 bzw. 12 bezeichnet. Der Multiprozessor 10 enthält Haupteinrichtungen 14 und 16, Nebeneinrichtungen 18 und und einen übertragungsweg 22. Ebenso enthält der Multiprozessor 12 Haupteinrichtungen 24 und 26, Nebeneinrichtungen 28 und 30 und einen übertragungsweg 32. Die dargestellten Multiprozessoren 10 und 12. enthalten zwar jeweils zwei Haupteinrichtungen und zwei Nebeneinrichtungen, jeder Multiprozessor kann jedoch eine größere oder kleinere Anzahl von Haupt- und Nebeneinrichtungen enthalten. Außerdem ist ein Koppler 34 mit dem Übertragungsweg 22 verbunden und diesem zugeordnet. Ebenso ist ein Koppler 36 mit dem Übertragsweg 32 verbunden und diesem zugeordnet. Schließlich sind die Koppler 34 und 36 durch einen Kopplerverbindungsweg 38 gegenseitig verbunden, der mehrere Datenleitungen, Adreßleitungen und Steuerleitungen enthält. Es ist zu er-

kennen, daß eine Haupt/Neben-übertragung, beispielsweise zwischen der Haupteinrichtung 16 und der Nebeneinrichtung 28, über den Übertragungsweg 22, den Koppler 34, den Kopplerverbindungsweg 38, den Koppler 36 und den übertragungsweg 32 erfolgt. Während Fig. 1a eine Ausführungsform der Erfindung zeigt, ist die Erfindung stärker verallgemeinert in dem Diagramm von Fig. 1b dargestellt.

In Fig. 1b stellen die Kreise 50 bis 55 jeweils einen Multiprozessor dar, wie beispielsweise die Multiprozessoren 10 und 12 von Fig. 1a. Die Leitungen in Fig. 1b, wie etwa

709817/0705

die Leitungen 60, 61 und 62, stellen jeweils eine Kopplerverbindung dar/ wie beispielsweise die die Koppler 34 und 36 und den Kopplerverbindungsweg 38 enthaltende Verbindung von Fig. 1a. Fig. 1b zeigt ein Polysystem, welches mehrere Multiprozessoren enthält, wobei jeder Multiprozessor mit jedem anderen Multiprozessor durch eine direkte Kopplerverbindung gekoppelt ist. Es ist jedoch nicht immer notwendig oder erwünscht, daß eine direkte Kopplerverbindung zwischen jedem Multiprozessorpaar vorhanden ist. Es könnte beispielsweise erwünscht sein, die Kopplerverbindung 60 wegzulassen. Selbst ohne die Kopplerverbindung 60 können jedoch die Multiprozessoren 50 und 51 noch miteinander über die Kopplerverbindung 61, den übertragungsweg des Multiprozessor 55 und die Kopplerverbindung 62 miteinander in Verbindung treten. Die Kopplerverbindungen, die nun ausführlicher beschrieben werden, bilden eine wirksame und äußerst flexible Einrichtung zum Miteinanderkoppeln der verschiedenen Multiprozessoren eines Polysystems.

Fig. 2 zeigt ein Schaltbild eines Teils eines Kopplers, etwa des Kopplers 34 von Fig. 1a. In den Schaltbildern der Fig. 2-6 sind zwei verschiedene Arten von äußeren Klemmen gezeigt: (1) Diejenigen Klemmen, die zu dem übertragungsweg führen, dem der Koppler zugeordnet ist, und mit einer einzelnen Pfeilspitze gekennzeichnet sind, und (2) diejenigen Klemmen, die zu dem Kopplerverbindungsweg führen und mit einer Doppelpfeilspitze gekennzeichnet sind. Bei den hier verwendeten Signalen wird ein Komplement durch ein Symbol mit anschließendem Strich (-) gekennzeichnet. Die Signale an denjenigen Klemmen, die zu dem Übertragungsweg führen, sind in der genannten US-PS 3 886 524 definiert. Die folgende ausführliche Beschreibung wird jedoch zeigen, daß sich der Koppler gegenüber diesen Signalen manchmal nach Art einer Nebeneinrichtung und manchmal nach Art einer Haupteinrichtung verhält.

709817/0705

Zunächst werden diejenigen Klemmen betrachtet, die zu dem Kopplerverbindungsweg führen. Eine erste solche Klemme START(EIN)- ist durch eine Leitung in dem Kopplerverbindungsweg mit einer Klemme START(AUS)- in dem zugeordneten Koppler verbunden. Die Klemme START(EIN)-, die über einen Widerstand 72 auf eine positive .Versorgungsspannung V

- CC

bezogen ist, ist über eine Leitung 74 und einen Inverter mit einem Eingang einer NAND-Schaltung 78 verbunden. Der Ausgang der NAND-Schaltung 78 steuert den Voreinstelleingang PRE eines Flipflops 80. Dieser Voreinstelleingang PRE ist außerdem durch einen Widerstand 88 mit der Versorgungsspannuhg V verbunden. Die Flipflops 80, 82, 84 und 86 können jeweils integrierte Schaltungen, Modell SN74H74, sein. Diese und andere integrierte Schaltungen, die in der Beschreibung genannt werden", werden von der Fa. Texas Instruments Inc., Dallas, Texas, geliefert. Die Eingänge C und D des Flipflops 80 liegen beide an der Versorgungsspannung V . Der Ausgang Q des Flipflops 80 ist durch eine Leitung 90 mit einem Eingang einer UND-Schaltung 92 und durch einen Inverter 94 mit einem Eingang einer UND-Schaltung 96 gekoppelt. Ein zweiter Eingang der UND-Schaltung 92 und der UND-Schaltung 96 ist über eine Leitung 98 mit einer äußeren Klemme TLAG(EIN) und durch einen Widerstand 100 mit der Versorgungsspannung V verbunden. Der dritte Ein-

CC

gang der UND-Schaltung 92 ist über eine Leitung 102 mit dem Ausgang Q des Flipflops 82 verbunden. Der Ausgang der UND-Schaltung 96 ist über eine Leitung 104 mit einem Eingang einer NAND-Schaltung 106 und über einen Inverter 108, eine NAND-Schaltung 110 und ein RC-Zeitverzögerungsnetzwerk 112 mit einem zweiten Eingang der NAND-Schaltung gekoppelt. Die Klemme D und die Voreinsteilklemme PRE des Flipflops 82 liegen an der Versorgungsspannung V

CC

Der dritte Eingang der NAND-Schaltung 106 ist über einen Inverter 116 mit der Klemme R₃ einer Empfänger/Treibereinheit 70 verbunden.

709817/0705

Die Empfänger/Treibereinheit 70 kann eine integrierte Schaltung, Modell SN75138, sein. Tatsächlich enthält die Einheit 70 vier unabhängige Empfänger/Treibereinheiten, die in Fig. 2 mit den Indizes 1-4 bezeichnet sind. Somit enthält eine erste solche unabhängige Einheit, die mit dem Index 1 bezeichnet ist, eine Empfängerklemme R₁, an welcher der Signalwert immer entgegengesetzt zu dem an der Verbindungswegklemme B₁ ist, und eine Treiberklemme D₁, die die Verbindungswegklemme B₁ steuert, wenn die Freigabeklemme E in einem L-Zustand ist. Diese Steuerung erfolgt so, daß die Klemme B₁ im L-Zustand immer dann ist, wenn die Klemme D₁ im Η-Zustand ist, während L-Wert-Signale an der Klemme D₁ keinen Einfluß auf den Signalwert an der Klemme B₁ haben.

Das Ausgangssignal der NAND-Schaltung 106 wird über einen Inverter 118 mit dem Eingang C des Flipflops 82 gekoppelt. Der Ausgang Q des Flipflops 82 ist über eine Leitung 120 mit dem Eingang D₃ der Einheit 70 und über eine Leitung mit einem Eingang einer NOR-Schaltung 124 gekoppelt. Der Ausgang Q des Flipflops 82 liefert ein Eingangssignal einer NOR-Schaltung 126, deren Ausgang mit dem Eingang C des Flipflops 84 verbunden ist. Der zweite Eingang der NOR-Schaltung 126 ist mit der Klemme R₄ der Einheit 70 über eine Leitung 128 verbunden. Die Voreinstellklemme PRE und die Klemme D des Flipflops 84 liegen an der Versorgungsspannung V__. Der Ausgang Q des Flipflops 84 ist über eine

CC

Leitung 130 mit der Klemme D₄ der Einheit 70, über eine Leitung 132 mit dem zweiten Eingang der NOR-Schaltung 124 und über einen Inverter 134 mit beiden Eingängen einer NOR-Schaltung 136 gekoppelt. Der Ausgang der NOR-Schaltung 136 steuert den Löscheingang CLR des Flipflops 86 über ein RC-Zeitverzögerungsnetzwerk 138. Der Ausgang des Inverter 134 ist außerdem über eine Leitung 140 mit einem Eingang einer UND-Schaltung 142 gekoppelt. Der Ausgang Q des Flip-

709817/0705

flops 84 ist durch eine NAND-Schaltung 144 über ein RC-Zeitverzögerungsnetzwerk 146 mit einem Eingang einer NAND-Schaltung 148 gekoppelt. Der Ausgang Q des Flipflops 84 liefert über eine Leitung 150 das zweite Eingangssignal der NAND-Schaltung 148, deren Ausgang die Voreinstellklemme PRE des Flipflops 86 steuert. Der Eingang D des Flipflops 86 liegt an der Versorgungsspannung V .'

Das Signal TMA, das an der Klemme R₁ der Einheit 70 erscheint, bildet ein erstes Eingangssignal einer NAND-Schaltung 152. Das zweite Eingangssignal der NAND-Schaltung 152 sowie ein erstes Eingangssignal einer NAND-Schaltung 154 werden von einem Signal ADREN geliefert, das an dem Ausgang eines Inverters 350 in Fig. 5a verfügbar ist. Der Ausgang der NAND-Schaltung 152 ist mit dem Eingang C des Flipflops 86 und über einen Widerstand 156- mit einer Klemme COMP(AUS)- verbunden. Diese Klemme ist über eine Leitung in dem Kopplerverbindungsweg mit der Klemme COMP(EIN)-in dem zugeordneten Koppler verbunden. Der Ausgang Q des Flipflops 86 ist über eine Leitung 158 mit einem ersten Eingang einer UND-Schaltung 160 verbunden. Das zweite Eingangssignal an der NAND-Schaltung 154 ist ein Signal START(EIN), das an dem Ausgang eines Inverters 76 verfügbar ist. Das Ausgangssignal der NAND-Schaltung 154 liefert beide Eingangssignale einer NAND-Schaltung 162, die über einen Widerstand 164 ebenfalls auf die Versorgungsspannung V bezogen sind. Der Ausgang der NAND-Schaltung 162 ist mit der Klemme D, der Einheit 70 verbunden .

Der Ausgang einer NOR-Schaltung 124 liefert ein erstes Eingangssignal für eine UND-Schaltung 166. Das zweite Eingangssignal jeder der UND-Schaltungen 142, 160 und 166 wird über eine Leitung 168 von dem Ausgang einer UND-Schaltung 170 geliefert. Ein Eingangssignal der UND-

709817/0705

Schaltung 170 ist das Signal TLPRES-, das auf einer der Leitungen des Übertragungsweges erscheint. Das zweite Eingangssignal der UND-Schaltung 170 ist das Signal WAITB-, das an dem Ausgang Q des Flipflops 262 in Fig. 4 erscheint. Die Ausgänge der UND-Schaltungen 166, 142 und 160 steuern die Löscheingänge CLR der Flipflops 80 bzw. 82 bzw. 84. Der Ausgang der UND-Schaltung 166 liefert außerdem ein zweites Eingangssignal für die NAND-Schaltung 78.

Fig. 3 zeigt ein Schaltbild eines weiteren Teils des Kopplers. Eines der Eingangssignale dieses Teils der Schaltung ist das Signal GOA, das auf einer Leitung 180 erscheint und von der Klemme R~ der Einheit 70 in Fig. 2 geliefert wird. Das Signal GOA ist über einen Inverter 182 mit beiden Eingängen einer NAND-Schaltung 184 gekoppelt und geht von dieser aus über ein RC-Zeitverzögerungsnetzwerk 186 zu einem Eingang einer NAND-Schaltung 188. Ein zweites Eingangssignal der NAND-Schaltung 188 ist das Signal GOA, das auf der Leitung 180 erscheint, und das dritte Eingangssignal wird über eine Leitung 190 von dem Ausgang einer NAND-Schaltung 192 geliefert. Der Ausgang der NAND-Schaltung 188 ist über einen Inverter 194 mit dem Eingang C eines Flipflops 196 verbunden. Der Eingang D des Flipflops 196 ist das Signal ADROK, das an dem Ausgang einer NOR-S chaltung 340 in Fig. 5a verfügbar ist. Das Eingangssignal an dem Löscheingang CLR des Flipflops 196 ist das Signal GOA, das auf der Leitung 180 erscheint, während das Eingangssignal an dem Voreinstelleingang PRE von der Versorgungsspannung V geliefert wird.

Der Ausgang Q des Flipflops 196 liefert ein Eingangssignal für eine NAND-Schaltung 198, deren zweites Eingangssignal von dem Signal TLPRES- gebildet wird, das von dem übertragungsweg geliefert wird. Das zweite Eingangssignal des Flipflops 198 ist über einen Widerstand 200 in

709817/0705

- vr -

den Zeiten auf die Versorgungsspannung V bezogen,in denen das Signal TLPRES- einen Η-Wert hat. Der Ausgang der NAND-Schaltung 198 ist über einen Leitungsanpassungswiderstand 2Ο2 mit einem Kopplerverbindungsweg-Ausgangssignal START(AUS)- gekoppelt. Diese Leitung in dem Kopplerverbindungsweg ist mit einem Eingang START(EIN)- des zugeordneten Kopplers verbunden»

Ein zweites Eingangssignal der Anordnung von Fig. 3 ist das Signal COMP(EIN)~ von dem Kopplerverbindungsweg. Dieses Signal wird von dem zugeordneten Koppler an seiner Klemme COiIP(AUS)- abgegeben. Das Signal COMP(EIN)-, das auf einer Leitung 204 erscheint, ist über einen Widerstand 206 auf die Versorgungsspannung V bezogen und

cc

bildet ein Eingangssignal eines Inverters 208. Das Ausgangssignal des Inverters 208 wird nach dem Durchgang durch Inverter 210 und 212 über ein RC-Zeitverzögerungsnetzwerk 214 einem Eingang der NAND-Schaltung 192 zugeführt. Das Ausgangssignal des Inverters 208 bildet außerdem das zweite Eingangssignal der NAND-Schaltung 192 auf einer Leitung 216. Der Ausgang der NAND-Schaltung 192 ist über einen Inverter 218 mit dem Eingang C eines Flipflops 220 gekoppelt. Die Voreinstelleingänge PRE der Flipflops 220 und 222 sowie der Eingang D des Flipflops 220 sind alle auf die Versorgungsspannung V bezogen. Die

cc

Löscheingangssignale der Flipflops 220 und 222 werden von dem auf der Leitung 180 erscheinenden Signal GOA gebildet. Der Ausgang Q des Flipflops 220 ist über eine Leitung 224 mit einem Eingang einer UND-Schaltung 226 verbunden. Das Eingangssignal an dem Eingang D des Flipflops 222 wird von dem Ausgang R₁ einer Empfänger/Treibereinheit 228 geliefert, welche ebenfalls eine integrierte Schaltung, Modell SN75138, sein kann. An der entsprechenden übertragung swegklemme B- der Einheit 228 liegt das Signal TLREAD in dem übertragungsweg. Das Eingangssignal an dem Eingang C

709817/0705

des Flipflops 222 wird von dem Ausgang des Inverters 194 geliefert. Das Ausgangssignal an dem Ausgang Q des Flipflops 222 ist als ein Signal READ(AUS)- an anderen Teilen der Kopplerschaltung verfügbar. Das Ausgangssignal
an dem Ausgang Q des Flipflops 222 ist an anderen Teilen der Kopplerschaltung als ein Signal READ(AUS) verfügbar
und ist außerdem über einen Leitungsanpassungswiderstand 230 mit der Leitung READ(AUS) des Kopplerverbindungsweges gekoppelt. Diese Leitung ist an ihrem anderen Ende mit
einer Klemme READ(EIN) des zugeordneten Kopplers gekoppelt.

Das Signal READ(EIN), das auf einer Leitung 230 erscheint, wird von einer Leitung in dem Kopplerverbindungsweg geliefert, die an ihrem anderen Ende mit der Klemme READ(AUS) des zugeordneten Kopplers verbunden ist. Dieses auf der
Leitung 230 erscheinende Signal liegt über einen Inverter 232 an einem Eingang einer UND-Schaltung 234 an. Das zweite Eingangssignal der UND-Schaltung 234 bildet das Signal
ADREN, das an dem Ausgang eines Inverters 350 in Fig. 5a verfügbar ist. Der Ausgang der UND-Schaltung 234 ist mit der Klemme D₁ der Einheit 228 verbunden. Der Ausgang des Inverters 232 ist außerdem mit einem Inverter 23 6 verbunden, dessen Ausgangssignal ein Signal READ(EIN)A zur Verwendung anderswo in der Schaltung bildet. Ein weiteres Eingangssignal von dem Übertragungsweg ist das Signal TLWAIT- ,
das an der Übertragungswegklemme B„ der Einheit 228 anliegt. Die entsprechende Empfängerklemme R„ ist über eine Leitung 238 mit einem Eingang einer NAND-Schaltung 240 verbunden. Das andere Eingangssignal der NAND-Schaltung 240 wird von dem Signal WAITB- gebildet, das an dem Ausgang Q eines Flipflops 262 in Fig. 4 abgegeben wird. Das Ausgangssignal der NAND-Schaltung 240 ist ein Signal WAITA- zur Verwendung anderswo in der Schaltung. Die Treiberklemme D₂ der Einheit 228 ist über eine Leitung 242 mit dem Signal WAITB an dem Ausgang Q des Flipflops 262 in Fig. 4 gekoppelt. Ein zweites Eingangssignal der UND-Schaltung

709817/0705

. it.

ist das Signal MER(EIN), das von einer Leitung in dem Kopplerverbindungsweg geliefert wird. Diese Leitung ist an dem anderen Ende des Kopplerverbindungsweges mit der Klemme MER(AUS> des zugeordneten Kopplers verbunden. Der Ausgang der UND-Schaltung 226 ist mit der Treiberklemme D₃ der Einheit 228 verbunden. Die Empfangerklemme R_ der Einheit 228 ist über einen Leitungsanpassungswiderstand 244 mit der Klemme MER(AUS) verbunden, die über eine Leitung in dem Kopplerverbindungsweg mit der Klemme MER(EIN) des zugeordneten Kopplers verbunden ist. In der Einheit 228 ist die zugeordnete Übertragungswegklemme B^ mit der Leitung TLMER- des Übertragungsweges verbunden. Bei den Flipflops 196, 222 und 220 kann es sich jeweils um eine integrierte Schaltung, Modell SN74H74, handeln.

Fig. 4 ist ein Schaltbild desjenigen Teils der Kopplerlogik, die Signale zur Lösung des Ungahgbarkeitsproblems erzeugt, das sich sonst ergeben würde, wenn Haupteinrichtungen auf zwei gekoppelten Übertragungswegen gleichzeitig Zugang zu einer Nebeneinrichtung des entgegengesetzten Übertragungsweges suchen. Das Signal START(EIN) steht an dem Ausgang des Inverters 76 in Fig. 2 zur Verfügung, während das Signal START(AUS) an dem Ausgang Q des Flipflops 196 von Fig. 3 zur Verfügung steht. Diese beiden Signale bilden die Eingangssignale einer UND-Schaltung 250, deren Ausgang über einen Inverter 252, eine NAND-Schaltung 254 und eine RC-Zeitverzögerungsschaltung 256 mit einem Eingang einer NAND-Schaltung 258 gekoppelt ist. Das Ausgangssignal der UND-Schaltung 250 bildet außerdem das andere Eingangssignal der NAND-Schaltung 258, deren Ausgangssignal ein Eingangssignal einer NAND-Schaltung 260 bildet. Das zweite Eingangssignal der NAND-Schaltung 260 ist ein Signal INHWAIT, das' an der Verbindung mit dem Kopplerverbindungsweg geliefert wird. In dem Kopplerverbindungsweg gibt es keine Leitung zum Führen des Signals INHWAIT. Statt dessen ist an einem der Koppler die Klemme INHWAIT an Masse, während an dem

709817/0705

-Ur-

264534Τ

anderen der beiden Koppler diese Klemme massefrei gelassen ist. Es ist deshalb zu erkennen, daß der zweite Eingang der NAND-Schaltung 260 auf Massepotential sein wird bei demjenigen Koppler, dessen entsprechende- Eingangsklemme an Masse liegt, und auf einem hohen Potential V bei demjenigen Koppler sein wird, dessen Eingang INHWAIT massefrei gelassen ist. Das Ausgangssignal der NAND-Schaltung 260 bildet das Takteingangssxgnal des Flipflops 262 (bei welchem es sich ebenfalls um eine integrierte Schaltung, Modell SN74H74,handeln kann). Der Voreinstelleingang PRE und der Eingang D des Flipflops 262 sind mit der Versorgungsspannung V gekoppelt. Das Ausgangssignal an dem Ausgang Q des Flipflops 262 steht als ein Signal WAITB- zur Verfügung und bildet beide Eingangssignale einer NAND-Schaltung 264'. Das Ausgangs signal der NAND-Schaltung 264 ist über eine Zeitverzögerungsschaltung 266 mit einem Eingang einer NAND-Schaltung 268 gekoppelt. Das Ausgangssignal an dem Ausgang Q des Flipflops 262 bildet ein Signal WAITB sowie das andere Eingangssignal der NAND-Schaltung 268. Das Ausgangssignal der NAND-Schaltung 268 steht als ein Signal WAITD- zur Verwendung in anderen Teilen der Schaltung zur Verfügung. Das Ausgangssignal an dem Ausgang Q des Flipflops 262 bildet außerdem ein erstes Eingangssignal einer NAND-Schaltung 270. Das Ausgangssignal der NAND-Schaltung 270 bildet ein Eingangssignal einer UND-Schaltung 272, deren Ausgang den Löscheingang CLR des Flipflops 262 ansteuert. Das zweite Eingangssignal der UND-Schaltung 272 ist das Signal TLPRES-, das von dem übertragungsweg geliefert wird. Das Signal START(EIN) wird außerdem über einen Inverter 274 mit einem Eingang einer. UND-Schaltung 276 ,gekoppelt. Das Signal TMA, das an der Klemme R₁ der Einheit 70 in Fig. 2 verfügbar ist, wird über eine NAND-Schaltung 278 mit dem anderen Eingang der UND-Schaltung 276 gekoppelt. Das Ausgangssignal der UND-Schaltung 276 steuert den zweiten Eingang der NAND-Schaltung 270 an.

709817/0705

Die Fig. 5a und 5b zeigen, zusammengenommen, schematisch denjenigen Teil des Kopplers, der den Fluß von Adreßsignalen durch den Koppler und zwischen seinem übertragungsweg und seinem Kopplerverbindungsweg steuert. Der rechte Rand von Fig. 5a soll sich neben dem linken Rand von Fig. 5b' befinden, tun den Fluß von Signalen zwischen den beiden Figuren zu veranschaulichen. Gemäß Fig. 5a sind die Adreßleitungen des Übertragungsweges mit den Übertragungswegklemmen der Empfänger/Treibereinheiten 290, 292 und 294 gekoppelt.

In der bevorzugten Ausführungsform wird der übertragungsweg eine 20-Bit-Adresse tragen und der Koppler wird fünf Empfänger/Treibereinheiten, wie beispielsweise eine Einheit 290, enthalten. Der Übersichtlichkeit halber sind zwei der Empfänger/Treibereinheiten nicht explizit in Fig. 5a dargestellt worden. In der bevorzugten Ausführungsform sind die vier höchstwertigen Bits der Adresse mit den Übertragungswegklemmen der Einheit 290 gekoppelt,. die nächsten vier höchstwertigen Bits sind mit den Übertragungswegklemmen der Einheit 292 gekoppelt und die nächsten vier höchstwertigen Bits sind mit den Übertragungswegklemmen der Einheit 294 gekoppelt. Es ist deshalb zu erkennen, daß die acht niedrigstwertigen Bits der Adresse mit den Empfänger/Treibereinheiten gekoppelt sind, die nicht dargestellt sind. Die Einheit 294 dient zusammen mit ihren zugeordneten Schaltungen zum Festlegen der Art der Verbindung der fehlenden Empfanger/Treibereinheiten. Die Empfänger/Treibereinheiten von Fig. 5a sind jeweils integrierte Schaltungen, Modell SN75138.

Es werden zuerst die vier niedrigstwertigen Adreßbits betrachtet, die in Fig. 5a gezeigt sind, d.h. die Bits, die mit den Übertragswegklemmen der Einheit 294 gekoppelt sind, wenn der Freigabeeingang E der Einheit 294 in dem H-Zustand ist, wobei die Treiberklemmen von den erstgenannten Über-

709817/0705

tragungswegklemmen getrennt sind. In diesem Fall erscheinen die mit den Übertragungswegklemmen über den Übertragungsweg gekoppelten Adreßbits auch an den entsprechenden Leseklemmen R der Einheit 294. Die vier Leseklemmen R₁ - R. der Einheit 294 sind mit den vier Eingangsklemmen 2, 5, 9 und 12 eines Gatters 29.6 verbunden. Das Gatter sowie Gatter 298 und 300 von Fig. 5b sind jeweils integrierte Schaltungen, Modell SN74125. Jede derartige integrierte Schaltung enthält tatsächlich vier unabhängige Gatter, von denen jedes einen Eingang, einen Ausgang und eine .Steuerklemme hat. In dem Fall des Gatters 296 sind die vier Steuerklemmen 1, 4, 10 und 13 gemeinsam über eine Leitung 302 mit dem Ausgang der NAND-Schaltung 304 verbunden. Wenn der Ausgang einer NAND-Schaltung 304 in dem L-Zustand ist, sind die vier Eingangsklemmen 2, 5, 9 und mit den Ausgangsklemmen 3 bzw. 6 bzw. 8 bzw. 11 elektrisch verbunden. Die vier Adreßbits .sind dann über Leitungsanpas sungswider stände 306 mit den passenden vier Adreßleitungen in dem Kopplerverbindungsweg gekoppelt. Es ist somit zu erkennen, daß, wenn der Freigabeeingang E der Einheit 294 in dem Η-Zustand ist und wenn das Steuereingangssignal auf der Leitung 302 an dem Gatter 296 in dem L-Zustand ist, die auf dem Übertragungsweg erscheinenden Adreßbits zu den entsprechenden Adreßleitungen des Kopplerverbindungsweges übertragen werden.

Wenn stattdessen das Steuereingangssignal auf der Leitung 302 an dem Gatter 296 in dem Η-Zustand ist, sind die Ausgänge des Gatters 296 von den Eingängen isoliert und die Anordnung von Fig. 5a übt keine Kontrolle über das Signal aus, das auf den Kopplerverbindungswegadreßleitungen erscheint. Wenn in diesem Fall der Freigabeeingang E der Einheit 294 in dem L-Zustand ist, so steuern die betreffenden Treiberklemmen der Einheit 294 die entsprechenden Übertragungswegklemmen. In diesem Fall werden die vier

709817/0705

Adreßbits,: die auf den vier Adreßleitungen des Kopplerverbindungsweges erscheinen, über die Einheit 294 mit den entsprechenden Adreßleitungen des Übertragungsweges gekoppelt. Die acht niedrigstwertigen Bits der Adresse (die, die in den Fig. 5a und 5b nicht explizit gezeigt sind) werden durch eine Anordnung verarbeitet, die den gleichen Aufbau hat wie die soeben beschriebene.

Die vorstehende Beschreibung gilt im wesentlichen auch für die Verarbeitung der acht höchstwertigen Adreßbits, aber mit einer leichten Modifizierung. Es ist beispielsweise zu erkennen, daß die Freigabeeingänge E sämtlicher Empfänger/Treibereinheiten durch dasselbe Signal gesteuert werden, d.h. durch das Ausgangssignal einer NOR-Schaltung 308. Somit werden in irgendeinem gegebenen Zeitpunkt sämtliche Übertragungswegklemmen dieser Einheiten mit den entsprechenden Empfängerklemmen der Einheiten in Verbindung sein oder, umgekehrt, es werden sämtliche Übertragungswegklemmen unter der Steuerung der entsprechenden Tr eiber klemmen stehen. Ebenso liefert der Ausgang, der NAND-Schaltung 304 die Steuereingangssignale für die Gatter 298 und 300 sowie für das Gatter 296. Wenn somit der Freigabeeingang E der Empfänger/Treibereinheiten in dem Η-Zustand ist und wenn der Ausgang der NAND-Schaltung 304 in dem L-Zustand ist, so werden die acht höchstwertigen Adreßbits durch die Empfänger/Treibereinheiten übertragen und durch die Gatter 298 und 300 über Anpassungswiderstandsbänke 310 und 312 mit den acht höchstwertigen Adreßbitleitungen in dem Kopplerverbindungsweg gekoppelt. Stattdessen werden wiederum, wenn der Ausgang der NAND-Schaltung 304 in dem Η-Zustand ist und wenn das Freigabesignal an dem Eingang E der Empfänger/Treibereinheit einen L-Wert hat, die acht höchstwertigen Adreßbits, die auf dem Kopplerverbindungsweg erscheinen, über die Einheiten 290 und 292 zu den acht höchstwertigen Bitleitungen des Übertragungsweges übertragen. Es ist somit zu erkennen,

709817/0705

daß die Anordnung von Fig. 5a und 5b für eine Zweirichtungsübertragung von Adreßdaten zwischen dem übertragungsweg und dem Kopplerverbindungsweg sorgt. In dem Fall der Übertragung von dem übertragungsweg zu dem Kopplerverbindungsweg ist jedoch eine Anordnung zum Modifizieren der acht höchstwertigen Adreßbits vorgesehen, wie im folgenden beschrieben.

Der Grund für das Vorsehen einer Anordnung zum Modifizieren der acht höchstwertigen Adreßbits, die auf einem Übertragungsweg erscheinen, wird anhand von Fig. 1a verständlich. Es sei angenommen, daß die Haupteinrichtung 14 an dem übertragungsweg 22 eine Verbindung mit der Nebeneinrichtung 28 an dem Übertragungsweg 32 sucht und daß die Nebeneinrichtung 28 eine Speichereinheit ist. Aus Gründen, die dem Computerfachmann bekannt sind, ist es häufig erwünscht, daß Speichereinheiten, wie beispielsweise die Nebeneinrichtung 28, die niedrigsten verfügbaren Speicherplätze haben, so können beispielsweise der Nebeneinrichtung 28 die Adreß speicherstelien O bis. 4095 zugeordnet werden. Es ist jedoch wahrscheinlich, daß eine der Nebeneinrichtungen, die mit dem übertragungsweg 22 gekoppelt sind, ebenfalls eine Speichereinheit sein wird und Adreß speicherstellen 0 bis 4095 haben wird. Wenn somit die Haupteinrichtung 14 eine Verbindung mit der Nebeneinrichtung sucht, indem sie eine Adresse überträgt, die in den Adreßblock 0 bis 4095 fällt, wird es der Haupteinrichtung stattdessen gelingen, mit einer Nebeneinrichtung Verbindung herzustellen, die an ihrem eigenen übertragungsweg 22 liegt. Zur Lösung dieser Schwierigkeit werden die Adreßspeicherstellen sämtlicher Nebeneinrichtungen, die mit dem übertragungsweg 32 verbunden sind, um 4096 erhöht, bevor diese Adreßstellen in den mit dem übertragungsweg 22 gekoppelten Haupteinrichtungen gespeichert werden. Wenn die Haupteinrichtung 14 eine Verbindung mit der Nebeneinrichtung

709817/0705

- 1-9 -

sucht, wird sie deshalb eine Adresse übertragen, die in den Block 4096 bis 8191 fallen. Der Koppler A dekrementiert dann die von der Haupteinrichtung 14 übertragene Adresse um den Wert 4096, bevor er die Adresse an den Kopplerverbindungsweg 38 weitergibt. Die dekrementierte Adresse fällt dann in den Block von Adressen, die der Nebeneinrichtung 28 zugeordnet sind, d.h. 0 bis 4095. Diese selektive Dekrementierung wird durch die in Fig. 5b dargestellte Schaltung ausgeführt.

Die acht höchstwertigen Adreßbits, die von dem Übertragungsweg über die Empfängerklemmen der Einheiten 290 und 292 empfangen werden, werden über Addierschaltungen 314 und mit den Gattern 298 und 300 gekoppelt. Die Einheiten 314 und 316 können jeweils eine integrierte Schaltung, Modell SN7483, sein. Sie bilden, wenn sie in der in Fig. 5b gezeigten Weise in Kaskade geschaltet sind, ein 8-Bit-Binäraddierglied. Eine 8-Bit-Binärzahl zur Verwendung bei der Dekrementierung der acht höchstwertigen Adreßbits wird durch die Kombination aus einer Schalterbank 318 und Widerstandsbänken 320 und 322 erzeugt. Der geeignete Dekrementwert wird durch selektives Schließen von einzelnen Schaltern innerhalb der Schalterbank 318 gebildet. Das 8-Bit-Dekrementsignal wird dann mit den acht höchstwertigen Adreßbits in den Einheiten 314 und 316 verknüpft, so daß den Gattern 298 und 300 eine dekrementierte Adresse geliefert wird. Es ist zu erkennen, daß die Dekrementierung nicht erfolgt, wenn die Adresse von dem Kopplerverbindungsweg mit dem übertragungsweg zu koppeln . ist.

Weiter ist in den Fig. 5a und 5b eine Schaltung gezeigt, die sicherstellt, daß der Koppler nur dann Daten von dem Übertragungsweg zu dem Kopplerverbindungsweg überträgt, wenn die auf dem Übertragungsweg erscheinende Adresse in einen vorgewählten Adressenbereich fällt. In Fig. 5a enthalten Einheiten 324 und 326 jeweils eine integrierte

709817/0705

Schaltung, Modell SN7485. Bei Kaskadenschaltung, wie in Fig. 5a gezeigt, bilden diese beiden 4-Bit-Größenkomparatoren einen 8-Bit-Größenkomparator. Die acht höchstwertigen Adreßbits, die von den Empfängerklemmen der Einheiten 290 und 292 empfangen werden, bilden eines der 8-Bit-Eingangssignale an diesem .8-Bit-Komparator. Eine zweite 8-Bit-Binärzahl, die die niedrigste zulässige Grenze für diese acht höchstwertigen Adreßbits darstellt, wird durch die Kombination aus einer Schalterbank 328 und Widerstandsbänken 330 und 332 erzeugt. Der 8-Bit-Komparator vergleicht diese beiden 8-Bit-Binärzahlen und gibt an einer Klemme 5 ein Ausgangssignal an eine Leitung 334 ab, die nur dann in dem L-Zustand ist, wenn die acht höchstwertigen Adreßbits größer oder gleich der vorgewählten unteren Grenze sind. i_n gleicher Weise vergleicht die praktisch identische Logikschaltung, die in Fig. 5b in ihrer Gesamtheit mit 336 bezeichnet ist, die acht höchstwertigen Adreßbits mit einer vorgewählten oberen Grenze. In diesem Fall wird jedoch das Ausgangssignal an eine Leitung 338 von einer Klemme 7 eines der 4-Bit-Komparatoren abgegeben und befindet sich nur dann in dem L-Zustand, wenn die acht höchstwertigen Adreßbits kleiner sind als die vorgewählte obere Grenze. Infolgedessen hat das Ausgangssignal einer NOR-Schaltung 340, d.h. ein Signal ADROK nur dann einen Η-Wert, wenn die acht höchstwertigen Bits der Adresse, die auf dem übertragungsweg erscheinen, in die vorgewählten Grenzen fallen. Das Signal ADROK wird anderswo in dem Koppler benutzt, um die übertragung von Daten zu dem Kopplerverbindungsweg zu blockieren, wenn die Adresse auf dem übertragungsweg nicht die vorgenannten Kriterien erfüllt.

Ein Eingangssignal der NAND-Schaltung 304 ist das Signal START(AUS), das an der Klemme Q des Flipflops 196 in Fig. erscheint. Das zweite Eingangssignal der NAND-Schaltung

709817/0705

ist das Signal WAITB-, das an dem Ausgang Q des Flipflops 262 in Fig. 4 abgegeben wird. Normalerweise wird das Signal WAITB- einen Η-Wert haben, so daß ein H-Wert-Signal START(AUS) zu einem L-Wert-Steuereingangssignal an den Gattern 296, 298 und 300 führt, so daß die Kopplerverbindungswegadreßleitungen angesteuert werden. Dieses L-Wert-Ausgangssignal der NAND-Schaltung 304 wird durch die NAND-Schaltung 342 verknüpft, um ein Digitalsignal ADEN zu erzeugen, welches die Tatsache anzeigt, daß die Kopplerverbindungswegadreßleitungen angesteuert sind.

Ein erstes Eingangssignal der UND-Schaltung 344 ist das Signal ZUGRIFF/ das von dem Ausgang Q des Flipflops 84 in Fig. 2 abgegeben wird." Das zweite Eingangssignal der UND-Schaltung 344 ist das Signal WAITA-, das von der NAND-Schaltung 240 in Fig. 3 geliefert wird. Da das Signal WAITA- normalerweise einen Η-Wert hat, ergibt sich durch ein H-Wert-Signal ZUGRIFF ein H-Signalwert an einem Eingang der NOR-Schaltung 308. Beide Eingangssignale der NAND-Schaltung 346 werden durch das Signal WAITD-gebildet, das an dem Ausgang der NAND-Schaltung 268 in, Fig. 4 erscheint. In dem normalen Fall, in welchem das Signal WAITD- einen Η-Wert hat, ist das L-Ausgangssignal der NAND-Schaltung 346 über die UND-Schaltung 348 mit dem zweiten Eingang der NOR-Schaltung 308 gekoppelt. Wenn somit das- Signal ZUGRIFF in dem Η-Zustand ist, wird das Ausgangssignal der NOR-Schaltung 308 einen L-Wert haben und die Einheiten 290, 292 und 294 werden freigegeben, damit die Kopplerverbindungswegadreßbits zu dem Übertragungsweg übertragen werden. Stattdessen, wenn das Signal ZUGRIFF in dem L-Zustand ist, wird das Ausgangssignal der NOR-Schaltung 308 einen Η-Wert haben und dadurch die übertragung von Adreßbits von dem Kopplerverbindungsweg zu dem übertragungsweg blockieren. Das

709817/0705

Ausgangssignal der NOR-Schaltung 308 wird einem Inverter 350 zugeführt, um ein Digitalsignal ADREN zu erzeugen, das, wenn es einen Η-Wert hat, angibt, daß die Adreßbits von dem Kopplerverbindungsweg zu dem Übertragungsweg geleitet werden.

Die übrige Anordnung, die in Fig. 6 gezeigt ist, ist derjenige Teil des Kopplers, der für die Zweirichtungsübertragung der Datenbits selbst zwischen dem übertragungsweg und dem Kopplerverbindungsweg sorgt. Die in der Beschreibung und in den Ansprüchen benutzten Ausdrücke "Daten", "Datenbits" und "Datenwörter" sollen entweder numerische Daten oder Befehle darstellen. In der bevorzugten Ausführungsform besteht jedes Datenwort aus 16 Bits. In Fig. 6 ist mit 360 insgesamt die Schaltung bezeichnet, die zur Ausführung dieser Zweirichtungsübertragung von vier Bits des Datenwortes erforderlich ist. Gleiche Schaltungen sind in jedem der gestrichelten Rechtecke 362, 364 und 366 vorgesehen zur Ausführung der Übertragung der übrigen zwölf Bits jedes Datenwortes. Bei der Schaltung 360 sind vier der Datenleitungen in dem Übertragungsweg mit den vier übertragungswegklemmen der Empfänger/Treibereinheit 368 gekoppelt. Die Einheit 368 ist eine integrierte Schaltung, Modell SN75138, und ar-.beitet in der oben beschriebenen Weise. Die Empfängerklemmen R₁ - R. der Einheit 368 sind mit Klemmen 2, 5, und 12 eines Gatters 370 gekoppelt, welches eine integrierte Schaltung, Modell SN74125, ist. Ausgangsklemmen 3, 6, 8 und 11 des Gatters 370 sind über Leitungsanpassungswiderstände 372 mit vier der Datenleitungen in dem Kopplerverbindungsweg gekoppelt. Diese vier Kopplerverbindungswegdatenleitungen sind außerdem mittels Leitungen 374 auf die Treiberklemmen der Einheit 368 rückgekoppelt. Die Schaltung 360 arbeitet in der oben in Verbindung mit Fig.5a beschriebenen Weise und bewirkt eine Zweirichtungskopplung von vier Datenbits zwischen dem übertragungsweg und dem

709817/0705

Kopplerverbindungsweg. Diese Operation wird durch die Ausgangssignale von NOR-Schaltungen 376 und 378 gesteuert. Die NOR-Schaltungen 376 und 378 werden ihrerseits durch die Ausgangssignale von UND-Schaltungen 380, 382, 384 und 386 gesteuert. Es ist zu erkennen, daß das Signal ADREN, das an dem Ausgang des Inverters 350 in Fig. 5a erscheint, ein Eingangssignal jeder UND-Schaltung 382 und 380 bildet. Ebenso bildet das Signal ADEN, das an dem Ausgang der NAND-Schaltung 342 in Fig. 5a erscheint, ein Eingangssignal jeder UND-Schaltung 384 und 386. Wie im folgenden im Einzelnen näher erkennbar werden wird, wird das Signal ADEN einen Η-Wert und das Signal ADREN einen L-Wert haben, wenn der Koppler als eine Nebeneinrichtung unter der Steuerung einer Haupteinrichtung an seinem übertragungsweg arbeitet. Unter diesen Umständen werden die Ausgangssignale beider UND-Schaltungen 380 und 382 einen L-Wert haben, aber bei beiden UND-Schaltungen 384 und 386 wird eines ihrer Eingangssignale einen Η-Wert haben. Das Eingangssignal READ(AUS) an der UND-Schaltung 384 und das Eingangssignal READ(AUS)- an der UND-Schaltung 386 werden von dem Ausgang Q bzw. dem Ausgang Q des Flipflops 222 in Fig. 3 geliefert. Wie im folgenden näher erläutert, wird, wenn die Haupteinrichtung danach trachtet, über den Koppler in eine Nebeneinrichtung an einem anderen übertragungsweg einzuschreiben, das Signal REAND(AUS) einen L-Wert haben, während das Signal READ(AUS)- einen H-Wert haben wird. Demgemäß bleibt der Ausgang der UND-Schaltung 384 im L-Zustand, der Ausgang der NOR-Schaltung 376 bleibt im Η-Zustand und die Einheit 368 bleibt gesperrt, so daß ihre Empfänger klemmen R-J-R₄ die Datenbits von dem Übertragungsweg mit dem Gatter 370 koppeln. Die UND-Schaltung 386 hat jedoch ein Ausgangssignal mit einem Η-Wert und bewirkt dadurch, daß das Ausgangssignal der NOR-Schaltung 378 einen L-Wert annimmt und das Gatter 370 freigibt, damit diese Datenbits zu den entsprechenden vier

709817/0705

Datenleitungen in dem Kopplerverbindungsweg und schließlich zu einer entfernten Nebeneinrichtung geleitet werden.Wenn umgekehrt die steuernde Haupteinrichtung danach trachtet, Daten aus einer entfernten Nebeneinrichtung zu lesen, so wird das Signal READ(AUS) einen Η-Wert und das Signal READ(AUS)- einen L-Wert haben. In diesem Fall wird die Einheit 368 freigegeben, während das Gatter 370 gesperrt wird und Datenbits von dem Kopplerverbindungsweg zu dem Übertragungsweg übertragen werden, von welchem sie durch die steuernde Haupteinrichtung abgelesen werden können.

In dem Fall, in welchem der Koppler als eine Haupteinrichtung unter der Steuerung ihres zugeordneten Kopplers arbeitet, wird das Signal ADREN einen Η-Wert haben, während das Signal ADEN einen L-Wert haben wird. In diesem Fall erfolgt das alternative Freigeben der Einheit 3 68 und des Gatters 370 unter der Steuerung der UND-Schaltungen 380 und 382 und schließlich ihrer Eingangssignale READ(EIN)- und READ(EIN)A. Gemäß Fig. 3 sind diese beiden Signale das Komplement von einander und bewirken, daß der Fluß von Datenbits durch den Koppler in geeigneter Weise richtungsgesteuert wird.

Der Gesamtbetrieb des Kopplers kann anhand eines besonderen Beispiels verständlich gemacht werden. Es sei deshalb angenommen, daß die Haupteinrichtung 14 von Fig. 1a ein Datenwort in eine Nebeneinrichtung 28 einzuschreiben sucht. In diesem Fall arbeitet der Koppler 34 im UnterOrdnungsbetrieb in bezug auf die Haupteinrichtung 14, während der Koppler 36 im Führungsbetrieb in bezug auf die Nebeneinrichtung 28 arbeitet. Zur Initialisierung bewirkt die Übertragungshaupteinrichtung 14, daß die Leitung TLGO-des Übertragungsweges 22 in den L-Zustand übergeht, was_< zu einem H-Wert-Signal GOA an der Klemme R„ der Einheit 70 in Fig. 2 führt. Das H-Wert-Signal GOA auf der Leitung 180 von Fig. 3 bewirkt, daß ein Eingangssignal der NAND-

709817/0705

Schaltung 188 sofort einen Η-Wert annimmt und daß ein zweites Eingangssignal einen Η-Wert nach der Zeitverzögerung annimmt, die durch das Zeitverzögerungsnetzwerk 186 hervorgerufen wird. Diese Zeitverzögerung, die in der Größenordnung von 100 ns liegt, wird erzeugt, um sicherzustellen, daß die Schaltungen von Fig. 5a und 5b ausreichend Zeit gehabt haben, um ein geeignetes Signal ADROK zu erzeugen, bevor das Flipflop 196 getaktet wird. Wenn die Haupteinrichtung 14 die Leitung TLGO- auf einen L-Wert bringt, koppelt sie außerdem die Daten, die sie einzuschreiben wünscht, und die Adresse in der Nebeneinrichtung 28, an welcher sie einzuschreiben wünscht, mit dem Übertragungsweg. Sämtliche Nebeneinheiten, die mit dem Übertragungsweg 22 gekoppelt sind, werden das L-Wert-Signal TLGO-erkennen, aber nur diejenige Nebeneinrichtung, deren Adressenkomplement die von der Haupteinrichtung 14 übertragene Adresse enthält, wird ansprechen. Das Adressenkomplement der Nebeneinrichtung 28 wird selbstverständlich innerhalb des Adressenkomplements des untergeordneten Kopplers 34 enthalten sein (unter Berücksichtigung der Adressendekrementierung, die in den Schaltungen von Fig. 5a und 5b ausgeführt wird), so daß ein H-Wert-Signal ADROK an dem Ausgang der NOR-Schaltung 340 erscheinen wird. Da das auf der Leitung 190 erscheinende Signal an diesem Punkt in dem Betriebszyklus normalerweise einen Η-Wert hat, folgt daraus, daß, wenn das Ausgangssignal der NAND-Schaltung 184 einen H-Wert annimmt, das Ausgangssignal der NAND-Schaltung 188 einen L-Wert annimmt, was zu einem positivgehenden übergang an dem Takteingang des Flipflops 196 führt. Mit dem H-Wert-Signal ADROK führt das dazu, daß der Ausgang Q des Flipflops 196 auf einen H-Signalwert umschaltet. Da das Signal TLPRES-normalerweise einen Η-Wert hat, hat das zur Folge, daß das Ausgangssignal der NAND-Schaltung 198 einen L-Wert annimmt, wodurch ein L-Wert-Signäl START(AUS)- an den Kopplerverbindungsweg abgegeben wird, der zu dem Führungskoppler 36 führt.

709817/0705

In dem gleichen Zeitpunkt, in dem die Haupteinrichtung 14 die Leitung TLGO- in den L-Zustand bringt, bringt sie die Leitung TLREAD des Übertragungsweges 22 in den L-Zustand und zeigt dadurch an, daß sie in eine entfernte Nebeneinrichtung einzuschreiben wünscht. Dieser L-Signalwert an der Klemme B. der Einheit 228 (Fig. 3) führt zu einem H-Signalwert an der entsprechenden Empfängerklemme R₁ und dem Eingang D des Flipflops 222. Das Flipflop 222 wird gleichzeitig mit dem Flipflop 196 durch das Ausgangssignal des Inverters 194 getaktet und ihr Ausgang Q geht in den L-Zustand über, wodurch ein L-Wert-Signal an der Klemme READ(AUS) des Kopplers abgegeben wird. Gleichzeitig geht der Ausgang Q des Flipflops 222 in den Η-Zustand über. Gemäß Fig. 5a ist das Signal START(AUS), das von dem Ausgang Q des Flipflops 196 (Fig. 3) geliefert wird, ein H-Wert-Signal und es sei daran erinnert, daß das Signal WAITB-normalerweise einen Η-Wert hat. Infolgedessen ist der Ausgang der NAND-Schaltung 304 im L-Zustand und gibt dadurch die Gatter 296, 298 und 300 frei, so daß die Adressen von dem übertragungsweg 22 zu dem Kopplerverbindungsweg übertragen werden. Das Digitalsignal ADEN wird einen H-Wert haben. Da das Signal WAITD- seinen normalerweise vorhandenen Η-Wert hat und da das Signal ZUGRIFF einen L-Wert hat, haben beide Eingangcsignale der NOR-Schaltung 308 einen L-Wert und dessen H-Wert-Ausgangssignal wird die Treiber der Einheiten 290, 292 und 294 sperren. Das Signal ADREN hat einen L-Wert.

Da gemäß Fig. 6 das Signal ADREN einen L-Wert hat, kann keine der UND-Schaltungen 380 oder 382 einen H-Ausgangszustand haben. Das Signal ADEN hat jedoch einen H-Wert und, wie oben dargelegt, ist das Signal READ(AUS)- in dem Η-Zustand. Die UND-Schaltung 386 wird ein H-Wert-Ausgangssignal haben, was zu einem L-Wert-Ausgangssignal der NOR-Schaltung 378 führt. Dieses L-Wert-Ausgangssignal gibt

709817/0705

das Gatter 370 frei, so daß die auf dem Übertragungsweg 22 erscheinenden Datenbits zu dem Kopplerverbindungsweg übertragen werden. Da das Signal READ(AUS) einen L-Wert hat, bleibt der Ausgang der NOR-Schaltung 376 in dem H-Zustand und sperrt dadurch die Treiberklemme der Einheit 368. Faßt man den Betrieb bis zu diesem Punkt zusammen, so hat der untergeordnete Koppler 34 sowohl die Adreßbits als auch die Datenbits von dem übertragungsweg 22 mit dem Kopplerverbindungsweg 38 gekoppelt. Weiter hat der untergeordnete Koppler 34 ein L-Wert-Signal START(AUS)- und ein L-Wert-Signal READ(AUS)- an den Kopplerverbindungsweg abgegeben.

Bei der folgenden Betrachtung des Führungskopplers 36 sei daran erinnert, daß die letztgenannten beiden Signale auf dem Kopplerverbxndungsweg an dem Führungskoppler 36 als ein Signal START(EIN)- bzw. als ein Signal READ(EIN) empfangen werden. Betrachtet man nun die Fig. 2-6, um den Aufbau des Führungskopplers 36 darzustellen, und insbesondere Fig. 2, so ist zu erkennen, daß das L-Wert-Signal START(EIN)- nach Inversion in dem Inverter 76 ein H-Wert-Signal an einem Eingang der NAND-Schaltung 78 bildet. Da das andere Eingangssignal der NAND-Schaltung in seinem normalerweise vorhandenen Η-Zustand ist, wird durch den sich ergebenden L-Signalwert an dem Ausgang der NAND-Schaltung 78 das Flipflop 80 voreingestellt, was zur Folge hat, daß das Ausgangssignal an seinem Ausgang Q einen L-Wert annimmt. Dieser L-Signalwert an dem Eingang ^λ der UND-Schaltung 92 ergibt ein L-Wert-Signal TLAG(AUS) auf dem Übertragungsweg 32. Dieses Signal meldet sämtlichen Haupteinrichtungen an dem übertragungsweg 32, die dem Koppler 36 untergeordnet sind, daß der Koppler 36 Zugriff zu dem übertragungsweg 32 sucht. Zusätzlich bewirkt das L-Wert-Signal, nach Inversion in dem Inverter 94, daß das Ausgangssignal der UND-Schaltung 96 einen Η-Wert erhält, unter der Annahme, daß keine Haupteinrichtung an dem über-

709817/0705

tragungsweg 32, die dem Koppler 36 übergeordnet ist, Zugriff zu gewinnen versucht, was durch ein L-Wert-Signal TLAG(EIN) auf der Leitung 98 angezeigt würde. Ferner, wenn das Signal TLAK- einen Η-Wert hat und dadurch anzeigt, daß keine Haupteinrichtung an dem übertragungsweg 32 in einem Bestätigungszustand ist, ist die Klemme R- der Einheit 70 in dem L-Zustand und der Inverter 116 wird ein zweites H-Wert-Eingangssignal an die NAND-Schaltung 106 abgeben. Schließlich bewirkt der Η-Zustand an dem Ausgang der UND-Schaltung 96 nach einer Zeitverzögerung, die durch die RC-Zeitkonstante des RC-Netzwerks 112 festgelegt ist, daß der Ausgang der NAND-Schaltung 110 den Η-Zustand annimmt. Diese drei H-Signalwerte an dem Eingang der NAND-Schaltung 106 führen zu einem positivgehenden Übergang an dem Takteingang des Flipflops 82. Da der Eingang D des Flipflops 82 auf eine positive Versorgungsspannung bezogen ist, hat das zur Folge, daß das Ausgangssignal an seinem Ausgang Q einen Η-Wert und das Ausgangssignal an seinem Ausgang Q einen L-Wert annimmt. Das H-Wert-Ausgangssignal an dem Ausgang Q, der mit der Klemme D-, der Einheit 70 gekoppelt ist, führt zu einem L-Wert-Signal TLAK- auf dem Übertragungsweg 32 und zeigt dadurch sämtlichen anderen Haupteinrichtungen an dem übertragungsweg 32 an, daß der Koppler 36 in dem Bestätigungszustand ist. Dieses Signal mit dem Wert H an dem Ausgang Q bewirkt außerdem, daß der Ausgang der NOR-Schaltung 124 in den L-Zustand geht, was zu einem L-Wert-Signal an dem Ausgang der UND-Schaltung 166 zum Löschen des Flipflops 80 in Vorbereitung auf den nächsten BetriebsZyklus führt. Das L-Wert-Ausgangssignal an dem Ausgang Q des Flipflops 82 bewirkt jedoch, daß der Ausgang der UND-Schaltung 92 in dem L-Zustand bleibt und sämtlichen untergeordneten Haupteinrichtungen an dem übertragungsweg 32 anzeigt, daß der Koppler 36 Zugang zu dem Übertragungsweg sucht. Wenn keine Haupteinrichtung an dem Übertragungsweg 32 Zugang

709817/0705

zu dem übertragungsweg hat, so behält das Signal TLAV seinen Η-Wert und der Signalwert an der Klemme R₄ der Einheit 70 bleibt ein L-Wert. Wenn somit der Ausgang Q des Flipflops 82 in den L-Zustand geht, führt das zu einem positivgehenden übergang an dem Eingang C des 'Flipflops 84, so daß sein Ausgang Q in den H-Zustand umschaltet und sein Ausgang Q in den L-Zustand umschaltet Der H-Signalwert an dem Ausgang Q ist mit der Klemme D. der Einheit 70 gekoppelt und führt zu einem L-Wert-Signal TLAV auf dem übertragungsweg 32, wodurch sämtlichen anderen Haupteinheiten angezeigt wird, daß der Koppler 36 Zugriff erhalten hat. Das H-Wert-Ausgangssignal an dem Ausgang Q ist außerdem mit einem zweiten Eingang der NOR-Schaltung 124 gekoppelt, um sicherzustellen, daß das Flipflop 80 in dem Löschzustand gehalten wird, solange das Flipflop 84 in dem Zugriffszustand- bleibt. Darüberhinaus ist, wenn der Ausgang Q des Flipflops 84 in dem Η-Zustand ist, der Ausgang des Inverters 134 in dem L-Zustand, was dazu führt, daß von dem Ausgang der UND-Schaltung 142 ein L-Wert-Löscheingangssignal an dem Flipflop 82 anliegt. Dieses löscht das Flipflop 82, was bewirkt, daß sein Ausgang Q den L-Zustand und sein Ausgang Q den Η-Zustand annimmt. Das Ausgangssignal des Inverters 134 wird außerdem benutzt, um den Löscheingang CLR des Flipflops 86 freizumachen, wobei dieses Flipflop schließlich zum Löschen des Flipflops 84 am Ende des Zugriffszustandes benutzt wird. Normalerweise hat der Ausgang des Inverters 134 den H-Zustand, so daß der Ausgang der NOR-Schaltung 136 den L-Zustand hat, wodurch das Flipflop 86 in dem Rücksetzzustand gehalten wird. Wenn so das Ausgangssignal an seinem Ausgang Q ein H-Wert-Signal ist, bewirkt es, wenn es mit dem H-Wert-Signal auf der Leitung 168 verknüpft wird, daß der Ausgang der UND-Schaltung 160 in dem H-Zustand ist, so daß der Löscheingang CLR des Flipflops 84 normalerweise frei ist, was dem Flipflop gestattet, durch sein

709817/0705

Takteingangssignal getaktet zu werden. Wenn der Ausgang des Inverters 134 den L-Zustand annimmt, führt das jedoch zu einem positivgehenden Obergang in dem Ausgangssignal der NOR-Schaltung 136, das zu dem Löscheingang CLR des Flipflops 86 nach einer Zeitverzögerung übertragen wird, die sich durch das RC-Netzwerk 138 ergibt. Das führt zu keinem Übergang in den Ausgangszuständen des Flipflops 86, macht aber das Flipflop.frei, so daß sein Zustand durch positivgehende Obergänge an dem Takteingang geändert werden kann.

Das Ausgangssignal an dem Ausgang Q des Flipflops 84 bildet ein Eingangssignal für das Netzwerk, das aus den NAND-Schaltungen 144 und 148 und aus dem RC-Zeitverzögerungsnetzwerk 146 besteht. Dieses Netzwerk wird benutzt, um den Zugriffszustand ungefähr 10 Mikrosekunden nach seiner Einleitung in denjenigen Fällen zu beenden, in denen aufgrund einer Funktionsstörung der Zugriffszustand nicht in seiner normalen Periode von ungefähr einer Mikrosekunde. beendet wird. Demgemäß wird das L-Wert-Ausgangssignal an dem Ausgang Q des Flipflops 84 in dem Zugriffszustand durch die NAND-Schaltung 144 in ein H-Wert-Signal umgekehrt, welches einem Eingang der NAND-Schaltung 148 nach einer Zeitverzögerung von ungefähr 10 Mikrosekunden zugeführt wird, die durch das Zeitverzögerungsnetzwerk hervorgerufen wird. Das auf der Leitung 150 erscheinende Signal, das von dem Ausgang Q des Flipflops 84 stammt, hat ebenfalls einen Η-Wert, so daß der Ausgang der NAND-Schaltung 148 in den L-Zustand geht. Das somit an dem Voreinstelleingang PRE des Flipflops 86 anliegende L-Wert-Eingangssignal bewirkt, daß das Signal an seinem Ausgang Q einen L-Wert annimmt. Dieses L-Wert-Eingangssignal an der UND-Schaltung 160 führt zu einem L-Wert-Ausgangssignal der UND-Schaltung 160, wodurch das Flipflop 84 aus dem Zugriffszustand rückgesetzt wird. Die normale Art des Rücksetzens

709817/0705

des Flipflops 84 ergibt sich aus den folgenden Darlegungen.

Unter weiterer Bezugnahme auf den Betrieb des Führungskopplers 36 sei angemerkt, daß, wenn das L-Wert-Signal START(EIN)- von dem untergeordneten Koppler 34 empfangen wird, das Eingangssignal START(EIN) an der NAND-Schaltung 154 einen Η-Wert erhält. Unter Bezugnahme auf Fig. 5a sei daran erinnert, daß das Signal ZUGRIFF, das ein Eingangssignal der UND-Schaltung 344 bildet, einen H-Wert hat, wenn der Führungskoppler 36 Zugriff erhalten hat. Da das Signal WAITA- normalerweise einen Η-Wert hat, führt, der sich ergebende H-Signalwert an dem Ausgang der UND-Schaltung 344 zu einem L-Wert-Signal an dem Ausgang der NOR-Schaltung 308. Dadurch werden die Treiber der Einheiten 290, 292 und 294 freigegeben, damit die Adreßbits von dem Kopplerverbindungsweg 38 mit dem übertragungsweg 32 gekoppelt werden. Gleichzeitig erhält das Signal ADREN an dem Ausgang des Inverters 350 einen Η-Wert. Dieses H-Wert-Signal ADREN gibt in dem Datenübertragungsnetzwerk von Fig. 6 einen Eingang von UND-Schaltungen 380 und 382 frei. Aus den vorstehenden Darlegungen geht hervor, daß, da in dem betrachteten Beispiel die Haupteinheit 14 versucht, ein Datenwort in die Nebeneinrichtung 28 einzuschreiben, das Signal READ(AUS) aus dem untergeordneten Koppler 34 im L-Zustand ist. Dieses Signal, das von dem Führungskoppler 36 an seiner Klemme READ(EIN) empfangen wird,ergibt, nachdem es durch Inverter 232 und 236 (Fig. 3) hindurchgegangen ist, ein L-Wert-Signal READ(EIN)A. Infolgedessen bleibt der Ausgang der UND-Schaltung 382 im L-Zustand, so daß der Ausgang der NOR-Schalturig 378 im Η-Zustand ist und das Gatter 370 gesperrt ist. Das L-Wert-Signal READ(EIN) wird jedoch durch den Inverter 232 umgekehrt, was ein H-Wert-Signal READ(EIN)-ergibt. Somit ist der Ausgang der UND-Schaltung 380 in

709817/0705

-HO-

dem Η-Zustand, was zur Folge hat, daß der Ausgang der NOR-Schaltung 376 in den L-Zustand geht und dadurch die Treiber der Einheit 368 freigibt/ damit die Datenbits von dem Kopplerverbindungsweg 38 zu dem übertragungsweg 32 übertragen werden.

Gemäß Fig. 2,und weiterhin unter Bezugnahme auf den Betrieb des Führungskopplers 36, führt das H-Wert-Signal ADREN zusammen mit dem vorerwähnten H-Wert-Signal START(EIN) zu einem L-Wert-Ausgangssignal der NAND-Schaltung 154 und zu einem H-Wert-Ausgangssignal der NAND-Schaltung 162. Dieses H-Wert-Signal an dem Eingang D„ der Einheit 7 O führt zu einem L-Wert-Signal TLGO-, das auf dem Übertragungsweg 32 erscheint. Dieses L-Wert-Signal TLGO-leitet das Ansprechen sämtlicher Nebeneinrichtungen ein, die mit dem übertragungsweg 32 gekoppelt sind, aber nur die Nebeneinrichtung 28 vollendet das Ansprechen, da sie allein die durch den Führungskoppler 36 auf den übertragungsweg 32 gebrachte Adresse enthält.

Gemäß Fig. 3 führt das H-Wert-Signal READ(EIN)- in dem Führungskoppler 36 zusammen mit dem H-Wert-Signal ADREN zu einem H-Wert-Ausgangssignal der UND-Schaltung 234, so daß das Signal TLREAD, das auf dem Übertragungsweg 32 erscheint, einen L-Wert haben wird. Das gibt der Nebeneinrichtung 28 zu erkennen, daß sie das auf dem übertragungsweg 32 erscheinende Datenwort zu lesen hat.

Gemäß Fig. 2,und unter weiterer Bezugnahme auf den Betrieb des Führungskopplers 36,gibt die Nebeneinrichtung 28, wenn sie die Datenübertragung beendet, ein L-Wert-Signal TLTK-zurück an den Übertragungsweg 32 ab. Das führt zu einem H-Wert-Signal TMA an der Klemme R^ der Einheit 7O. Dieses H-Wert-Signal TMA verursacht an dem Ausgang der NAND-Schaltung 152 ein L-Wert-Signal, das als ein Signal COMP(AUS)- an

709817/0705

den Kopplerverbindungsweg 38 abgegeben wird. Es sei angemerkt, daß dieses L-Wert-Signal, das auch an dem Takteingang des Flipflops 86 anliegt, keinen Einfluß auf die Ausgangszustände des Flipflops hat.

Es wird nun Fig. 3 betrachtet und auf den Betrieb des untergeordneten Kopplers 34 Bezug genommen. Das L-Wert-Signal COMP(AUS)- f das von dem Führungskoppler 36 übertragen wird, wird als ein L-Wert-Signal COMP(EIN)- an dem untergeordneten Koppler 34 empfangen. Dieses Signal wird durch den Inverter 208 in ein H-Wert-Signal umgekehrt, das auf der Leitung 216 ein Eingangssignal der NAND-Schaltung 192 bildet. Nach einer Zeitverzögerung, die durch das RC-Netzwerk hervorgerufen wird, geht.der andere Eingang der NAND-Schaltung 192 ebenfalls in den Η-Zustand, was ein L-Wert-Ausgangssignal der NAND-Schaltung und einen H-Wert-Übergang an dem Takteingang des Flipflops .220 zur Folge hat. Das bewirkt, daß der Ausgang Q des Flipflops 220 in den H-Zustand geht, was ein H-Wert-Signal TMB ergibt. Gemäß Fig.2, und unter weiterer Bezugnahme auf den Betrieb des untergeordneten Kopplers 34, wird dieses H-Wert-Signal TMB durch die Einheit 70 gekoppelt, damit ein L-Wert-Signal TLTM- an den Übertragungsweg 22 abgegeben wird. Das sagt der Haupteinrichtung 14, daß der Koppler 34, der als eine Nebeneinrichtung arbeitet, seine Datenübertragung beendet hat. Infolgedessen bringt die Haupteinrichtung 14 das Signal TLGO- in einen Η-Zustand. Das führt zu einem L-Wert-Signal GOA an dem Ausgang der Einheit 70. Dieses L-Wert-Signal GOA löscht jeweils die Flipflops 196, 222 und 220 (Fig. 3) und das sich infolgedessen ergebende L-Wert-Signal an dem Ausgang Q des Flipflops 196 führt zu einem H-Wert-Signal START(AUS)- auf dem Kopplerverbindungsweg 38. Das Löschen des Flipflops 220 bringt das Signal TMB in den L-Zustand und gestattet dadurch dem Signal TLTM-

709817/0705

auf dem übertragungsweg 22 in den Η-Zustand zurückzukehren.

Das H-Wert-Signal START(AUS)- wird von dem Führungskoppler 36 als ein H-Wert-Signal START(EIN)- empfangen, welches durch den Inverter 76 von Fig. 2 in ein L-Wert-Signal START(EIN) umgekehrt wird. Dieses L-Wert-Signal an dem Eingang der NAND-Schaltung 154 führt schließlich zu einem L-Signalwert an der Klemme D~ der Einheit 70 und zu einem H-Wert-Signal TLGO- auf dem Übertragungsweg Wenn die Nebeneinrichtung 28 durch dieses H-Wert-Signal TLGO- freigegeben worden ist, bringt sie das Signal TLTM-auf dem Übertragungsweg 32 in den Η-Zustand. Dieser wird von dem Führungskoppler 36 als ein L-Wert-Signal TMA an der Klemme R₁ der Einheit 70 empfangen. Dieses L-Wert-Signal TMA an dem Eingang der NAND-Schaltung 152 führt zu einem H-Wert-Signal an dem Ausgang dieser NAND-Schaltung. Dieser mit dem Takteingang des Flipflops 86 gekoppelte H-Signalwert-Übergang bewirkt, daß der Ausgang Q dieses Flipflops in den L-Zustand geht, wodurch das Zugriffsflipflop 84 über die UND-Schaltung 16O gelöscht wird. Wenn der Ausgang Q des Flipflops 84 in den L-Zustand geht, nimmt das Signal TLAV auf dem übertragungsweg 32 einen Η-Wert an und zeigt dadurch sämtlichen anderen Haupteinrichtungen an dem übertragungsweg an, daß der Führungskoppler 36 den Zugriff auf den Übertragungsweg beendet hat. Gleichzeitig wird das H-Wert-Signal an dem Ausgang der NAND-Schaltung 152 als ein H-Wert-Signal COMP(AUS)- an den Kopplerverbindungsweg 38 abgegeben.

Gemäß Fig. 3 wird dieses H-Wert-Signal als ein Signal COMP(EIN)- von dem untergeordneten Koppler 34 empfangen. Das führt schließlich zu einem L-Wert-Takteingangssignal an dem Flipflop 220 und beendet einen Datenübertragungszyklus, wobei beide Koppler 34 und 36 in einem Leerlaufzustand gelassen werden, in dem sie den nächsten Aufruf von einer Haupteinrichtung erwarten.

709817/0705

Der Betrieb, wenn die Haupteinrichtung 14 aus der Nebeneinrichtung 28 zu lesen sucht, gleicht dem soeben beschriebenen. In diesem Fall gibt jedoch die Haupteinrichtung 14 ein H-Wert-Signal TLKEJUD an den Übertragungsweg 22 ab. Wie Fig. 3 zeigt, führt das zu einem H-Wert-Signal READ(AUS), das in der Logik des untergeordneten Kopplers 34 benutzt wird und außerdem über den Kopplerverbindungsweg 38 zu dem Führungskoppler 36 übertragen wird. Wieder, wie in der oben beschriebenen Weise, ist das Signal ADEN'des untergeordneten Kopplers 34 ein H-Wert-Signal, während das Signal ADREN in dem Koppler 34 ein L-Wert-Signal ist. Die Adreßbits werden wieder von dem Übertragungsweg 22 durch den Koppler 34 mit dem Kopplerverbindungsweg 38 gekoppelt. In diesem Fall gestattet jedoch das H-Wert-Signal ADEN in Verbindung mit dem H-Wert-Signal READ(AUS) in dem untergeordneten Koppler in Fig. 6, daß die Datenbits nur von dem Kopplerverbindungsweg 38 zu dem übertragungsweg 22 übertragen werden. Gemäß Fig. 3, und unter Bezugnahme auf den Betrieb des Führungskopp lers 36,ergibt das H-Wert-Signal READ(EIN) ein H-Wert-Signal READ(EIN)A und ein L-Wert-Signal READ(EIN)-. Infolgedessen ist der Ausgang der UND-Schaltung 234 im L-Zustand und der Führungskoppler 36 überträgt ein H-Wert-Signal TLREAD zu dem Übertragungsweg 32, wodurch der Nebeneinrichtung 28 angezeigt wird, daß die Haupteinrichtung 14 aus ihr zu lesen wünscht. Wieder, wie zuvor, ist das Signal ADEN des Führungskopplers 36 ein L-Wert-Signal, während sein Signal ADREN ein H-Wert-Signal ist, und die Einheiten 290, 292 und 294 werden wieder freigegeben, damit die Adresse von dem Kopplerverbindungsweg 38 an den Übertragungsweg 32 übermittelt wird. Gemäß Fig. 6 gibt jedoch das Η-Wert-Signal ADREN,gekoppelt mit dem H-Wert-Signal READ^EIN)A und dem L-Wert-Signal READ(EIN)- ein Gatter frei, damit Datenbits von dem übertragungsweg 32 zu dem

709817/0 705

Kopplerverbindungsweg 38 übertragen werden. Es ist somit zu erkennen, daß in diesem Fall die Koppler gemeinsam arbeiten, um wieder Adreßbits von der Haupteinrichtung zu der Nebeneinrichtung 28 zu leiten, daß aber in diesem Fall Datenbits von der Nebeneinrichtung 28 zu der Haupteinrichtung 14 geleitet werden.

In dem Fall, in welchem die Haupteinrichtung 14 aus der Nebeneinrichtung 28 zu lesen sucht, zieht die Nebeneinrichtung 28, wenn ein Lesefehler in der Nebeneinrichtung auftritt, die Leitung TLMER- des Übertragungsweges 32 in den L-Zustand. Das L-Wert-Signal TLMER-, das an der Einheit 228 des Führungskopplers 36 empfangen wird, wie in Fig. 3 ersichtlich, wird mit der Klemme R^ der Einheit 228 als ein H-Wert-Signal gekoppelt und von dort als ein H-Wert-Signal MER(AUS) mit dem KopplerVerbindungsweg 38 verbunden. Weiter wird gemäß Fig. 3 dieses Signal von dem untergeordneten Koppler 3 4 als ein H-Wert-Signal 14ER(EIN) empfangen, welches durch die UND-Schaltung 226 hindurchgeleitet wird, wenn das Signal TMB des untergeordneten Kopplers 34 einen Η-Wert annimmt. Dieses H-Wert-Ausgangssignal der UND-Schaltung 226 wird durch die Einheit 228 gekoppelt und zieht die Leitung TLMER- des Übertragungsweges 22 in den L-Zustand, wodurch der Haupteinrichtung 14 angezeigt wird, daß in der Nebeneinrichtung 28 ein Lesefehler aufgetreten ist.

Das Übertragungswegsignal TLPRES- ist normalerweise ein H-Wert-Signal, das wenigstens zehn Mikrosekunden bevor irgendeine Versorgungsgleichspannung aufgrund eines normalen Abschaltens oder eines Ausfalls der Wechselspannungsversorgung auszufallen beginnt, einen L-Wert annimmt. Das Signal TLPRES- wird durch die Stromversorgungsquelle erzeugt. Das Signal hält einen Pfad zur Masse von weniger

709817/0705

als einem Ohm während und nach einem Stromausfall aufrecht. Während des Einschaltens der Wechselstromversorgung bleibt das Signal TLPRES- auf Masse, bis sämtliche Versorgungsgleichspannungen stabil sind. Gemäß Fig. 2 führt ein L-Wert-Signal TLPRES- zu einem L-Wert-Signal auf der Leitung 168 zum Löschen der Flipflops 80, 82 und 84. Das infolgedessen einen L-Wert aufweisende Ausgangssignal an dem Ausgang Q des Flipflops 84 löscht außerdem das Flipflop 86. Gemäß Fig. 3 führt das L-Wert-Signal TLPRES- zu einem H-Wert-Signal START(AUS)-. Es ist somit zu erkennen, daß, wenn das Signal TLPRES- einen L-Wert annimmt, der betroffene Koppler sämtliche Versuche beendet, Zugriff auf seinen Übertragungsweg zu erhalten oder mit dem zugeordneten Koppler über seinen Kopplerverbindungsweg in Verbindung zu treten.

Die Struktur des Kopplers dient außerdem dazu, die Auswirkungen von anderen Arten von Störungen zu minimieren. Wenn beispielsweise ein Koppler unabsichtlich von seinem zugeordneten Kopplerverbindungsweg getrennt wird, würde dadurch der Eingang START(EIN)- massefrei gelassen, und zwar sowohl in dem abgetrennten Koppler wie auch in dem zugeordneten Koppler an dem anderen Ende des Kopplerverbindungsweges. Da in beiden Fällen jedoch der Eingang START(EIN)- über den Widerstand 72 mit der positiven Versorgungsspannung V innerhalb des Kopplers selbst ver-

OO

bunden ist, werden beide Koppler daran gehindert, irrtümlich Zugriff zu ihrem jeweiligen Übertragungsweg zu suchen.

In Fig. 3 ist das Signal TLWAIT- normalerweise ein H-Wert-Signal auf dem übertragungsweg, das durch einen Koppler in den L-Zustand gezogen werden kann, wenn er mit Vorrang gegenüber allen anderen Haupteinrichtungen an dem Übertragungsweg Zugriff auf den Übertragungsweg verlangt. Wenn das Signal WAITB in Fig. 3 beispielsweise einen H-Wert

7 09817/0705

hat/ hat das zur Folge, daß das Signal TLWAIT- auf dem Übertragungsweg einen L-Wert hat. Zur Veranschaulichung der Auswirkung eines L-Wert-Signals TLWAIT- auf die Haupteinrichtungen sei angenommen, daß irgendein anderer Koppler/ der mit demselben übertragungsweg verbunden ist, das Signal TLWAIT- in den L-Zustand gezogen hat. Dann wird die Klemme R₂ des in Fig. 3 dargestellten Kopplers im Η-Zustand sein. Da das Signal WAITB- normalerweise einen Η-Wert hat, hat das Ausgangssignal der NAND-Schaltung 240/ das heißt das Signal WAITA- einen L-Wert. Fig.5a zeigt, daß das L-Wert-Signal WAITA- verhindert/ daß ein Signal ZUGRIFF den Ausgang der NOR-Schaltung 308 in den L-Zustand bringt. Demgemäß kann der Freigabeeingang der Übertragungswegtreiber 290, 292 und 294 nicht die Adresse an den Treiberklemmen mit "dem Übertragungsweg verbinden. Das Signal ADREN bleibt im L-Zustand. Mit dem in dem L-Zustand befindlichen Signal ADREN ist es dem Koppler nicht möglich, das Signal TLGO- auf dem Übertragungsweg in den L-Zustand zu steuern. Es ist somit zu erkennen, daß das Vorhandensein eines L-Wert-Signals TLWAIT- auf einem Übertragungsweg Haupteinrichtungen oder Koppler daran hindert, die Kontrolle über den Übertragungsweg zu übernehmen.

Das Kurvenzeitdiagramm von Fig. 7 dient zum leichteren Verständnis des Betriebes der Schaltung zur Lösung des Ungangbarkeitsproblems, die in Fig. 4 dargestellt ist. Die Art der Ungangbarkeit, mit der sich diese Schaltung befaßt, tritt auf, wenn Haupteinrichtungen an zwei gekoppelten Übertragungswegen mit einer Nebeneinrichtung an dem entgegengesetzten Übertragungsweg in Verbindung zu treten suchen. Keine Haupteinrichtung kann jedoch über den entgegengesetzten Übertragungsweg in Verbindung treten, da die andere Haupteinrichtung die Kontrolle über den entgegengesetzten übertragungsweg hat. Die Schaltung von Fig.4 dient zur Lösung dieser Schwierigkeit. Die Art der Lösung

709817/0705

ist vorbestimmt, da in einem der mit dem Kopplerverbindungsweg verbundenen Koppler die Klemme INHWAIT von Fig. 4 massefrei gelassen wird,, während in dem anderen Koppler, der mit dem Kopplerverbindungsweg verbunden ist, die Klemme INHWAIT an Masse liegt. Somit hat der Koppler mit der an Masse liegenden Klemme ein L-Wert-Signal INHWAIT, während der entgegengesetzte Koppler ein H-Wert-Signal INHWAIT hat. In dem Kurvendiagramm von Fig. 7 gehören die oberhalb der gestrichelten Linie dargestellten Kurven zu dem nicht an Masse liegenden Koppler, während die Kurven unterhalb der gestrichelten Linie zu dem an Masse liegenden Koppler gehören.

Es wird angenommen, daß zu einer Zeit (1) das Signal TLGO-auf dem Übertragungsweg, der mit dem an Masse liegenden Koppler verbunden ist, einen L-Wert annimmt, was zu einem H-Wert-Signal GOA in dem an Masse liegenden Koppler führt. Nach einer kurzen Verzögerung hat das zur Folge, daß das Signal START(AUS)- des an Masse liegenden Kopplers zu einer Zeit (2) einen L-Wert annimmt. Das bewirkt, daß das Signal START(EIN) an dem nicht an Masse liegenden Koppler einen Η-Wert annimmt. Es sei außerdem angenommen, daß zur Zeit (1) das Signal TLGO- auf dem übertragungsweg, der mit dem nicht an Masse liegenden Koppler gekoppelt ist, einen L-Wert annimmt. Wiederum nach einer kurzen Verzögerung führt das dazu, daß das Signal START(AUS) des nicht an Masse liegenden Kopplers ungefähr zur Zeit (2) einen H-Wert annimmt. Da in diesem Zeitpunkt das Signal WAITB-in seinem normalerweise vorhanden Η-Zustand ist, ist aus Fig. 5a zu erkennen, daß das H-Wert-Signal START(AUS) bewirkt, daß das Signal ADEN des nicht an Masse liegenden Kopplers auf den Η-Zustand umschaltet. Wieder gemäß Fig. 4 bewirkt das H-Wert-Signal START(EIN) , nach Umkehrung durch den Inverter 274, daß die Eingangsklemme der UND-Schaltung 276 den L-Zustand annimmt. Das H-Wert-

709 817/0705

Ausgangssignal der UND-Schaltung 250, das sich durch die H-Wert-Signale START(EIN) und START(AUS) ergibt, ist direkt mit einem Eingang der NAND-Schaltung 258 verbunden. Nach einer kurzen Zeitverzögerung, die durch das RC-Netzwerk 256 hervorgerufen wird, geht der andere Eingang der NAND-Schaltung 258 ebenfalls in den Η-Zustand. Der sich an dem Ausgang der NAND-Schaltung 258 ergebende übergang in den L-Zustand bewirkt, daß an dem Takteingang des Flipflops 262 ein positivgehender übergang erfolgt. Dieser Übergang tritt in dem an Masse liegenden Koppler nicht auf, da das Signal INHWAIT immer ein L-Wert-Signal ist und da die Taktklemme des Flipflops 262 in diesem Koppler immer im Η-Zustand ist.

Wieder mit Bezug auf den nicht an Masse liegenden Koppler bewirkt der positivgehende Taktimpuls, daß das Signal an dem Ausgang Q des Flipflops 262, d.h. das Signal WAITB zur Zeit (3) in den Η-Zustand geht. Gleichzeitig schaltet das Signal WAITB- in den L-Zustand um. Nach einer kurzen Zeitverzögerung, die durch das RC-Netzwerk 266 hervorgerufen wird, schaltet dann auch das Signal WAITD- zur Zeit (4) in den L-Zustand um. Wiederum unter vorübergehender Bezugnahme auf Fig. 5a, führt das L-Wert-Signal WAITB-dazu, daß das Signal ADEN in den L-Zustand zurückkehrt. In Fig. 3 ist das H-Wert-Signal WAITB durch die Einheit 228 gekoppelt, wodurch ein L-Wert-Signal TLWAIT- auf dem übertragungsweg hervorgerufen wird, der mit dem nicht an Masse liegenden Koppler gekoppelt ist. Das H-Wert-Signal WAITB bewirkt außerdem, daß die Klemme R₂ der Einheit 228 in dem Η-Zustand ist. Dieses auf der Leitung 238 erscheinende H-Wert-Signal ist in Fig. 7 als Signal WAITA bezeichnet. Da der nicht an Masse liegende Koppler der Initiator des L-Wert-Signals TLWAIT- ist, ermöglicht jedoch das L-Wert-Signal WAITB- dem Signal WAITA-, im Η-Zustand zu bleiben.

70981 7/0705

Es sei daran erinnert/ daß der L-Zustand des Signals TLGO-auf dem übertragungsweg, der mit dem nicht an Masse liegenden Koppler verbunden ist, durch eine Haupteinrichtung an diesem Übertragungsweg verursacht wurde. Zur Zeit (3) bewirkt jedoch das L-Wert-Signal TLWAIT- auf diesem Übertragungsweg, daß die Haupteinrichtung das Signal. TLGO-in den Η-Zustand gehen läßt. Infolgedessen geht das Signal GOA in dem nicht an Masse liegenden Koppler in den L-Zustand und das Signal START(AUS) in dem nicht an Masse liegenden Koppler geht ebenfalls in den L-Zustand.

Wieder, unter Bezugnahme auf Fig. 5a, bewirkt der negativgehende Übergang des Signals WAITD- zur Zeit (4), daß das Signal ADREN in den Η-Zustand geht. Dann bewirkt in Fig. 2, da das Signal START(EIN) in dem Η-Zustand ist, dieses H-Wert-Signal ADREN, daß das Signal TLGO- auf dem Übertragungsweg, der mit dem nicht an Masse liegenden Koppler verbunden ist, in den L-Zustand geht. Es sei jedoch angemerkt, daß in diesem Zeitpunkt das Signal TLGO-unter der Kontrolle des nicht an Masse liegenden Kopplers ist, während es ursprünglich unter der Kontrolle einer Haupteinrichtung an dem übertragungsweg gewesen ist. Dieses L-Wert-Signal TLGO- bewirkt, daß irgendeine Nebeneinrichtung an dem übertragungsweg mit dem nicht an Masse liegenden Koppler verbunden wird, um eine Datenübertragung einzuleiten. Nachdem die Datenübertragung beendet ist, bewirkt die Nebeneinrichtung, daß die Leitung TLTM- des Übertragungsweges in den L-Zustand kommt. Das ergibt ein H-Wert-Signal TMA in dem nicht an Masse liegenden Koppler zur Zeit (5). Das bewirkt, daß der Eingangsstift 5 der UND-Schaltung 276 ein L-Wert-Signal erhält. Das H-Wert-Signal TMA, das über die NAND-Schaltung 152 von Fig. 2 wirkt, verursacht außerdem einen H-nach-L-übergang in dem Signal COMP(AUS)-.

709817/0705

Demgemäß geht das Signal COMP(EIN)- in dem nicht an Masse liegenden Koppler zur Zeit (5) in den L-Zustand und nach einer kurzen Zeitverzögerung, die durch das RC-Netzwerk 214 hervorgerufen wird, verursacht das einen positivgehenden übergang an dem Takteingang des Flipflops 220. Das hat zur Folge, daß das Signal TMB des an Masse liegenden Kopplers zur Zeit (6) in den Η-Zustand geht. Dieses H-Wert-Signal TMB wird durch die Einheit 70 von Fig. 2 gekoppelt, um ein L-Wert-Signal TLTM- auf dem Übertragungsweg zu verursachen, der dem an Masse liegenden Koppler zugeordnet ist. Das sagt der Haupteinrichtung, die diesen Übertragungsweg kontrolliert, daß der an Masse liegende Koppler seine Datenübertragung beendet hat. Demgemäß läßt die Haupteinrichtung, das Signal TLGO- in den H-Zustand gehen, was bewirkt, daß das Signal GOA des an Masse liegenden Kopplers in den L-Zustand geht. Dieses L-Wert-Signal GOA in .Fig. 3 löscht jeweils die Flipflops 196_f 222 und 220 und bewirkt dadurch, daß das Signal START(AUS)-in den Η-Zustand und das Signal TMB in den L-Zustand geht, beide zur Zeit (8). Gleichzeitig geht das Signal START(EIN) des nicht an Masse liegenden Kopplers in den L-Zustand. Das bewirkt, daß das Signal an dem Stift 4 der UND-Schaltung 276 in den Η-Zustand umschaltet. Außerdem bewirkt das L-Wert-Signal START(EIN), das über die NAND-Schaltung 154 von Fig. 2 wirkt, daß das Signal TLGO- auf dem mit dem nicht an Masse liegenden Koppler verbundenen übertragungsweg in den Η-Zustand geht. Infolgedessen läßt die Nebeneinrichtung an diesem übertragungsweg das Signal TLTM- in den Η-Zustand gehen, wodurch das Signal TMA des nicht an Masse liegenden Kopplers veranlaßt wird, zur Zeit (9) in den L-Zustand umzuschalten. Das L-Wert-Signal TMA läßt über die NAND-Schaltung 152 von Fig. 2 das Signal COMP(AUS)- in Vorbereitung des nächsten Betriebszyklus in den Η-Zustand gehen. Gleichzeitig bewirkt das über die

709817/0705

NÄND-Schaltung 278 von Fig. 4 wirkende L-Wert-Signal TMA, daß das Signal an dem Eingangsstift 5 der UND-Schaltung 276 in den Η-Zustand geht. Es ist zu erkennen, daß zur Zeit (9) beide Eingangssignale der UND-Schaltung 276 im Η-Zustand sind, so daß zu dieser Zeit ihr Ausgangssignal einen Η-Wert hat. Zu diesem Seitpunkt ist das Signal WAITB von Fig. 4 noch im H-Zustand_y so daß der Ausgang der NAND-Schaltung 270 auf den L-Sustand umschaltet. Das veranlaßt den Ausgang der UND-Schaltung 272 auf den L-Zustand umzuschalten, und das Flipflop 262 wird gelöscht. Das Signal WAITB geht in den L-Zustand, während die Signale WAITB- und WAITD- beide in den Η-Zustand gehen. Mit dem Signal WAITB in dem L-Zustand wird dem auf der Leitung erscheinenden Signal WAITA gestattet, in den L-Zustand zurückzukehren. Bezüglich Fig. 2 bewirkt der negativgehende Übergang, des Signals TMA zur Zeit (9) , daß das Takteingangssignal des Flipflops 86 zu dieser Zeit auf den H-Zustand umschaltet. Das hat zur Folge, daß der Ausgang Q des Flipflops 86 auf den L-Zustand umschaltet, wodurch das Zugriffsflipflop 84 gelöscht wird. Schließlich, da gemäß Fig. 5a das Signal WAITD- nun im Η-Zustand und das Signal ZUGRIFF im L-Zustand ist, schaltet schließlich das Signal ADREN in den L-Zustand. Zu diesem Zeitpunkt sind die Koppler im Leerlaufzustand und erwarten den nächsten Zugriff durch eine Haupteinrichtung.

In der in Fig. .2 dargestellten Ausführungsform enthält das RC-Netzwerk 112 einen Widerstand von 330 Ω und einen Kondensator von 750 pF.

Das RC-Netzwerk 138 enthält einen Widerstand von 51 Ω und einen Kondensator von 470 pF.

Das RC-Netzwerk 146 enthält einen Widerstand von 3000 Ω und einen Kondensator von 0,0047 ,uF.

709817/0705

In Fig. 3 enthält das RC-Netzwerk 186 einen Widerstand von 330Ω und einen Kondensator von 390 pF.

Das RC-Netzwerk 214 enthält einen Widerstand von 330 Ω und einen Kondensator von 220 pF.

In Fig. 4 enthält das RC-Netzwerk 256 einen Widerstand von 330 Ω und einen Kondensator von 680 pF.

Das RC-Netzwerk 266 enthält einen Widerstand von 330 Ω und einen Kondensator von 750 pF.

Die Erfindung ist zwar anhand eines Systems beschrieben worden, in welchem die Daten alle in Wörtern mit Längen von sechzehn Bits ausgedrückt waren und die Adreßwörter Längen von 20 Bits hatten, es ist jedoch klar, daß das Bitkomplement des Übertragungsweges zur Anpassung an Operationen und Systeme mit unterschiedlichen Formaten expandiert oder kontraktiert werden kann. Das beschriebene Beispiel ist somit als repräsentativ für solche anderen Systeme angegeben worden. Außerdem enthalten die Koppler gemäß der Beschreibung einen einzelnen Block von akzeptablen Adressen, wobei dieser Block durch die oberen und unteren Grenzwertstrukturen der Fig. 5a und 5b begrenzt wird. Das Vorsehen von mehrfachen oberen und unteren Grenzwerts truktur en innerhalb eines einzelnen Kopplers, so daß mehrere akzeptable Adreßblöcke geschaffen werden, liegt ebenfalls im Rahmen der Erfindung.

Im Rahmen der Erfindung bietet sich dem Fachmann über die oben beschriebenen Beispiele hinaus eine Vielzahl von v/eiteren Abwandlungsmöglichkeiten.

709817/0705

Leerseite

Claims (23)

1. Patentansprüche :

   hy Koppleranordnung für Systeme mit wenigstens zwei Übertragungswegen, wobei jeder Übertragungsweg die Verbindung zwischen Hauptrecheneinrichtungen und Nebeneinrichtungen bildet und wobei die Koppleranordnung die Verbindung zwischen zwei Übertragungswegen herstellt, gekennzeichnet durch:

   a) eine Logikschaltung, die auf Steuersignale aus einer ersten Haupteinrichtung an einem ersten Übertragungsweg anspricht und einer ersten Nebeneinrichtung an dem zweiten Übertragungsweg Steuersignale liefert,

   b) eine Adreßübertragungsschaltung zur übertragung einer digitalen Adresse von dem die erste Haupteinrichtung enthaltenden übertragungsweg zu dem die erste Nebeneinrichtung enthaltenden übertragungsweg, und

   c) eine Datenübertragungsschaltung zur Zweiwegübertragung von digitalen Datenwörtern zwischen den Übertragungswegen .
2. 2. Koppleranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Logikschaltung und die Adreßübertragungsschaltung Zweirichtungsschaltungen sind.
3. 3. Koppleranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Logikschaltung und die Adreßübertragungsschaltung Einrichtungen zum Vergleichen der digitalen Adresse mit einem vorbestimmten Komplement von Adressen und Einrichtungen zum Blockieren der übertragung der Adresse in dem Fall eines ungünstigen Vergleichsergebnisses enthalten.

   709817/0706
4. 4. Koppleranordnung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch Einrichtungen zum Modifizieren der digitalen Adresse vor ihrer übertragung.
5. 5. Koppleranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Übertragungswege asynchrone Übertragungswege sind. ·
6. 6. Koppler zur Herstellung einer Verbindung zwischen zwei Übertragungswegen, von denen jeder einen Datenübertragungsweg für Hauptrechnereinrichtungen bildet, die mit dem übertragungsweg verbunden sind, gekennzeichnet durch:

   a) eine Einrichtung, die'auf ein Ausfuhrungssignal (GO) und auf eine Adresse hin, die durch eine mit einem der Übertragungswege verbundene Haupteinrichtung übermittelt worden ist, ein digitales Wort zwischen der Haupteinrichtung und einer mit dem anderen übertragungsweg verbundenen Einrichtung überträgt, und

   b) eine Funktionsschaltung, die, wenn Haupteinrichtungen, die mit jedem der Übertragungswege verbunden sind, Ausführungssignale übertragen, um im wesentlichen gleichzeitig eine Übertragung über den Koppler vorzunehmen, die übertragung eines digitalen Wortes unter der Kontrolle einer der Haupteinrichtungen unter Ausschluß der übrigen Haupteinrichtungen gestattet.
7. 7. Koppleranordnung für ein System mit wenigstens zwei Übertragungswegen, von denen jeder einen Datenübertragungsweg für Hauptrecheneinrichtungen bildet, die rait dem übertragungsweg verbunden sind, wobei Haupteinrichtungen, die mit einem einzelnen übertragungsweg verbunden sind, um den Zugriff auf den übertragungsweg in einer vorbestimmten Prioritätsreihenfolge konkurrieren und wobei die Koppleranordnung eine Verbindung zwischen zwei Über-

   709817/0705

   tragungswegen herstellt, gekennzeichnet durch:

   a) eine Logikschaltung, die auf ein Ausführungssignal <G0) und ein Adreßsignal aus einer Haupteinrichtung hin, die mit einem ersten der beiden Übertragungswege verbunden ist, Zugriff auf den zweiten der übertragungswege in der Art und Weise irgendeiner der Haupteinrichtungen sucht,

   b) eine Adreßübertragungsschaltung zum Koppeln des Adreßsignals mit dem zweiten der Übertragungswege, wenn der Zugriff erlangt ist, und

   c) eine Datenübertragungsschaltung zur übertragung eines Datenwortes zwischen der Haupteinrichtung und der Einrichtung an dem zweiten der Übertragungswege, die das Adreßsignal innerhalb ihres Komplements von Adressen enthält.
8. 8. Koppleranordnung nach Anspruch 7, gekennzeichnet durch eine Einrichtung zum Modifizieren des Adreßsignals vor der Kopplung des Adreßsignals mit dem zweiten der Übertragungswege.
9. 9. Koppleranordnung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Logikschaltung weiter Einrichtungen enthält zum Aufgeben des Zugriffes auf den zweiten der Übertragungswege nach einer vorgewählten Zugriff speriode.
10. 10. Koppleranordnung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß ein Teil der Logikschaltung gleichartigen Logikschaltungen in jeder der Haupteinrichtungen entspricht und daß die Koppleranordnung und

    709817/0705

    die Haupteinrichtungen jeweils eine Einrichtung enthalten zum Betätigen jeder der gleichartigen Logikschaltungen zur Zuweisung einer Priorität zwischen der Koppleranordnung und den Haupteinrichtungen, um den Zugriff auf den Übertragungsweg zu begrenzen.
11. 11. Koppleranordnung nach Anspruch 10, dadurch gekennzeichnet/ daß die PrioritätsZuweisungseinrichtung drei Signalleitungen des Übertragungsweges enthält, die allen gleichartigen Logikschaltungen gemeinsam sind.
12. 12. Koppleranordnung nach Anspruch 11, dadurch gekennzeichnet, daß eine der drei Signalleitungen in der Reihenfolge der zugewiesenen Priorität zwischen den Haupteinrichtungen und der Koppleranordnung in Reihe geschaltet ist.
13. 13. Koppleranordnung nach einem der Ansprüche 7 bis 12, gekennzeichnet durch eine Einrichtung, die, wenn Haupteinrichtungen, an beider. Übertragungswegen im wesentlichen gleichzeitig über den Koppler zu übertragen suchen, anspricht, um Zugriff auf einen der Übertragungswege unter Ausschluß der Haupteinrichtung, die bereits Zugriff auf diesen übertragungsweg hat, zu erlangen und um dadurch eine Datenübertragung über den Koppler unter der Kontrolle der Haupteinrichtung zu gestatten, die Zugriff auf den anderen der Übertragungswege hat.
14. 14. Zweirichtungskoppleranordnung für eine Übertragung zwischen zwei Übertragungswegen, von denen jeder der Datenübertragungsweg zwischen Hauptrechnereinrichtungen und Nebeneinrichtungen ist, die mit dem Übertragungsweg verbunden sind, gekennzeichnet durch:

    a) einen ersten und einen zweiten Koppler, die mit dem ersten bzw. mit dem zweiten übertragungsweg verbunden sind

    709817/070S

    und miteinander durch einen Kopplerverbindungsweg verbunden sind, der mehrere Steuerleitungen, Adreßleitungen und Datenleitungen enthält,

    b) wobei jeder Koppler enthält:

    (1) eine Einrichtung, die auf ein Ausführungssignal (GO) und ein Adreßsignal hin, die auf dem übertragungsweg erscheinen, mit welchem sie verbunden ist, ein Startsignal und ein zweites Adreßsignal zu dem anderen Koppler überträgt,

    (2) eine Einrichtung, die auf das Startsignal hin Steuersignale und das zweite Adreßsignal zu dem übertragungsweg überträgt, mit welchem sie verbunden ist, und

    (3) eine Einrichtung zur übertragung von Datenwörtern zu und aus dem übertragungsweg, mit welchem sie verbunden ist, und dem Kopplerverbindungsweg entsprechend Befehlen aus einer der Haupteinrichtungen.
15. 15. Koppleranordnung nach Anspruch 14, dadurch gekennzeichnet, daß das Adreßsignal und das zweite Adreßsignal dieselben sind.
16. 16. Koppleranordnung nach Anspruch 14, gekennzeichnet durch eine Funktionsschaltung, die einer der beiden Haupteinrichtungen, die an entgegengesetzten Übertragungswegen angeordnet sind und über die Koppleranordnung im wesentlichen gleichzeitig zu übertragen versuchen, die Datenübertragungskontrolle gewährt.
17. 17. Polysystem, gekennzeichnet durch:

    a) mehrere Multiprozessoren, von denen jeder Hauptrechen-

    709817/0705

    einrichtungen und Nebeneinrichtungen enthält, die durch einen übertragungsweg verbunden sind, und

    b) mehrere Koppleranordnungen, von denen jede eine "Verbindung zwischen zwei Übertragungswegen herstellt.
18. 18. Polysystem nach Anspruch 17, dadurch gekennzeichnet, daß eine Haupteinrichtung an einem der Übertragungswege mit einer Nebeneinrichtung an einem anderen der Übertragungswege über wenigstens zwei der Koppleranordnungen und über einen Zwischenübertragungsweg in Verbindung treten kann.
19. 19. Polysystem nach Anspruch 17 oder 18, dadurch gekennzeichnet, daß die Koppleranordnungen und die Haupteinrichtungen in sich abgeschlossene Entscheidungslogikschaltungen zur Regelung .der Priorität des Zugriffes auf einen übertragungsweg haben.
20. 20. Polysystem nach einem der Ansprüche 17 bis 19, gekennzeichnet durch eine Einrichtung, die das Blockieren einer Koppleranordnung verhindert, wenn Haupteinrichtungen über die Koppleranordnung in entgegengesetzten Richtungen im wesentlichen gleichzeitig zu übertragen suchen.
21. 21. Verfahren zur übertragung von Information zwischen einer Hauptrechnereinrichtung, die an einem ersten übertragungsweg angeordnet ist, und einer Nebeneinrichtung, die an einem zweiten Übertragungsweg angeordnet ist, gekennzeichnet durch folgende Schritte:

    a) übertragen eines Ausführungssignals (GO) und eines Adreßsignals aus der Haupteinrichtung an dem ersten Übertragungsweg,

    709817/0705

    b) übertragen des Adreßsignals zu dem zweiten übertragungsweg,

    c) Vergleichen des Adreßsignals in jeder Nebeneinrichtung an dem zweiten Übertragungsweg, um festzustellen, welche der Nebeneinrichtungen die Adresse enthalten, und

    d) Übertragen eines Datenwortes zwischen der Haupteinrichtung und der Nebeneinrichtung.
22. 22. Verfahren nach Anspruch 21, gekennzeichnet durch folgenden v/eiteren Schritt:

    Modifizieren des Adreßsignals vor seiner Übertragung zu dem zweiten Übertragungsweg.
23. 23. Koppleranordnung für ein System, das wenigstens zwei Übertragungswege enthält, von denen jeder mehrere Steuer-, Adreß- und Datenleitungen enthält, wobei mindestens eine Haupteinrichtung mit einem ersten der übertraguxigswege und mindestens eine Nebeneinrichtung mit einem zweiten der Übertragungswege verbunden ist und wobei die Koppleranordnung eine Verbindung zwischen zwei der Übertragungswege herstellt, gekennzeichnet durch:

    a) eine Logikschaltung, die auf Steuersignale aus einer ersten Haupteinrichtung an dem ersten übertragungsweg anspricht, um einer ersten Nebeneinrichtung an dem zweiten Übertragungsweg Steuersignale zu liefern,

    b) eine Adreßübertragungsschaltung zur Übertragung einer digitalen Adresse von dem die erste Haupteinrichtung enthaltenden übertragungsweg zu dem die erste Nebeneinrichtung enthaltenden übertragungsweg, und

    709817/0708

    c) eine Datenübertragungsschaltung zur übertragung von digitalen Datenworten zwischen den übertragungswegen.

    709817/0705