DE3345135C2

DE3345135C2 - Festkörper-Bildaufnahmewandler

Info

Publication number: DE3345135C2
Application number: DE3345135A
Authority: DE
Inventors: Masaharu Nagano Imai; Jun-Ichi Nishizawa; Sohbe Suzuki; Takashige Sendai Miyagi Tamamushi
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1982-12-14
Filing date: 1983-12-14
Publication date: 1985-12-12
Also published as: DE3345135A1; JPS59108464A; JPH0414545B2; US4587562A

Abstract

Beschrieben wird ein Festkörper-Bildaufnahmewandler mit einer großen Zahl von matrixförmig angeordneten Bildelementen (20). Jedes Bildelement weist einen ersten SIT-Phototransistor (21), der ein als photoelektrisches Umwandlungsgebiet dienendes Gate (29) hat, und einen zweiten Rücksetz-SIT auf, der ein Gebiet (Drain oder Source) (27) hat, das elektrisch mit dem Gate des ersten SIT verbunden ist, wobei die in dem Gate des ersten SIT des Wandlers in einer Matrixgespeicherten photoelektrischen Ladungen individuell mittels des zugehörigen zweiten SITs rückgesetzt werden können.

Description

Die Erfindung betrifft einen Festkörper-Bildaufnahmewandler mit den Merkmalen des Oberbegriffes des Patentanspruches 1. Ein derartiger Festkörper-Bildaufnahmewandler ist aus der DE-OS 30 08 858 bekannt.

Festkörper-Bildaufnahmewandler, die Ladungsübertragungseinrichtungen, wie CCD-Elemente etc, oder MOS-Transistoren verwenden, haben eine weite Verbreitung gefunden. Diese Bildaufnahmewandler haben jedoch verschiedene Nachteile, beispielsweise tritt ein Ladungsverlust während der Ladungsübertragung auf, ihre optische Empfindlichkeit ist gering, ebenfalls ihre Packungsdichte. Zur Lösung dieser Probleme ist ein Festkörper-Bildaufnahmewandler vorgeschalten worden, der SIT-Transistoren (static induction transistors) verwendet, wie sie in »Static Induction Transistor Image Sensors« by Jun-ichi Nishizawa et al, IEEE Transactions on Electron Devices, Vol. ED-26, No. 12, Dec, 1979, pp. 1970—1977 beschrieben sind. Beispielsweise ist in der offengelegten japanischen Patentanmeldung 15 229/80 ein Bildaufnahmewandler dieses Typs beschrieben, der eine große Zahl von matrixförmig angeordneten SIT-Transistoren aufweist. Die Gate-Elektroden der SIT-Elemente in jeder Zeile sind mit einer entsprechenden Zeilenleitung verbunden, während die Drain-Elektroden der SIT-Transistoren jeder Spalte mit einer entsprechenden Spaltenleitung und die Source-Elektroden der SIT-Transistoren in jeder Reihe mit einer entsprechenden Leseleitung (clear line) verbunden sind. Ferner ist ein verbesserter Wandler dieses Typs vorgeschlagen worden, bei dem mit dem Gate eines jeden SIT eine Kapazität verbunden ist. Die Fig. IA und 1B zeigen einen Querschnitt bzw. eine Aufsicht auf derartige SIT bei einem bekannten Festkörper-Bildaufnaiimewandler, gemäß der EP 00 96 725.

Bei diesen bekannten Festkörper-Bildaufnahmewandler ist, wie in F i g. 1 dargestellt, eine Schicht 2 vom η+-Typ, die die Source des SIT bildet, zwisciien einem p-Substrat und einer darauf angeordneten n-Epitaxieschicht 3 vorgesehen (sogenannte vergrabene Schicht 2). In einer Oberfläche der Epitaxieschicht 3 sind mittels thermischer Diffusion eine n⁺-Drain 4 und eine p⁺-Gate 5 ausgebildet. Zur wirksamen Steuerung des Kanalbereichs zwischen der Source 2 und der Drain 4 mittels der Gate 5 ist die Diffusionstiefe der Drain 4 kleiner als die der Gate 5. Auf der Drain 4 ist eine Drain-Elektrode 6 und auf der Gate 5 eine Gate-Elektrode 8 über einer Isolationsschicht 7 vorgesehen, so daß eine sogenannte MIS-Gate-Struktur gebildet wird, die zu einer Gate-Ka-

pazität führt. Benachbarte SIT sind voneinander durch einen dazwischen gebildeten Isolationsbereich 9 getrennt.

Wenn bei einem derartigen Wandler das Gate 5 in Bezug auf die Source 2 in Rückwärtsrichtung vorgespannt ist, ist ohne optisches Eingangssignal der Kanalbereich verarmt, so daß kein Drain-Strom fließt, sogar wenn zwischen Source und Drain eine Vorwärtsspannung angelegt ist. Wenn in diesem Zustand Elektronen/ Loch-Paare im Kanalbereich durch ein optisches Eingangssignal erzeugt werden, werden die so erzeugten Elektronen gespeichert oder durch die Drain 4 abgesaugt, während die Löcher im Gate-Bereich 5 gespeichert werden und die Gate-Kapazität der MIS-Gate-Struktur laden, so daß das Gate-Potential um AVc ansteigt. Wenn man annimmt, daß die Summe der Kapazitäten der Gate-Kapazität und der Verarmungsschicht im Kanalbereich CG ist, und die durch das optische Eingangssignal erzeugte und im Gate-Bereich gespeicherte Ladungsmenge QL, ergibt sich: AVg=QLZCC. Wenn ein Ausleseimpuls Φα an die Gate-Elektrode 8 nach einer bestimmten Speicherzeit angelegt wird, wird das Gate-Potential 0c+AV_G; auf diese Weise wird das in Rückwärtsrichtung gerichtete Vorspannungspotential zwischen der Gate 5 und der Drain 4 abgebaut, so daß die Verarmungsschicht verringert wird, und ein Drain-Strom entsprechend dem optischen Eingangssignal zwischen der Source und der Drain fließt. Der dem Wert AVc entsprechende Drain-Strom wird um den Verstärkungsfaktor des SIT verstärkt und hat somit eine große Amplitude. Es ist zu beachten, daß, wenn die Source und die Drain des in F i g. 1 dargestellten SIT vertauscht werden, sich eine ähnliche Arbeitsweise ergibt.

Fig.2A zeigt die Schaltung eines Festkörper-BiIdaufnahmewandiers, der die vorstehend beschriebenen SIT-Transistoren in einer matrixförmigen Anordnung aufweist, wobei jeder SIT ein Bildelement bildet. Fi g. 2B zeigt Impuls/Zeit-Diagramme zur Erläuterung der Arbeitsweise des Wandlers. In dieser Schaltungsanordnung ist jeder der SIT 10-1,10-2,... ein p-Kanal SIT, der normalerweise sperrt; das Video-Ausgangssignal entsprechend dem optischen Eingangssignal kann mittels eines V-X-Adreßsystems ausgelesen werden. Zu diesem Zweck sind die Source-Elektroden der SIT in jeder Zeile mit einer gemeinsamen Source-Leitung 11-1, 11-2,... verbunden, an die selektiv eine Vorspannung V_s angelegt wird. Die Gate-Elektroden der SIT in jeder X-Ze'üe sind über eine entsprechende Zeilenleitung 12-1, 12-2, ... mit einem Vertikalwahl-Schieberegister 13 verbunden. Die Drain-Elektroden der SIT in jeder V-Spalte sind mit einer entsprechenden Spaltenleitung 14-1.14-2.... verbunden, die über entsprechende Horizontalwahl-Transistoren 16-1,16-2,... mit einer Videoleitung 17 verbunden sind; die Transistoren werden selektiv von einem Horizontalwahl-Schieberegister 15 gesteuert An die Videoleitung 17 wird über einen Lastwiderstand 18 eine Videospannung V₀ angelegt

Im Folgenden soll der Auslesevorgang für einen SIT, beispielsweise den SITlO-I, betrachtet werden. Zunächst soll angenommen werden, daß die Vorspannung V₅, die an die Sourceleitungen 11-1, 11-2,... auf einen geeigneten Wert beispielsweise 0 V eingestellt ist, und daß ein Zeilen-Wahlimpuls i_Ci vom Vertikalwahl-Schieberegister 13 an die erste Leitung 12-1 angelegt ist Wenn in diesem Zustand ein Ausleseimpuls Φ13 ι vom Horizontalwahl-Schieberegister 15 an den Horizontalwahl-Transistor 16-1 angelegt wird, wird der SIT10-1 ausgewählt; von diesem SIT fließt ein Drain-Strom durch den Lastwiderstand 18, die Videoleitung 17, den Horizontalwahl-Transistor 16-1 und die Spaltenleitung 14-1, so daß man Ausgangsanschluß 19 eine Ausgangsspannung Vout ansteht. Der Drain-Strom ist eine Funktion der Gate-Spannung, die wiederum eine Funktion des optischen Eingangssignals ist, so daß der Zuwachs AV_OU, der Ausgangsspannung gegenüber der Dunkclspannung dem optischen Eingangssignal entspricht. Die Spannung A V_ou, entspricht der Spannung A Vn verstärkt um den Verstärkungsfaktor des SIT und hat somit eine große Amplitude. Anschließend wird ein Auslcseimpuls Φ_Ο2 vom Horizontalwahl-Schieberegister 15 an den Horizontalwahl-Transistor 16-2 angelegt, so daß der SIT 10-2 ausgelesen wird, usw. Nach dem Auslesen aller SIT in dieser Zeile wird der nächste Zeilenwahl-Impuls Φα 2 vom Vertikalwahl-Schieberegister 13 an die nächste Zeilenleitung 12-2 angelegt wobei während der Dauer dieses Impulses die Ausgangssignale der SIT in dieser Zeile nacheinander in der vorstehend beschriebenen Weise ausgelesen werden.

Bei dem vorstehend beschriebenen erfindungsgemäßen Festkörper-Bildaufnahmewandler können die Potentiale der SIT auf zwei verschiedenen Wegen zurückgesetzt werden. Einer dieser Wege besteht darin, daß ein negativer Wandlerimpuls als Vorspannung V_s an jede Source-Leitung 11-1,11-2,... als Vorwärtsspannung für den p-n-Übergang zwischen die Gate-Elektroden und die Source-Elektroden der SIT in jeder Reihe angelegt wird. Der andere Weg besteht darin, daß ein Zeilenwahl-Impuls an die Gate-Elektroden der SIT in jeder Reihe angelegt wird, der eine ausreichend große Amplitude und Impulsdauer hat, so daß jeder SIT in jeder Zeile gleichzeitig mit dem Auslesen zurückgesetzt wird. Die erste Methode hat jedoch den Nachteil, daß die Signalladungs-Integrationsperioden der entsprechenden SIT in jeder Zeile voneinander unterschiedlich sind, da die SIT in jeder Reihe zurückgesetzt werden. Das zweite Rücksetzverfahren ist unstabil in seiner Arbeitsweise, so daß es bei der praktischen Verwendung nicht günstig ist. Darüber hinaus hat es dieselben Nachteile wie das erste Verfahren.

Aus der DE-OS 30 08 858 ist ein gattungsgemäßer Festkörper-Bildaufnahmewandler bekannt, bei dem keine SIT verwendet werden.

Der Erfindung liegt die Aufgabe zugrunde, einen Festkörper-Bildaufnahmewandler zu schaffen, bei dem die Packungsdichte der Bildelemente verbessert ist wobei für alle Bildelemente eine genau gleiche Signalladungs-Integrationszeitspanne gewährleistet sein soll.

Die erfindungsgemäße Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet

Die Potentiale der beiden Gate-Elektroden des_Rücksetz-SIT-Transistors können dann, wenn dieser 1 ransisior nicht angesteuert ist so eingestellt werden, daß ein Durchschalten des photoelektrischen Umwandlungsund Auslesetransistors vermieden werden kann, so daß Signalinterferenzen zwischen benachbarten Bildelementen verhindert werden. Die einzelnen Bildelemente können individuell zurückgesetzt werden, so daß die Rücksetzzeit nach Wunsch eingestellt werden kann, wodurch eine elektronische Belichtungssteuerung ermöglicht ist

Ausführungsbeispiele der Erfindung werden im Folgenden anhand der Zeichnung näher beschrieben, in der zeigt

Fig.3 einen Querschnitt durch ein erstes Ausführungsbeispiel der Bildzelle eines Festkörper-Bildaufnahmewandlers,

F i g. 4 einen Schaltplan eines Ausführungsbeispiels des Wandlers,

Fig.5 Impuls/Zeit-Diagramme zur Erläuterung der Arbeitsweise des in F i g. 4 gezeigten Wandlers,

F i g. 6 einen Schaltplan eines weiteren Ausführungsbeispiels des Wandlers, und

F i g. 7 einen Schaltplan eines weiteren Ausführungsbcispiels des Wandlers.

Bei dem in F i g. 3 gezeigten Ausführungsbeispiel weist eine Bildzelle bzw. ein Bildelement 20 einen ersten photoelektrischen Umwandlungs- und Auslesetransistor 21 (im folgenden einfach Phototransistor) und einen zweiten Rücksetztransistor 22 auf. Der erste und der zweite Transistor befinden sich auf ein und demselben Substrat in Form eines SIT-Aufbaus. Zwei voneinander beabsiandete »versenkte« (oder auch vergrabene) η+ -Bereiche 24 und 25, die eine Source des SIT-Phototransistors 21 und ein erstes Gate des Rücksetz-SIT 22 bilden, befinden sich in einem p-Substrat 23. Auf dem Substrat 23 und den versenkten Bereichen 24 und 25 sind eine n--Epitaxieschicht, die den Kanalbereich des SIT 21 bildet, und ein p-- oder p-Wall aufgebracht, der den Kanalbereich des SIT 22 bildet Ein n⁺-Drain-Bereich 28 des SlT 21 ist in der Oberfläche der n--Epitaxieschicht ausgebildet, während p⁺-Diffusionsbereiche 29 und 30 in den Oberflächen der n--Epitaxieschicht 26 und des p-Walls 27 derart ausgebildet sind, daß die ρ+ -Diffusionsbereiche 29 und 30 die Drain 28 umgeben und sich zum Teil in den p-Wa!l 27 erstrecken, wobei der Teil 29 des p+-Bereichs innerhalb der n--Epitaxieschicht 26 das Gate des SIT 21 und der andere Teil 30 des ρ + -Bereichs innerhalb des p-Walls 27 die Source des SIT 22 bildet. In der Oberfläche des p-Walls sind ein π+ -Bereich 31, der ein zweites Gate bildet, und eine ρ +-Drain 32 des SIT 22 ausgebildet. Auf den Drain-Bereichen 28 und 32 der SIT 21 und 22 sind diese Bereiche berührende Drain-Elektroden 33 und 34 vorgesehen. Die Drain-Elektrode 34 des SIT 22 kann aus einer lichtabschirmenden Metallschicht beispielsweise Al bestehen, die das einfallende Licht auf diesem gesamten Oberflächengebiet anders als bei der photoelektrischen Umwandlungsfläche des SIT 21 abschirmt Auf dem Gate-Bereich 29 des SIT 21 ist eine Gate-Elektrode 36 oberhalb einer Isolationsschicht 35 vorgesehen; diese Gate-Elektrode 36 erstreckt sich in den zweiten Gate-Bereich 31 und berührt diesen. Das Gate des SIT 21 hat einen M IS-Aufbau, der eine Gate-Kapazität bildet, während der SIT 22 eine erste und eine zweite Gate 25 bzw. 31 hat durch die das Durchschalten bzw. Sperren des SIT 22 gesteuert wird. Die verbleibende Oberfläche der n~-Epitaxieschicht 26 und des p-Walls 27 wird von einer isolationsschicht 35 bedeckL Bei dem vorstehend beschriebenen Ausführungsbeispiel werden Gate des SIT 21 und Source des SIT 22 durch ein einziges gemeinsames Gebiet gebildet es können aber jedoch amch zwei getrennte Gebiete verwendet werden, die elektrisch miteinander durch einen Leiter verbunden sind.

Bei dem Festkörper-Bildaufnahmewandler ist eine Vielzahl von Bildelementen gemäß Fig.3 auf ein und demselben Substrat vorhanden und beispielsweise in Form einer Matrix angeordnet In diesem Falle kann ein Isolationsbereich zwischen benachbarten Bildelementen vorhanden sein, um diese voneinander zu isolieren; ferner kann ein diffundierter Isolationsbereich zwischen benachbarten Elementen vorhanden sein, an den eine geeignete Vorspannung angelegt wird, so daß eine Verarmungsschicht erzeugt wird, die die Elemente voneinander isoliert

F i g. 4 zeigt einen Schaltplan eines Ausführungsbeispiels eines Festkörper-Bildaufnahmewandlers. Der Bildaufnahmewandler weist die in F i g. 3 dargestellten Bildelemente auf, die auf ein und demselben Substrat ausgebildet und matrixförmig angeordnet sind. Die Source-Elektroden der SIT-Phototransistoren 21-1, 21-2,... der Bildelemente 20-1, 20-2,... sind mit einer Source-Leitung 41 verbunden, über die eine Source-Vorspannung V_s angelegt wird. Die Gate-Elektroden

ίο der SIT-Transistoren 21-1,21-2,... und die zweiten Gate-Elektroden der SIT22-1, 22-2, ... der Elemente in jeder X-Reihe sind über eine entsprechende Vertikalwahl-Leitung 42-1, 42-2, ... mit einem Vertikalwahl-Schieberegister 43 verbunden. Die Drain-Elektroden der SIT 21 jedes Elements in jeder V-Spalte sind mit einer entsprechenden Horizontalwahl· Leitung 44-1, 44-2, ... verbunden. Diese Horizontalwahl-Leitungen sind mit einer Videoleitung 47 über entsprechende Horizontalwahl-Transistoren 46-1, 46-2,... verbunden, die von einem Horizontalwahl-Schieberegister 45 angesteuert werden. An die Videoleitung 47 ist über einen Lastwiderstand 48 eine Videospannung V₀ angelegt, die größer als die Source-Spannung V₁ ist. Die Informationen der einzelnen Wandlerelemente können sequentiell an einem Ausgangsanschluß 49 dadurch erhalten werden, daß die Vertikalwahl- und Horizontalwahl-Schieberegister 43 bzw. 45 in gleicher Weise wie in Verbindung mit F i g. 2 beschrieben gesteuert werden.
Die ersten Gate-Elektroden der SIT 22 der Wandler in einer V-Spalte sind über eine entsprechende Horizontalrücksetz-Wahlleitung 50-1, 50-2, ... mit einem Horizontalrücksetz-Schieberegister 51 verbunden, wodurch die SIT 22-1,22-2,... sequentiell durch das Hori·* zontalrücksetz-Schieberegister 51 und das Vertikalwahl-Schieberegister 43 angewählt werden können. Ferner wird eine Rücksetzspannung Vr i, die eine Gegen-Vorspannung bezogen auf die Source-Spannung V₅ ist, an die Drain-Bereiche aller SIT 22 über die Drain-Elektroden 35 angelegt die aus einer lichtabschirmenden Metallschicht hergestellt sein können, um das einfallende Licht auf dem gesamten Oberflächengebiet im Gegensatz zur Umwandiungsfläche der SIT 21 abzuschirmen.
Die Arbeitsweise des in F i g. 4 dargestellten Wandlers soll im Folgenden unter Bezugnahme auf die in Fig.5 dargestellten Impuls/Zeit-Diagramme erläutert werden.

In einem Zustand, in dem sowohl der SIT-Phototransistor 21 als auch der Rücksetz-SIT 22 eines Bildeleso mems nicht angewählt sind, sind die Potentiale der beiden Gate-Bereiche des Rücksetz-SITs 22, d. h. das Potential ¹Z₀(OFF) an der Vertikalwahl-Leitung 42-1,42-2, ... und das Potential Vr 2 an der Horizontal-Rücksetzleitung 50-1, 50-2,... so eingestellt daß ein Teil der in dem SIT-Phototransistor 21 gespeicherten Signalladung durch den Kanal des Rücksetz-SITs 22 zur Rücksetzspannung Vr ι abfließt Dies bedeutet daß die Gate-Potentiale des Rücksetz-SITs 22 im nicht angewählten Zustand auf einen niedrigeren Wert eingestellt sind als das Gate-Potential, das den SIT-Phototransistor 21 durchschaltet Darüber hinaus ist das Potential V/> (OFF) an der Vertikalwahl-Leitung 42-1, 42-2,... im nicht angewählten Zustand als Rückwärts-Vorspannung hinsichtlich der Source-Spannung V₅ eingestellt In diesem Falle können die Bildelemente, bei denen sowohl der SIT-Phototransistor 21 als auch der Rücksetz-SIT 22 nicht angesteuert sind, nicht ungewünscht durchgeschaltet werden, sogar wenn die gespeicherte Signalladung und

damit JVg sehr groß aufgrund einer großen einfallenden Lichtmenge wird, und V₀(OFF)+JVb (JV_c>0) höher als die Abschnürspannung hinsichtlich der eingestellten Source-Spannung V₁ wird. Dies ist eine Folge davon, daß ein Teil der gespeicherten Ladungen, aufgrund dessen die Abschnürspannung überschritten wird, durch den nicht angesteuerten Rücksetz-SIT 22 hin zu der Rücksetzspannung Vr ι gezogen wird. Auf diese Weise kann eine Signalinterferenz zwischen benachbarter Bildelementen wirksam vermieden werden.

Das Auslesen der in den Bildelementen gespeicherten Informationen erfolgt folgendermaßen: Zunächst wird ein Zeilenwahl-Impuls mit einem Pegel V_D (ON) (Lese-Ein-Pegel), der höher als der Pegel V₀ (OFF) (Lese-AusPegel) ist, (siehe Φν \ in F i g. 5) vom Vertikalwahl-Schieberegister 43 an eine (beispielsweise 42-1) der Vertikalwahl-Leitungen angelegt. Während der Dauer des Zeilenwahl-Impulses wird ein Ausleseimpuls (Φη ι) vom Horizontalwahl-Schieberegister 45 an den Horizontalwahl-Schalter 46-1 angelegt, um den SIT 21-1 des Elements 20-1 anzuwählen. Hierdurch fließt ein Drain-Strom des SIT 21-1 durch den Lastwiderstand 48, die Videoleitung 47, den Schalter 46-1 und die Leitung 44-1, so daß die Bildzellen-Information als Ausgangsspannung V_om entsprechend dem Drain-Strom an einem Ausgangsanschluß 49 abgegeben wird. Wie vorstehend beschrieben, ist der Drain-Strom eine Funktion der Gate-Spannung, die wiederum eine Funktion des optischen Eingangssignals ist, so daß die Zunahme JV_0Ui der Ausgangsspannung gegenüber der Dunkelspannung dem optischen Eingangssignal entspricht. Dies bedeutet, daß die Spannung Δ V_ou, der um den Verstärkungsfaktor des SIT 21-1 verstärkten Spannung Δ V_G entspricht, und somit eine große Amplitude hat. Nach dem Auslesen des Wandlers bzw. der Zelle 20-1 legt das Horizontalwahl-Schieberegister 45 einen nächsten Ausleseimpuls (Φη ι in Fig.5) an den nächsten Horizontalwahl-Schalter 46-2 an, so daß der SIT 21-2 ausgelassen wird: Dieser Vorgang wiederholt sich. Nachdem die Elemente in einer Reihe ausgelesen worden sind, legt das Vertikalwahl-Schieberegister 43 einen nächsten Zeilenwahl-Impuls (Φν j in F i g. 5) an die nächste Vertikalwahl-Leitung 42-2 an, während dessen Dauer die Elemente in dieser Reihe nacheinander durch aufeinanderfolgende Ausleseimpulse des Horizontalwahl-Schieberegisters 45 ausgelesen werden.

Das Rücksetzen der Bildelemente kann wie folgt ausgeführt werden. Nachdem das Auslesen aller Zellen in einer Reihe, beispielsweise der ersten Reihe, vollendet ist, legt das Vertikalwahl-Schieberegister 43 an die erste Vertikalwahl-Leitung 42-1 einen Zeilenwahl-Impuls mit entgegengesetzter Polarität zu dem zuerst beschriebenen Zeilenwahl-Impuls und mit einem Rücksetzpegel V« 3 (ON) an, der niedriger als der Lese-Aus-Pegel Vb (OFF) ist (sPvi in Fig.5). Die Abschnürspannung des Rücksetz-SIT 22 einer jeden Zelle ist so eingestellt, daß er nicht allein durch den Impuls Vr 3 (ON) durchgeschaltet werden kann. Während der Dauer des Impulses Vr 3 (ON) legt das Horizontalrücksetz-SchieberegisterSl einen Rücksetzimpuls (Φχ ι in F i g. 5) mit negativer Polarität bezogen auf V« 2 an die Horizontalrücksetz-Wahlleitung 50-1 zur Auswahl des Rücksetz-SITs 22-1 des Wandlers 20-1 an. In diesem Falle überschreitet das Gate-Potential des SIT 22-1 die Abschnürspannung, so daß der SIT 22-1 durchgeschaltet wird, infolgedessen die im Gate-Bereich 29 des SIT 21-1 gespeicherten Ladungen durch die Drain 32 des STT 22-1 abfließen können; somit erreicht das Potential des Gates 29 den Ausgangswert, der eine Rückwärts-Vorspannung relativ zu der Source-Spannung Vs ergibt, so daß der SIT 21-1 zurückgesetzt ist. Nach dem Rücksetzen des SIT 21-1 legt das Horizontalrücksetz-Schieberegister51 einen nächsten Rücksetzimpuls (#«2 in Fig.5) an die nächste Horizontalrücksetz-Wahlleitung 50-2 an, so daß der SIT 22-2 angewählt und eingeschaltet wird, wodurch der SIT 22-1 zurückgesetzt wird. Nachdem die SlT 21 aller Wantiicrclemente in der ersten Reihe zurückgesetzt worden sind, legt das Vertikalwahl-Schieberegister 43 einen Zeilenwahl-Impuls Vr 3 (ON) (siehe Φν 2 in F i g. 5) an die nächste Vertikalwahl-Leitung 42-2 an; während der Dauer dieses Impulses werden die SIT-Phototransistoren 21 in der zweiten Reihe nacheinander durch aufeinanderfolgende Rücksetzimpulse von uem Rücksetz-Schieberegister 51 zurückgesetzt.

Die Rücksetzperiode jeder Zeile kann nicht nur unmittelbar nach der Ausleseperiode jeder Zeile gelegt werden, so daß sich ein elektronischer Verschlußeffeki ergibt.

Fi g. 6 zeigt einen Schaltplan eines weiteren Ausführungsbeispiels eines Festkörper-Bildaufnahmewandlers. Bei dem gezeigten Ausführungsbeispiel sind das Gate des SIT-Phototransistors 21 und die zweite Gate-Elektrode des Rücksetz-SITs 22 in jedem Bildelement voneinander getrennt. Die Gate-Elektroden des SIT-Phototransistors 21 der Elemente in jeder Reihe sind über eine entsprechende Vertikalauslese-Wahlleitung mit einem Auslese-Vertikalwahl-Schieberegister 53 verbunden, das selektiv Auslese-Wählimpulse mit einem Pegel Vo (ON) an die Leitungen 52-1,52-2,... anlegt. Die zweiten Gate-Elektroden der Rücksetz-SIT 22 in jeder Reihe sind über entsprechende Vertikalwahl-Rücksetzleitungen 54-1, 54-2, ... mit einem Vertikalwahl-Rücksetzschieberegister 55 verbunden, das selektiv Rücksetz-Wahlimpulse mit Vr 3 (ON) Pegel an die Leitungen 54-1, 54-2,.. .anlegt Bei dem in F i g. 4 gezeigten vorigen Ausführungsbeispiel werden das gemeinsame Vertikalwahl-Schieberegister 43 und die Vertikalwahl-Leitungen 42-1, 42-2,... dazu verwendet, Wahlimpulse mit unterschiedlichen Pegeln während der Auslese- und der Rücksetzperiode an jede Zeile anzulegen, während bei dem vorliegenden Ausführungsbeispiel die Auslese- und Rücksetz-Vertikalwahl-Leitungen dazu verwendet werden, an diese Leitungen über entsprechende Schieberegister Auslese- und Rücksetz-Wahlimpulse anzulegen. In diesem Fall werden die entsprechenden Schieberegister dazu verwendet, Impulssignale mit lediglich zwei Pegeln zu erzeugen, so daß die Schaltungsanordnung einfacher verglichen mit der bei dem vorigen Ausführungsbeispiel ausgeführt werden kann, bei der Impulssignale mit drei Pegeln erzeugt werden müssen.

Urn bei dein vorliegenden Ausführungsbeispie! die Vertikalwahl-Rücksetzleitung 54-1, 54-2,... zu wählen,

ss wird das Vertikalwahl-Rücksetz-Schieberegister 55 verwendet, das Vertikalwahl-Auslese-Schieberegister 53 kann jedoch auch als Vertikalwahl-Schieberegister verwendet werden, so daß die Auslese- und Rücksetz-Wahlimpulse zum Auslesen und Rücksetzen über Umschaltschalter an die Auslese- und Rücksetz-Vertikalwahl-Leitungen 52-1,52-2,... bzw. 54-1,54-2,... angelegt werden.

F i g. 7 zeigt einen Schaltplan eines weiteren Ausführungsbeispiels eines Festkörper-Bildaufnahmewandlers.

Bei diesem Ausführungsbeispiel ist jede der Horizontalwahl-Ausleseleitungen 44-1,44-2,... mit dem ersten Gate des Rücksetz-SIT 22 der Elemente in jeder Spalte verbunden und kann ferner auch als Rücksetz-Horizon-

11

talwahlleitung 40-1,40-2,... zum Anlegen der Rücksetzspannung verwendet werden, wie dies in F i g. 4 dargestellt ist. Hierzu sind zusätzlich zu den Horizontalwahl-Schaltern 46-1, 46-2, ... horizontale Rücksetzschalter 56-1, 56-2,... mit Horizontalwahl-Leitungen 44-1,44-2, ... verbunden. Mit den jeweiligen Horizontalwahlleitungen sind ein Schalterpaar bestehend aus einem Horizontalwahl-Schalter und einem Horizontal-Rücksetzschaltcr verbunden. Der Horizontal-Rücksetzschalter jedes der gepaarten Schalter und der Horizontalwahl-Schaltei aufeinanderfolgender gepaarter Schalter werden gemeinsam durch die entsprechenden Ausgangssignale des Horizontalwahl-Schieberegisters 45 gesteuert, so daß, wenn der Horizontalwahl-Schalter jedes der gepaarten Schalter durchgeschaltet wird, die Videospannung Vo an der zugehörigen Horizontaiwahl-Leilung anliegt, und, wenn der Horizontal-Rücksetzschaiter des vorherigen gepaarten Schalters durchgeschaltet wird, die Rücksetzspannung V« ₄ an der davorliegenden Horizontalwahl-Leitung anliegt. Wenn sich die Durchschalt-Spannung des Horizontalwahl-Schalters 46-1, 46-2,... und die des Horizontal-Rücksetzschalters 56-1,56-2,... voneinander unterscheiden, werden die erforderlichen unteischiedlichen Schaltimpulse für die Horizontalwahl-Schalter und den Rücksetzschalter entsprechend dem Ausgangssignal des Horizontalwahl-Schieberegisters 45 in an sich bekannter Weise erzeugt Ferner können bei diesem Ausführungsbeispiel entsprechende Vertikalwahl-Leitungen 42-1,42-2,... als Rücksetz-Vertikalwahl-Leitungen nach dem Auslesen der entsprechenden Zeile zum Anlegen der Vertikalwahl-Rücksetzimpulse Vr 3 (ON) verwendet werden. Hierzu sind die entsprechenden Vertikalwahl-Leitungen 42-1, 42-2, ... mit gepaarten Schaltern, bestehend aus einem Auslese- und Rücksetzvertikalwahl-Schalter 57-1 und 58-1, 57-2 und 58-2, ... verbunden. Der Ausleseschalter 57 jedes gepaarten Schalters und der Rücksetzschalter 58 aufeinanderfolgender gepaarter Schalter werden gemeinsam durch entsprechende Ausgangsimpulse des Vertikalwahl-Schieberegisters 59 durchgeschaltet, so daß, wenn die Auslese-Wahlspannung V_D (ON) an die zugehörige vertikale Leitung angelegt wird, die Rücksetz-Wahlspannung V_R3 (ON) an die vorhergehende Vertikalwahl-Leitung angelegt wird. Die Wahlleitungen 42-1, 42-2, ... können in zwei Vertikalwahl-Leitungen zum Auslesen und Rücksetzen wie in F i g. 6 geteilt werden, wobei diese Auslese- und Rücksetz-Vertikalwahl-Leitungen durch entsprechende Schieberegister angesteuert werden können.

Ferner können der Phototransistor und der Rücksetztransistor aus Feldeffekttransistoren (FET) bestehen, oder es kann einer der beiden Transistoren aus einem SIT und der andere aus einem FET bestehen. Ferner kann der Rücksetztransitor nur ein Übergangstransistor, sondern auch ein MOS-Transistor sein und auch nur einen einzigen Gate-Anschluß aufweisen. Gate und Drain des Rücksetztransistors können als Bildelement-Wahlanschluß verwendet werden. Ferner kann der Phototransistor vom p-Kanaltyp und der Rücksetztransistor vom n-Kanaltyp sein.

Hierzu 7 Blatt Zeichnungen

65

Claims

Patentansprüche:

1. Festkörper-Bildaufnahmewandler mit einer Vielzahl von Bildelementen, die jeweils einen ersten Transistor (21) aufweisen, welcher ein Gate (26) zur photoelektrischen Umwandlung aufweist und zum Auslesen der photoelektrisch erzeugten und im Gate-Bereich gespeicherten Ladungen dient, und wobei jedes der Bildelemente (20) weiterhin einen zweiten Transistor (22) aufweist, welcher mit einem Halbleiterbereich (30) versehen ist, der elektrisch mit dem Gate-Bereich (29) des ersten Transistors (21) des betreffenden Bildelementes verbunden ist, um den photoelektrischen Ladungszustand im Gate-Bereich (29) in einen bestimmten Rücksetz-Zustand rückzusetzen, dadurch gekennzeichnet, daß der erste und der zweite Transistor (21,22) komplementäre SIT (static induction transistor) auf ein und demselben Halbleitersubstrat (23) sind und daß der erste SIT eine versenkte Source (24) vom ersten Leitfähigkeitstyp, die auf dem Substrat (3) vorgesehen ist, eine Drain (28) vom ersten Leitfähigkeitstyp, die auf einer Oberfläche einer Epitaxieschicht (26) vom ersten Leitfähigkeitstyp angeordnet ist, die auf dem Substrat (23) vorgesehen ist und einen Kanal des ersten SIT (21) bildet, und ein Gate (29) vom zweiten Leitfähigkeitstyp aufweist, das die Drain umgibt und eine größere Tiefe als die Drain hat, und daß der zweite SIT (22) eine Source (30) und eine Drain (32) vom zweiten Leitfähigkeitstyp aufweist, die in einer Oberfläche eines Walls (27) vom zweiten Leitfähigkeitstyp vorgesehen ist, der auf dem Substrat (23) angrenzend an die Epitaxieschicht (26) angeordnet ist und einen Kanal des zweiten SIT (22) bildet, wobei ein versenktes erstes und ein zweites an der Oberfläche angeordnetes Gate (25, 31) vom ersten Leitfähigkeitstyp auf dem Substrat bzw. auf der Oberfläche des Walls zwischen der Source (30) und der Drain (32) vorgesehen ist und die Source (30) des zweiten SIT mit dem Gate (29) des ersten SIT verbunden ist.

2. Wandler nach Anspruch 1, dadurch gekennzeichnet, daß das Gate (26) des ersten SIT und die Source (30) des zweiten SIT durch einen einzigen Oberflächenbereich vom zweiten Leitfähigkeitstyp gebildet werden, der die Drain (28) des ersten SIT (21) umgibt und sich zum Teil in den Wall (27) erstreckt.

3. Wandler nach Anspruch 2, dadurch gekennzeichnet, daß die Vielzahl von Bildelementen (20), von denen jedes einen ersten SIT-Phototransistor (21) und einen zweiten Rücksetz-SIT (22) aufweist, auf ein und demselben Halbleitersubstrat (23) ausgebildet und matrixförmig angeordnet sind, wobei benachbarte Bildelemente voneinander durch einen dazwischen vorgesehenen Isolationsbereich getrennt sind.

4. Wandler nach Anspruch 3, dadurch gekennzeichnet, daß er eine Vertikalwahl-Schieberegister- w> einrichtung mit einer Vielzahl von Ausgangsanschlüssen, Vertikalwahl-Leitungseinrichtungen, die mit den Ausgangsanschliissen der Vertikalwahl-Schieberegistereinrichtung verbunden sind, Vertikal-Verbindungsmittel zur Verbindung der Gate-Elektroden der ersten SlT (21) und der zweiten Gate-Elektroden der zweiten SIT (22) der Elemente in ieder Zeile mit den entsprechenden Vertikalwahl-Leitungseinrichtungen, eine Horizontal-Schieberegistereinrichtung mit einer Vielzahl von Ausgangsanschlüssen, Horizontalwahl-Leitungseinrichtungen, die mit den Ausgangsanschlüssen der Horizontalwahl-Schieberegistereinrichtung verbunden sind, und Horizontal-Verbindungsmittel zum Verbinden der Drain-Elektroden der ersten SIT (21) und der ersten Gate-Elektroden der zweiten SIT (22) der Elemente in jeder Spalte mit der entsprechenden Horizontalwahl-Leitungseinrichtung aufweist, wobei die ersten SIT (21) in jedem Element in jeder Zeile nacheinander zum Auslesen der Wandler-Informationen, die in den Elementen gespeichert sind, durchgeschaltet werden, und die zweiten SIT (22) der Elemente in jeder Zeile nacheinander zum Rücksetzen der ersten SIT (21) durchgeschaltet werden.

5. Wandler nach Anspruch 4, dadurch gekennzeichnet, daß die Vertikalwahl-Schieberegistereinrichtung ein Verükalwahl-Schieberegister (43) und die Vertikal-Verbindungseinrichtung Mittel zum gemeinsamen Verbinden der Gate-Elektroden des ersten SIT (21) und der zweiten Gate-Elektroden des zweiten SIT (22) jedes Bildelements (20) mit der entsprechenden Vertikalwahl-Leitungseinrichtung (42) aufweisen, daß die Horizontalwahl-Schieberegistereinrichtung ein Horizonialwahl-Schieberegister (45), ein Horizontalrücksetz-Schieberegister{51) und Horizonta'wahl-Schalter (46) aufweist, die von dem Horizontalwahl-Schieberegister angesteuert werden, daß die Horizontal-Leitungseinrichtungen einen Satz von Ausleseleitungen (44), die mit den entsprechenden Horizontalwahl-Schaltern verbunden sind und einen Satz von Rücksetzleitungen (50) aufweisen, daß die Horizontal-Verbindungseinrichtung Mittel zum Verbinden der Drain-Elektroden der ersten SIT (21) eines jeden Elements mit den entsprechenden Ausleseleitungen (44) und Mittel zum Verbinden der ersten Gate-Elektrode des zweiten SIT (22) eines jeden Elements mit der entsprechenden Rücksetzleitung (50) aufweist, wobei das Vertikalwahl-Schieberegister (43) nacheinander Zeilenwahl-Ausleseimpulse an die entsprechende Vertikalwahl-Leitungseinrichtung anlegt und während der Dauer jedes der Impulse das Horizontalwahl-Schieberegister nacheinander die Horizontalwahl-Schalter (46) durchschaltet, um nacheinander die Bildwandler-Informationen, die in den ersten SIT (21) der Elemente in dieser Reihe gespeichert sind, auszulesen, und jeweils anschließend das Vertikalwahl-Schieberegister (43) nacheinander Zeilenwahl-Rücksetzimpulse an die entsprechende Vertikalwahl-Leitungseinrichtung anlegt, wobei während der Dauer dieses Impulses das Horizontalrücksetz-Schieberegister (51) nacheinander Rücksetzimpulse an die Rücksetzleitungen (50) zum aufeinanderfolgenden Durchschalten der zweiten SIT (22) der Elemente in jeder Reihe zum Rücksetzen der ersten SIT(2!) anlegt (F i g. 4 und 5).

6. Wandler nach Anspruch 4, dadurch gekennzeichnet, daß die Vertikalwahl-Schieberegistereinrichtung ein Auslese-Vertikalwahl-Schieberegister (53) und ein Rücksetz-Vertikalwahl-Schieberegister (55) aufweist, daß die Vertikalwahl-Leitungseinrichtungen einen Satz von Vertikalwahl-Ausleseleitungen (52) und einen Satz von Vertikalwahl-Rücksetzleitungen (54) aufweist, daß die Vertikal-Verbindungseinrichtung Mittel zum Verbinden der Gate-Elektroden der ersten SIT (21) jedes Wandlerele-

ments mit den entsprechenden Vertikalwahl-Ausleseleitungen (52) und Mittel zum Verbinden der zweiten Gate-Elektroden der zweiten SIT (22) jedes Elements mit den entsprechenden Vertikilwahl-Rücksetzleitungen (54) aufweist, daß die Horizontalwahl-Schieberegistereinrichtung ein Horizontalwahl-Schieberegister (45) ein Horizontalwahl-Rücksetzregister (51) und Horizontalwahl-Schalter (46) aufweist, die von dem Horizontalwahl-Schieberegister gesteuert werden, daß die Horizontalwahl-Leitungseinrichtungen einen Satz von Ausleseleitungen (44), die mit den entsprechenden Horizontalwahl-Schaltern (46) verbunden sind, und einen Satz von Rücksetzleitungen (50) aufweist, daß die Horizontal-Verbindungseinrichtung Mittel zum Verbinden der Drain-Elektroden der ersten SIT (21) jedes Elements mit den entsprechenden Ausleseleitungen (44) und Mittel zum Verbinden der ersten Gate-Elektrode der zweiten SIT (22) jedes Elements mit Jen entsprechenden Rücksetzleitungen (50) aufweist, wobei das Auslese-Vertikalwahl-Schieberegister (53) Zeilenwahl-Ausleseimpulse an die entsprechenden Vertikalwahl-Ausleseleitungen (52) anlegt und während der Dauer jedes dieser Impulse das Horizontalwahl-Schieberegister (45) nacheinander die Horizontalwahl-Schalter (46) zum sukzessiven Auslesen der Bildwandler-Informationen durchschaltet, die in den ersten SIT (21) der Elemente in dieser Reihe gespeichert sind, und jeweils anschließend das Rücksetz-Vertikalwahl-Schieberegister (55) nacheinander Zeilenwahl-Rücksetzimpulse an die entsprechenden Vertikalwahl-Rücksetzleitungen (54) anlegt, wobei während der Dauer jedes dieses Impulses das Horizontalwahl-Rücksetz-Register (51) nacheinander Rücksetzimpulse an die Rücksetzleitungen (50) anlegt, um nacheinander die zweiten SIT (22) der Elemente in jeder Zeile zum Rücksetzen der ersten SIT (21) durchzuschalten (F i g. 6).

7. Wandler nach Anspruch 4, dadurch gekennzeichnet, daß die Vertikalwahl-Schieberegistereinrichtung ein Vertikalwahl-Schieberegister (59) mit einer Vielzahl von Ausgangsanschlüssen, und eine Vielzahl von gepaarten Schaltern (57, 58) aufweist, von denen jeder einen Vertikalauslese-Schalter und einen Vertikalrücksetz-Schalter aufweist, die gemeinsam mit der entsprechenden Vertikalwahl-Leitungseinrichtung (42) verbunden sind, und der Vertikalrücksetz-Schaltung (58) jedes gepaarten Schalters und der Vertikalauslese-Schalter (57) des darauffolgenden gepaarten Schalters gemeinsam durch die entsprechenden Ausgangssignale des Vertikalwahl-Schieberegisters (59) gesteuert werden, wodurch, wenn der Vertikalauslese-Schalter (57) jedes gepaarten Schalters durchgeschaltet ist, an einen Zeilenwahl-Ausleseimpuls anzulegen, der den ersten SIT (21) jedes Elements in jeder Zeile durchschaltet, der Vertikalrücksetz-Schalter (58) des vorhergehenden gepaarten Schalters durchgeschaltet wird, um einen Zeilenwahl-Rücksetzimpuls anzulegen, der den zweiten SIT (22) jedes Elements in der vorhergehenden Reihe durchschaltet (F i g. 7).

8. Wandler nach Anspruch 7, dadurch gekennzeichnet, daß die Horizontalwahl-Schieberegistereinrichtung ein Horizontalwahl-Schieberegister (45) mit einer Vielzahl von Ausgangsanschlüssen und eine Vielzahl von gepaarten Schaltern (46, 56) aufweist, von denen jeder einen Horizontal-Ausleseschalter(46) und einen Horizontal-Rücksetzschalter

(56) aufweist, die gemeinsam mit der zugehörigen Horizontalwahl-Leitungseinrichtiirg (44) verbunden sind, wobei der Horizontal-Rücksetzschalter (56) jedes gepaarten Schalters und der Horizontal-Ausleseschalter (46) des darauffolgenden gepaarten Schalters gemeinsam durch die Ausgangssignale des Horizontalwahl-Schieberegisters (45) gesteuert werden, wodurch, wenn der Horizontal-Ausleseschalter (46) eines jeden gepaarten Schalters durchgeschaltet ist, um die in der zugehörigen Spalte in dem ersten SIT (21) eines jeden Elements gespeicherten Informationen auszulesen, der Horizontal-Rücksetzschalter (56) des vorhergehenden gepaarten Schalters durchgeschaltet wird, so daß ein Rücksetzimpuls an den zweiten SIT (22) des Elements in der vorhergehenden Spalte angelegt wird.