DE2622346A1

DE2622346A1 - Digitale schaltzentrale

Info

Publication number: DE2622346A1
Application number: DE19762622346
Authority: DE
Inventors: Peter Alexander Birnie
Original assignee: Post Office
Current assignee: Post Office
Priority date: 1975-05-19
Filing date: 1976-05-19
Publication date: 1976-12-02
Also published as: CA1071742A; JPS522107A; SE7605411L; BE842001A; NL7605307A; GB1540998A; AU1401476A; FR2312162A1; US4060698A; AU504954B2

Description

Beschreibung
zum latentgesuch

der j-·irma ϊΌ^'ϋ C/i'IC-b, London Mi-' 6IiC / England

betreffend:
"Digitale Behaltzentrale"

!de j^rfindung betrifft eine digitale Schaltzentrale in Zeitmultiplex ('I^lJjM)-i_<achrichtensysteinen_f in welchen lulskodemodulation(PGK) zum übermitteln von Information verwendet wird, und wobei keine Demodulation-Hückmodulation der Information bei dein öchaltvorgang vorgenommen wird. Die zu übertragende Information kann in Form von Sprache oder von Daten vorliegen und kann auf irgendeine geeignete Weise in PCM-i'orm umgesetzt werden. &ach der übertragung können die Daten wieder in. ihre lirsprungsform rückumgesetzt werden·

In einem üblichen Pulskodemodulations-Signalsystem wird Jede von 32 verschiedenen Gruppen von Daten oder Kanälen mittels einer Abfragefolge von 8 kHz abgefragt, und jeder abgefragte V.ert wird in eine digitale e-Bit-i'orm umgewandelt und seriell übertragen,wobei er mit den entsprechenden Abfragewerten der übrigen 31 Datengruppen verschachtelt ist· Folglich werden in einem Zeitintervall von 125 /usek 32 8-Bitworte nacheinander seriell übertragen· Infolgedessen beträgt die Zeit für ein einzelnes 8-Bit-Viort, welches einen Abfragewert eines PCK-Kanals darstellt, 125/32/usek oder 3,9 /usek· Dies ergibt eine liitgeschwindigkeit in dem Signalsystem von 2,048 Milz·

609849/0328

In einer vorgeschlagenen Ausführungsform eines digitalen Schaltzentrums sind 16 PCM-Signalsysteme der vorbeschriebenen Art angeordnet, die mittels des SchaltZentrums empfangen und übertragen werden. Dies wird bewirkt durch die Verbindung eines Kanals eines ankommenden FCM-Signalsystems mit einem ausgewählten Kanal eines abgehenden PCM-Signalsystems. Die Schaltzentrale arbeitet, was als Zeit-Zx'/ischenraum-Zeit-Basis bezeichnet wird, so, daß die Signale von den 16 PCK-Signalsyst ernten nacheinander mittels eines Kulitplexers an einen sogenannten Zwischenraum schalter angelegt werden, welcher die multiplexübertragenen Signale mit dem einen oder den anderen von mehreren Demultiplexern verbindet, welche sie in Signale umformen, welche sich für eine übertragung über ein abgehendes PCK-Signalsystem eignen.

Das ankommende PCh-Signalsystem hat einen zeitlichen Aufbau bzw. eine zeitliche Struktur, welche(r) durch die Schaltzentrale festgelegt ist, von welcher es ausgegangen ist, und welche(r) von irgendwelchen Verzögerungen durch die Übertragungsleitung abhängt, über welche sie die jeweilige, bestimmte Schaltzentrale erreicht. In der Schaltzentrale werden die Operationen durch einen örtlichen Taktgeber seitlich gesteuert und infolgedessen muß eine Leitungsabschlußeinheit (LTU)_V-_Org_ese^_easein, um Unterschiede zwischen dem zeitlichen Aufbau des ankommenden PCM-Signalsystems und den Operationen der digitalen Schaltzentrale aufzunehmen, welche durch den örtlichen !Taktgeber bestimmt werden. Dieser Vorgang wird normalerweise als ein Ausrichten bzw. Angleichen des ankommenden PCM-Systems bezeichnet und wird mit Hilfe von Speichereinrichtungen für die ankommenden Signale durchgeführt.

Die Zeit zum Einschreiben in diesen Speicher hängt davon ab, von welchem Kanal des PCM-Signalsystems das Signal erhalten wird, und die Zeit zum Auslesen des Speichers hängt von dem Signalübertragungsweg ab, der in der Schaltzentrale festgelegt werden muß, da ein Multiplexer verwendet wird, um einen Teil der Bahnauswahl durchzuführen. Bisher folgt das Suchen nach einem nicht

609849/0328

besetzten Signalübertragungsweg einer vorbestimmten Reihenfolge durch die einzelnen Wege, und der erste gefundene, nicht besetzte Weg wird benutzt. Während der Übertragung eines vorbestimmten Datenblocks oder beispielsweise eines Telefongesprächs können jedoch Veränderungen und Abweichungen zwischen dem zeitlichen Aufbau des ankommenden PCM-Signalsystems und dem örtlichen zeitlichen Aufbau in der Schaltzentrale vorkommen, was auf das Einschreiben eines Abtastwertes eines bestimmten Zeitabschnittes in einen Ausrichtspeicher zu im Grunde genommen demselben Zeitpunkt hinausläuft, wenn der vorherige Abtastwert desselben Zeitabschnitts aus dem Speicher mittels des Multiplexers ausgelesen wird. Wenn ein Beinahezusammenfallen des Auslesens und des Einschreibens vorkommt, kann eine Entstellung bzw. Verfälschung der gespeicherten Information stattfinden. Dies hat dann zur IOlge, daß der vorherige Abtastwert des in Betracht gezogenen Zeitabschnittes abgeworfen oder wiederholt wird.

Mit der Erfindung soll daher eine Entstellung oder Verfälschung vermieden werden, die, wie vorstehend ausgeführt, vorkommen kann.

Gemäß der Erfindung ist daher eine digitale Schaltzentrale geschaffen mit einer ersten Gruppe von Signalspeichern, die geschaltet sind, um die Signale einer Gruppe von Pulskodemodulation (POM)-Signalsystemen aufzunehmen, wobei jeder Signalspeicher eine Anzahl von Registern zum Speichern von Signalen einer entsprechenden Anzahl von Kanälen des jeweiligen PCM-Signalsystems aufweist, und mit einer Schalteinrichtung, um Signale von den Signalspeichern der ersten Gruppe in der Weise zu erhalten, daß Signalübertragungswege von den Registern der Signalepeicher aus geschaffen werden, wobei eine Einrichtung vorgesehen ist, um die Ausbildung eines bestimmten Signalübertragungsweges von einem Register aus zu verhindern, wenn dieser Weg dazu führen würde, daß er geringer bzw. schlechter ist als ein vorbestimmtes Zeitintervall zwischen dem Empfang von Signalen durch das bestimmte Register und der Abgabe von Signalen von diesem Register.

609849/0328

Bei der ochaffung eines Signalübertragungswegs in der Schaltzentrale, welche als Schalteinrichtung einen Multiplexer, einen Zwxßchenraumschalter und einen Demultiplexer aufweist, wird üblicherweise der erste übertragungsweg gewählt, welcher aufgrund einer buche durch die Cbertragungswege gefunden worden ist, und welcher für eine Benutzung zur Verfügung steht und nicht "besetzt " ist. Auf diese Weise wird die Auswahl in Abhängigkeit von einem Besetzt/Preizeichen durchgeführt. In einer Ausführungsform der Erfindung wird ein falsches "Besetztzeichen" erzeugt, wenn die Einschreibe- und Ausleseze5.ten des jeweiligen bestimmten Registers zu nahe beieinander liegen.

Kachstehend wird die Erfindung anhand einer bevorzugten Ausführungsform unter Bezugnahme auf die anliegenden Zeichnungen im einzelnen erläutert· Es zeigen:

Fig. 1 ein schematisches Schaltbild einer Ausführungsform einer Schaltzentrale gemäß der Erfindung;

I'ig. 2A bis 2D Darstellungen zur Erläuterung der Arbeitsweise der Erfindung; und

lig. 3 ein Blockschaltbild, in welchem im einzelnen der Inhalt einer in Pig· 1 verwendeten falschen "Besetzteinheit" dargestellt ist.

Die zu beschreibende Schaltzentrale weist als Eingang und Ausgang PCM-Signal ,systeme mit 32 Kanälen der vorbeschriebenen Art auf. Die in Fig. 1 dargestellte Schaltzentrale hat einen Zwischenraumschalter 4 mit einer Anzahl Eingänge, welche jeweils mit einer Anzahl Ausgänge verbindbar sind. Multiplexer 3 und 13» die jeweils 16 Eingänge haben, sind mit zwei der Eingänge des Schalters 4 verbunden, während Demultiplexer 7 und 17» die jeweils 16 Ausgänge haben, mit zwei der Ausgänge des Schalters verbunden sind. Der Schalter 4, die Multiplexer 3 und 13 sowie die Demultiplexer 7 und 17 werden alle mittels eines Steuersystems 6 gesteuert.

60984 97 0328

Jeder Multiplexer gibt an seinem Ausgang eine Folge von jeweils 8-Bit-Worten al», die von den Eingängen her an dem Multiplexer erhalten worden sind; der Schalter 4 verbindet jederzeit d.h. immer den Ausgang des Multiplexers mit dem Eingang eines der Demultiplexer, wobei der Multiplexer gesteuert durch das Steuersystem 6 synchron arbeitet, um so ein 88-Bit-Wort von einem bestimmten Eingang des Multiplexers an einen ausgewählten Demultiplexer anzulegen, wo er einem bestimmten Ausgang zugeführt wird, um die geforderte Verbindung abzuschließen bzw. zu beenden. Dieses Schalten wird für jedes 8-Bit-Wort an jedem Eingang jedes Multiplexers durchgeführt, und offensichtlich arbeiten sowohl die Multiplexer als auch die Demultiplexer azyklisch.

Mit den Eingängen des Multiplexers 3 sind Leitungsabschlußeinheiten (L.T.U.) und Speicher 2A bis 2P verbunden. In jeder Leitmgsabschlußeinheit und in jedem Speicher werden die Signale eines ankommenden PCM-Signalsystems zu einem bestimmten Zeitpunkt aus einer SeriSt-in eine Parallelform von 8 Bits umgewandelt und jedes 8-Bit-Wort wird an einen Pufferspeicher übertragen. Von dem Pufferspeicher wird das 8-Bit-Wort parallel an ein System oder einen Sprachspeicher zu dem einen oder dem anderen von zwei verschiedenen Zeitpunkten in einem Arbeitszyklus bzw. -ablauf des Systemspeichers· Der Arbeitszyklus oder -ablauf des Systemspeichers weist 18 derartiger Zeitpunkte auf, von welchen zwei die gerade erwähnten Schreibzeitpunkte sind, welche als der erste und der zehnte Zeitpunkt in dem Zyklus auftreten, während die übrigen 16 Zeitpunkte verfügbar sind, um den Speicher zu 16 verschiedenen Zeiten mittels des Multiplexers auszulesen, um die Information an den Schalter 4 anzulegen.

16 Eingänge 1A bis 1P sind mit den 16 Leitungsabschlußeinheiten und den Speichern 2Δ bis 2P verbunden. Die Signalausgänge der Einheiten 2A bis 2P sind mit dem 16 : 1- Multiplexer 5 verbunden, dessen Ausgang an den Schalter 4 angelegt wird. Eine zweite Gruppe von 16 Eingängen 11A bis 11P ist über 16 Leitungsabschlußeinheiten und Speicher 12A bis 12P angeschaltet, während der

609849/0328

andere 16 : 1-Multiplexer 13 mit dem Schalter 4 verbunden ist. Andere Ausgänge, deren Art noch beschrieben wird, werden von den Einheiten 2A bis 2P einer falschen Besetzteinheit 5 zugeführt, In ähnlicher ',/eise werden die anderen Ausgänge von den Uinheiten 12A bis 121- einer falschen Besetzteinheit 15 zugeführt. Ausgänge von den felschen Besetzteinheiten werden dem Steuersystem 6 zugeführt, welches angeschaltet ist, um die Multiplexer 3 und 13 sowie den Schalter 14 in bekannter Weise zu betreiben, um so Signalübertragungswege über den Schalter 4 herzustellen·

Die Ausgänge von dem Behälter 4 werden über die Demultiplexer 7 und 17 an Ausgängsübertragungseinheiten 8A bis 81 und 18A bis 18P angelegt. Leitungen 9λ bis 9P sind jeweils mit den Ausgangsübertragungseil höiten 8A bis 8P verbunden, um PCM-Signalsysteme von dem Schaltzentrum zu übertragen. In ähnlicher Weise sind die Ausgangsübertragungseinheiten 18Δ bis 18P verbunden, um PCH-Signal systeme an Leitungen 19A bis 19P zu übertragen. Das Steuersystem 6 steuert auch die Demultiplexer 7 und 17.

XJm die Pig. 1 zu vereinfachen, ist viel von der Logik zum Herstellen einer Verbindung durch das Schaltzentrum weggelassen worden, da sie den üblichen Aufbau haben würde. Es soll nun eine Verbindung zwischen dem Kanal 3 des PGM-Signalsystems, das an dem Schaltzentrum über die Leitung 1B ankommt, und dem Kanal 5 des PCM-Kanalsystems hergestellt werden, das von dem Schaltzentrum über die Leitung 19A abgeht. Hierbei wird angenommen, daß dies eine Gegensprechverbindung ist, und daß die Signale auf dem Kanal 3 des PCM-Signalsystems, die auf der Leitung 1B ankommen, von derselben Stelle stammen, welche der Kanal 3 des PCM-Signalsystems empfangen würde, die auf einer Leitung 9B abgehen. In ähnlicher Weise stammen die Signale auf Kanal 5 des PCM-Signalsystems, die auf der Leitung 11A ankommen, von der Stelle, welche den Kanal 5 äes PCM-Signalsystems empfängt, aer auf der Leitung 19A abgeht.

609849/0328

Aufeinanderfolgende 8-Bit-Worte, die im Kanal 3 des PCM-Systems auf der Leitung 1B empfangen werden, werden beispielsweise in einem nicht dargestellten Register A des Speichers in der Einheit ZB gespeichert. Nach ihrer Aufnahme in dem Register A wird das 8-Bit-Wort mittels des Multiplexers 3 zu einem Zeitpunkt ausgelesen, welcher mittels des Steuersystems 6 bestimmt wird, und das Wort wird dann über den Schalter 4 und den Demultiplexer 17 beispielsweise an ein nicht dargestelltes Register B in der Ausgangsübertragungseinheit 18A übertragen, wobei von dem Register B aus die Signale gebildet werden, um den Kanal 5 des auf der Leitung 19A abgehenden PCM-Signalsystems zu schaffen. Ein ähnliche: Signalübertragungsweg wird gleichzeitig zwischen einem Register in der Einheit 12A und einem Register in der Einheit 8B hergestellt. Infolgedessen erhält offensichtlich beispielsweise das Register A in der Einheit 2B Signale zu Zeitpunkten, welche von dem zeitlichen Aufbau bzw. der zeitlichen Struktur des ankommenden PDM-Signalsystems abhängen, und wird zu Zeitpunkten ausgelesen, welche durch den Signalübertragungsweg über den Multiplexer 3, den Demultiplexer 17 und den Schalter 4 gesteuert durch das Steuersystem 6 festgelegt sind. Auch dürfte eine gewisse Anpassungsfähigkeit in der Wahl des Auslesezeitpunkts des Registers A wahrscheinlich vorhanden sein, vorausgesetzt, daß das Schaltzentrum nicht mit Anrufen überlastet ist. Hierbei wird angenommen bzw. vorausgesetzt, daß das Steuersystem 6 Einrichtungen aufweist, um ein ⁿBesetzt-/Freizeichen zu erzeugen, um anzuzeigen, welche der Signalübertragungswege über die Multiplexer und Demultiplexer benutzt (d.h. feelegt sind ) und welphe für eine Benutzung verfügbar sind. Die ein falsches Besetztzeichen abgebenden Einheiten 5 und 15 sind, wie unten noch besehrieben wird, vorgesehen, und werden betrieben, um bestimmte Signalübertragungswege als "besetzt" anzuzeigen, welche in Wirklichkeit nicht besetzt sind, was jedoch in der noch zu beschreibenden Weise zu einer Entstellung bzw. Verfälschung der Signale führen würde.

Die Arbeitsweise eines Registers in dem Speicher, welcher der Leitungsabschlußeinheit zugeordnet ist, wird nunmehr beschrieben.

609849/0328

Dieser speicher enthält 32 Register, von welchen jedes ein 8-Bit-lvort speichern kann und die jeweils einem bestimmten Kanal des ankommenden PCM-Signalsystems zugeordnet sind. Aufgrund der in dem PCM-System verwendeten Abtast- bzw. Abfragefolge von 8 kHz beträgt die Zykluszeit, um irgendeines der Register in dem Speicher wieder auf den neuesten Stand zu bringen, 125 /usek.

In I^|lig. 2A wird der Kreis um einen Mittelpunkt 0 im Uhrzeigersinn in 125 /Usek beschrieben, und der Vektor OA stellt den Zeitpunkt des Einschreib ens eines 8-Bit-\vortes dar, das parallel in das jeweilige Register eingeschrieben wird. Einmal wahrend des 125yusek-Zyklus wird das Register, ohne daß es gelöscht wird, von dem Multiplexer 3 gelesen, und der Lesezeitpunkt ist durch den Vektor GE dargestellt. 125/sek nachdem ein Wort in das Register eingeschrieben worden ist, wird es zusammen mit einem auf den neuesten Stand gebrachten frort überschrieben, und anschließend wird dieses auf den neuesten Stand gebrachte Wort gelesen, bis ein weiteres auf den neuesten Stand gebrachtes Wort in das Register eingeschrieben wird. Der Winkel ρ zwischen den Vektoren CA und OB gibt den Zeitunterschied zwischen dem Einschreiben und dem Auslesen an.

Wenn der zeitliche Aufbau bzw. die zeitliche Struktur des ankommenden PCM-Signalsystems so ist, daß die Bild-(bzw. Wort-) folge etwas schneller ist als die des örtlichen Zeitablaufs, dann dreht sich der Vektor OB bezüglich des Vektors OA nach rechts, so daß sie nahe beieinander liegen, wie in Pig. 2B gezeigt ist. Es findet jedoch keine Entstellung bzw. Verfälschung der in dem Register gespeicherten Information statt, wenn nicht der Lesevektor OB mit dem Schreibvektor OA zusammenfällt. Eine Entstellung bzw. Verfälschung kommt vor, da bestimmte aus dem Register ausgelesene Ziffern bzw. Stellen solche sind, die vor dem Einschreibvorgang vorhanden sind und andere solche sind, die erst nach dem Einschreibvorgang vorhanden sind. Darüber hinaus kann es zu einer Verfälschung wegen der begrenzten Zeit welche für ein Speicherelement in dem Register erforder-

609849/0328

lieh ist, um auf angelegte Informationsimpulse zu reagieren. Eine ähnliche Lage würde sich ergeben, wenn die ankommende Eild-(bzw. Wort-)folge niedriger wäre als die örtliche Bild- bzw. Wortfolge, außer daß der Vektor OB sich entgegen dem Uhrzeigersinn bezüglich des Vektors OA drehen würde und ihn von rechts nach links faeizen würde.

Um eine Entstellung bzw. Verfälschung zu vermeiden, muß infolgedessen verhindert werden, daß der Vektor OB den Vektor OA kreuzt. Die Drehgeschwindigkeit des Vektors OB bezüglich des Vektors OA würde recht klein sein, und möglicherweise nicht mehr als 1/32 einer Umdrehung (d.h. eine Kanalperiode oder 3,9/Usek) in 20 min. betragen, so daß die Möglichkeit einer Entstellung bzw. Verfälschung beispielsweise in einem Gespräch von^min im Grunde genommen ausgeschlossen ist, wenn festgelegt ist, daß es nicht zulässig ist, daß der Vektor OB vom Beginn des Gesprächs an entweder in positiver oder in negativer Richtung in einem Bereich von 3,9 /usek bezogen auf den Vektor OA vorhanden ist. Hierbei ist zu berücksichtigen, daß der Vektor OB sowohl im Uhrzeigersinn als auch entgegen dem Uhrzeigersinn weglaufen kann; wenn bekannt ist, daß das Weglaufen wahrscheinlich in einer bestimmten Richtung, beispielsweise entgegen dem Uhrzeigersinn erfolgt, dann ist es bei dem in Fig. 2C dargestellten iall klar« daß eine viel längere Zeit verstreicht, bevor der Vektor OB den Vektor OA kauzt, wenn das Weglaufen entgegen dem Uhrzeigersinn erfolgt, als wenn es im Uhrzeigersinn erfolgt.

Entsprechend einem Beispiel der Erfindung ist folglich vorgeschlagen worden, sicherzustellen, daß kein Signalübertragungsweg geschaffen werden kann, welcher das Auslesen eines Registers während der Dauer eines Zwischenraums oder während 3»9/Usek zur Folge haben würde, wobei Information in das Register zu dem Zeitpunkt eingelesen würde, an welchem die Verbindung hergestellt ist. Auf diese V/eise würde, wie in Pig. 2D dargestellt ist, ein Signalübertragungsweg, bei welchem der Lesevektor in dem Sektor GED liegen müßte, hergestellt werden können, während er nicht für den Weg hergestellt werden könnte, wenn der ¥ektor OB in dem Sektor CAD liegen müßte.

6098A9/0328

- ίο -

Lei einer Ausi'ühruiiksioria der Lrxin&uiie ist vorgeschlagen wox'&en, dt s ein Besetzt-/l<'reiz eichen abgebende System zu benutzen, das während der Suche nach einen verfügbaren Signalübertragungsweg verwendet worden ist, um die Herstellung eines derartigen Iveges zu verhindern, bei welchem die Lese- und uchreibzeitpunkte eines liegisters zu nahe beieinander liegen müßten.

In i'ig. 3 ist in i'orin eines Blockschaltbildes ein Ausführungsbeispiel einer schaltungsanordnung zur Schaffung eines falschen "Besetzt-Ausgangs" zur Durchführung dieser Ausführungsform der Erfindung dargestellt. i'eile der rig. 5» welche denen der Pig. 1 entsprechen, sind mit denselben Bezugsζeichen wie in Pig. 1 bezeichnet. Um die Darstellung in i'ig. 3> zu erleichtern, sind die Einheiten 2ü, 213 bis 2x der x-'ig. 1 in die Leitungsabschlußeinheiten 2A¹ bis 21-' und in die speicher 2a" bis 2I''^S aufgeteilt worden. In jeder der Leitungsabschlußeinheiten 2A¹ bis 2P¹, wird ein Bildstartimpuls, der entsprechend der zeitlichen Struktur des ankommenden 1 CK-äignalsystenis zeitlich gesteuert ist, erzeugt und als ein Eingang an einen 16 : 1-Multiplexer 21 angelegt. Dieser Startimpuls tritt nicht zu Beginn der Bild- bzw. Datenfolge auf, stimmt aber mit dem Bit 8 des Zwischenraums C überein. Der Γ-iultiplexer 21 erhält als weiteren Eingang über Leitungen 25 ein 4~Bit-Vort, welches als die ankommende Systemadresse bezeichnet wird und anzeigt, welches von den 16 PCK-bignalsystemen der Multiplexer 21 zu wählen hat und aus welchen ein Startimpuls erhalten wird, um ihn an einen 8-Bit-Zähler 22 anzulegen. Der Zähler 22 ist über Leitungen 26 voreinstellbar und kann entsprechend dem über eine Leitung 27 angelegten Steuersignal vorwärts oder rückwärts zählen. Von 8 Leitungen 26 sind die drei, die den drei niedrigstwertigen Bits zugeordnet sind, so geschaltet, daß eine "0" in diese drei Ziffernstellen eingesetzt werden, während die den fünf hcherwertigen Bits zugeordneten Leitungen so geschaltet sind, um eine ankommende Adresse zu erhalten, welche den zeitlichen Zwischenraum oder Kanal des jeweiligen ankommenden ICM-Signalsystems kennzeichnet, mit welchem die Schaltung zu diesem Zeitpunkt befaßt ist. Der Ausgang des Multiplexers 21 wird auch an den Setzeingang einer RS-Triggerstrufe 23 angelegt, deren Q-Ausgang mit der Leitung 27 verbunden

609849/0328

ist. Der Zähler 27 gibt ein Ausgangssignal an eine Leitung 28 ab, wenn der Zählerstand in dem Zähler null ist; hierzu ist die Leitung 28 mit dem Rücksetzeingang der Triggerstufe 2$ verbunden, um so die Triggerstufe 2$ in den Zustand "null" zurückzusetzen, wenn der Zähler 22 einen Zählerstand 0 enthält, d.h. alle Ziffern "0" sind. !Fünf Ausgangsleitungen 29 des Zählers 22 sind jeweils mit den fünf höchstwertigen Stufen des Zählers und als Eingänge mit einem ODER-Glied 24 mit fünf Eingängen verbunden, so daß, wenn die fünf höchstwertigen Bits in dem Zähler 22 alle null sind, das ODER-Glied 24 einen Ausgang "0" an seiner Ausgangsleitung 30 abgibt, wobei dieser Ausgang dazu benutzt wird, um ein falsches "Besetztsignal" zu erzeugen.

Während des Betriebs der in J?ig. 3 dargestellten Schaltung, weist die Zahl, welche in den Zähler 22 über die Leitungen 26 eingegeben worden ist, als ihre fünf höchstwertigen Stellen die Zahl des Zwischenraumes auf, mit welcher die Schaltung befaßt ist, und weist Nullen an den drei niedrigstwertigen Zifferstellen auf. Ein Taktgeber 51, welcher durch den mittels des Kiultiplexers 21 ausgewählten Startimpuls gestartet wird, gibt Taktimpulse mit . 4,632 &Hz ab, von welchen jeder neunte Impuls fehlt. Biese Taktimpulswellenform entspricht dea 16 Leseimpuls⁰¹¹* ^⁰ in der Beschreibung der Patentanmeldung (der britischen Patentanmeldung 1521/75) ausgeführt ist· Durch daß Fehlen jedes neunten Impulses ergeben sich Einschreibmöglichkeiten für den Speicher, wie in der vorstehend angeführten Patentanmeldung beschrieben ist.

Das Eingeben einer Zahl in den Zähler 22 ist auch vorgesehen, um die Triggerstufe 23 zu setzen, um so zu bewirken, daß der Zähler 22 abwärts d.h. rückwärts zählt. Wenn der Startimpuls mit dem Bit 8 des Zwischenraumes 0 übereinstimmt, wird der Zählerstand in dem Zähler 22 vermindert, bis die fünf höchst- · wertigen Ziffern null sind, wenn das erste Bit des ausgewählten Zwischenraumes eintrifft. Während des siebten, sechsten .··. letzten Leseimpulses vor dem Einschreibimpuls dieses Zwischen-

60 9849/0328

raums, wird dei Gesamtzählerstand in dem Zähler von CCCCCIIC,

00000101, bis auf OGOCCGOO vermindert. Wenn überall Nullen

erscheinen, wird ein Signal auf der Leitung 28 erzeugt, welches die Triggerstufe 23 zurückstellt und bewirkt, daß dex* Zähler 22 aufwärts d.h. vorwärts zählt.

Während 14 der Ausgangsimpulse des Taktgebers 51 geht der Gesamtzählerstand in den Zähler 22 von Ü000G111 bis auf GOCGuCOG zurück und steigt dann wieder bis C000C111 an. Während dieser Periode (16 Ziffern einschließlich der Eiidimpulse) sind die fünf höchstwertigen Stellen in dem Zähler 22 alle null, und bewirken, wenn sie an das ODER-Glied 24 angelegt sind, daß das ODER-Glied einen Ausgang "G" während dieser gesamten Zeit abgibt. Der Ausgang "O" des ODUH-Glieds 24 wird verwendet, um einen falschen "Besetztzustand" in den Auswählschaltungen des Steuersystems 6 der Pig. 1 zu erzwingen und verhindert dadurch die Bestimmung eines Signalübertragungsweges, auf welchem die Lese-: und Schreib Zeitpunkte des Registers des Speichers zeitlich näher beieinander sind als acht Bit.

Da die zeitliche Steuerung des abgehenden PCM-Signalsystems mittels des örtlichen (Taktgebers bestimmt wird, zeigen sich keine Schwierigkeiten, welche infolge der relativen Verschiebung zwischen dem Zeitablauf des FCM-Signalsystems und dem örtlichen Zeitablauf entstehen, und infolgedessen braucht für die abgehenden Schaltungen keine ein falsches Besetztzeichen abgebende Einheit vorgesehen zu sein. V<enn jedoch die zeitliche Steuerung der abgehenden PCM-Signalsysteme durch einen anderen Taktgeber als den örtlichen Taktgeber festgelegt werden, könnte eine zusätzliche, falsche Besetztzeichen abgebende Einheit vorgesehen sein, um irgendwelche Schwierigkeiten zu vermeiden, die auf der relativen Verschiebung von zwei Zeitabläufen herrühren können*

In der vorstehend in den Grundzügen beschriebenen Leitungsab-Bchlußeinheit ist die zeitliche Steuerung des Einschreibvorgangs in einem Speicher veränderlich» und in einem Ausführungsbeispiel sind zwei verschiedene Zeitpunkte für die Zeitßteuervorgänge vor-

609849/0328

gesehen, welche mit P. und P~ bezeichnet sind· Da die Wahl der Zeitpunkte P^, und Pp von Paktoren abhängt, welche in der vorliegenden Anmeldung nicht berücksichtigt zu werden brauchen, muß offensichtlich nur der t ktgesteuerte Zeitpunkt betrachtet werden, welcher beliebig zwischen den Zeitpunkten P^, und ?2 veränderlich ist, so daß das Setzen der Begrenzungszeitpunkte für den Lesevorgang, welcher vorstehend als das 8-Bitfache des Linschreibzeitpunktes beschrieben worden ist, nicht ohne weiteres erreicht werden kann· Pur dieses Problem gibt es daher zwei Lösungen. Bei der ersten Lösung wird angenommen, daß die Toleranz beim Auswandern in einer Richtung von 8 Bits auf 4 Bits herabgesetzt wird, aber andererseits auch von 8 Bits auf 12 Bits ansteigen kann. Bei der zweiten Lösung wird angenommen, daß ein hypothetischer Schreibimpuls in der Mitte zwischen den Zeitpunkten P1 und P2 auftritt, so daß die Auswanderungstoleranzen 6 Bits oder 10 Bits in der einen Richtung und 10 Bits oder 6 Bits in der anderen Richtung in Abhängigkeit davon sind, ob der Zeitpunkt P1 oder P2 gewählt ist.

In der vorstehenden Beschreibung ist angenommen worden, daß eine Toleranz von 8 Bits ausreicht, um eine Entstellung oder Verfälschung der Information während der Dauer eines normalen Gesprächs, beispielsweise von 5 min zu vermeiden. Wenn dies sich unter besonderen Umständen als nicht ausrechend erweist, wäre es möglich, den verbotenen Bereich CAD in 3?ig. 2D zu verbreitern, wobei möglicherweise die Schwierigkeit etwas größer wird, Signalübertragungswege über den Multiplexer, den Schalter und den Demultiplexer herzustellen·

Die Erfindung kann auch in Verbindung mit anderen Arten von Leitungsabschlußeinheiten und Schaltzentralen als den vorbeschriebenen verwendet werden, vorausgesetzt allerdings, daß ein Sprach- oder Systemspeicher als Pufferspeicher-eingang eines Multiplexers verwendet wird.

Patentansprüche

609849/032 8

Claims

- 14 Patentansprüche

/ 1y Digitale Schaltzentrale, gekennzeichnet durch eine erste Gruppe von oignalspeichem, die geschaltet sind, um die Signale einer uruppe von Impulfckodemodulation (ICK)-Signalsysteicen zu erhalten, wobei jeder Signalspeicher eine •aizahl Kegistex* zum Speichern von Signalen einer entsprechenden anzahl Kanäle des jeweiligen 1GL-üignalsystems hat, und durch eine damit verbundene Schalteinrichtung, um Signale von den Signalspeichern der ersten Gruppe in der »/eise zu erhalten, um ^ignalübertragungsv;ege von den Registern der Signalspeicher herzustellen, wobei eine Einrichtung vorgesehen ist, um die AushMdung eines bestimmten SignalÜberüraguiigsweges von einem Register zu verhindern, wenn dieser Leg dazu führen würde, daß er geringer bzw. schlechter ist als ein vorbestimmtes Zeitintervall zwischen dem Empfang von Signalen mittels des bestimmten registers und der Abgabe von Signalen von diesem Register.
2. Digitale Schaltzentrale nach Anspruch 1, ^gekennzeichnet durch eine Steuereinrichtung zum Steuern der Zeitpunkts^ an welchen Signale von den Signalspeichern mittels der Schalteinrichtung erhalten werden, um so die erforderlichen SignalÜbertragungswege zu schaffen, wobei die Steuereinrichtung eine Einrichtung zum Suchen zwischen entsprechenden Signalübertragungswegen, um einen V.eg auszuwählen, um eine geforderte Signalverbindung durchzuführen, und eine Einrichtung zum Erzeugen eines Besetztsignales aufweist, wenn ein bestimmter Signalübertragungsweg nicht verfügbar ist, wobei die Sucheinrichtung auf ein Besetztsignal anspricht, damit sie keinen Signalübertragungsweg aussucht, welchernicht verfügbar ist, und wobei die Einrichtung, die dies verhindert eine Einrichtung zum Erzeugen eines falschen Besetztsignals aufweist, um dadurch zu verhindern, daß die Sucheinrichtung einen Signalübertragungsweg auswählt, welcher dazu führen würde, daß ev geringer bzw. schlechter ist als ein vorbestimmtes Zeitintervall zwischen dem Empfang von Signalen durch das Register und dem Erhalt von Signalen von dem Register,

609849/0328

BAD ORIGINAL
3. Digitale Schaltzentrale nach Anspruch 2, dadurch gekennzeichnet, daß die Schalteinrichtung eine Anzahl Multiplexer (3,13), einen Zwischenraumschalter (4), der so geschaltet ist, daß er die Aufgänge der Multiplexer (3»13) erhält, und eine Anzahl Demultiplexer (7»17) aufweist, deren Eingänge mit dem Zwischenraumschalter (4) verbunden sind, wobei die Einänge der Multiplexer (3»13) so geschaltet sind, um über Signalspeicher die Signale der jeweiligen PCM-Signalsysteme zu erhalten, und die Ausgänge der Demultiplexer (7»17) so angeordnet sind, um die Signale für die entsprechenden abgehenden PCM-Signalsysteme zu schaffen, und daß die Steuereinrichtung (6) vorgesehen ist, um einen Wiederholungszyklus von verschiedenen Signalwegen von den Eingängen der Multiplexer (3 »17) über den Zwischenraumschalter (4) zu den Ausgängen der Multiplexer (7»17) herzustellen, wobei jeder Signalweg die Signale eines bestimmten Kanals eines PGM-Signalsysteros enhält.
4. Digitale Schaltzentrale nach Anspruch 3» dadurch gekennzeichnet, daß eine Anzahl von der Anzahl Multiplexer (3»13) zugeordneten Einrichtungen (5»15) vorgesehen ist, um ein falsches Besetztsignal zu erzeugen.
5· Digitale Schaltzentrale nach einem der Ansprüche 2, 3 oder 4, dadurch gekennzeichnet, daß die oder jede Einrichtung (5,15)» die ein falsches Besetztsignal abgibt, mehrstufige Zähler (22) für Taktimpulse und Einrichtungen (24) aufweist, welche auf die Ausgänge der Anzahl Stufen des Zählers (22) an sprechen, um das falsche Besetztsignal zu erzeugen.
6. Digitale Schaltzentrale nach Anspruch 5t gekennzeichnet durch eine Einrichtung (31) zum Einstellen eines Anfangszustandes in Abhängigkeit von dem ZeitZwischenraum des ^ewLligen Kanals in dem Zähler (22) und durch eine Einrichtung (23) zum Steuern des Anlegens der Zählimpulse an den Zähler (22) in Abhängigkeit von einer Bezugszeit des PCM-Systems, zu welchem der bestimmte Kanal gehört, wobei der Zähler (22) einen vorbestimmten Gesamtzählerstand speichert, wenn das Register für den bestimmten

60 9 8 Λ 9/0 3.2 8

Iianal oi^iiale erhält.

7· Di^. ale Schaltzentrale nacli Anspruch 6, dadurch g e k e η ti— zeichnet, daß der voz^besticjate Gesamtzahl erstand null
ist und eine Üinriclrbunc vorgesohen iat, um die Zänlrichtung des Zähl ex's (22) unzukehz'en, v;enn der Zählerstand in den Zähler (22) null erreicht.

60 9 849/0328

Leerseite