DE2619238B2 - Verfahren und Anordnung zur zeitlichen Einordnung von unabhängigen Operationen, die in einem elektronischen Schaltungssystem ablaufen - Google Patents
Verfahren und Anordnung zur zeitlichen Einordnung von unabhängigen Operationen, die in einem elektronischen Schaltungssystem ablaufenInfo
- Publication number
- DE2619238B2 DE2619238B2 DE19762619238 DE2619238A DE2619238B2 DE 2619238 B2 DE2619238 B2 DE 2619238B2 DE 19762619238 DE19762619238 DE 19762619238 DE 2619238 A DE2619238 A DE 2619238A DE 2619238 B2 DE2619238 B2 DE 2619238B2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- type
- operations
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren nach dem Oberbegriff des I lauptanspruehes und auf Anordnungen
zur Durchführung dieses Verfahrens.
Bei komplexen elektronischen Schaltungsanordnungen bzw. Schaltungssysiemen tritt des öfteren der Fall
ein, daß verschiedenartige Operationen, die zu ihrer Durchführung mindestens wesentliche Teile des Schaltungssystems
gemeinsam benötigen, genau oder fast gleichzeitig durch voneinander unabhängige Aufrufe
angefordert werden. Ein wichtiges Beispiel für solche Operationen sind die extern angeforderten Speicherzugriffe
und die intern ausgelösten Operationen für die Regenerierung der gespeicherten Informationen in
dynamischen Halbleiterspcichcrn (MOS-Speicher).
J" Da die Operationen unter den angegebenen Voraussetzungen
nicht gleichzeitig ablaufen können, muß für ihre zweckmäßige zeitliche Einordnung gesorgt werden.
Bisher wurde dieses Problem durch die Unterteilung des Zciiabkiufs in Intervalle (Taktraster) und durch die
1Γ) Zuordnung der unterschiedlichen Operationen zu
verschiedenen Taktintervallen gelöst. Da somit bestimmte Anforderungen auch nur zu bestimmten
Zeitpunkten bearbeitet werden, können Zeitverluste entstehen. Außerdem können bei Überschneidungen
i(l von Taktimpu'iscn und Anforderungssignalen Undefinierte
Auslöseimpulse für die Steuerung auftreten, deren Auswirkungen nur durch zusätzliche Wartezeiten
unschädlich gemacht werden können (vgl. »IEEE Trans. Electron. Comput.«, VoI EC-15, Feb. 1966, Seiten
■'·"' 108—111 und »IEEETrans.Comput.«, April 1973,Seiten
421,422).
Nun kann in vielen Füllen auf die wiederholte, gegebenenfalls sogar regelmäßige Ausführung von
Operationen einer Ar", nicht verzichtet werden, obgleich
r'(| nur die Operationen der anderen Art dem eigentlichen
Besiimmungszweck des .Schaltungssystems entsprechen.
Im Beispiel des dynamischen I lalbleiterspeichers sind das die Regeneneroperationen einerseits und die
externen Speicherziigriffe andererseits. In diesem Fall
''■> sind Zeitverluste, die bei Speicherzugriffen auftreten,
besonders störend. Es ist daher die Aufgabe der Erfindung, ein Verfahren anzugeben, welches die
Entstehung derartiger Zeitverluste auf ein Minimum reduziert.
·>» Diese Aufgabe wird durch die kennzeichnenden
Merkmale des Hauplanspruchs gelöst. Vorteilhafte Anordnungen zur Durchführung dieses Verfahrens sind
den Ansprüchen 2 und 5 /ti entnehmen.
Im folgenden wird die Erfindung anhand von
'■' Aiisführiingsbeispielen, denen die bei dynamischen
Halbleiterspeicher!! auftretenden Gegebenheiten zugrunde
liegen, näher erläutert. Dabei wird auf die Zeichnung Bezug genommen. Es zeigt darin
Fig. 1 ein Diagramm der für die Durchführung des
Verfahrens bedeutsamen Zeitbereiche,
F i g. 2 ein Blockschaltbild mit den für die Einordnungen der Operationen wesentlichen Einrichtungen,
F i g. 3 ein erstes Schaltungsbeispiel,
Fig.4 ein Impulsdiagramm für dir Schaltungsanordnung
nach Fig. 3,
F i g. 5 ein zweites Schaltungsbeispiel,
F i g. 6 ein Impiilsdiagramm für die Schaltungsanordnung
nach Fi g. 5 und m
F i g. 7 ein Impulsdiagramm für den Kollisionsfall.
Die in einem dynamischen Halbleiterspeicher gespeicherten Informationen müssen, wie schon erwähnt
wurde, in mehr oder weniger regelmäßigen Abständen regeneriert werden. Die Periode solcher Regenerier-Zyklen
ist in der Regel so gewählt, daß der zeitliche Abstand zwischen zwei aufeinanderfolgenden Wiederauffrischungszyklen
geringfügig verlängert werden kann, ohne den Speicherinhalt zu gefährden.
Den Anstoß für solche Regenerierzykier geber die
Regenerieranforderungen, die in regelmäßiger Fo/ge in
der speicherinternen Regeneriersteuerung erzeugt werden. Durch die Regenerieranforderungen wird der
Zeitablauf in gleichmäßige Intervalle unterteilt, die wesentlich langer als die für die Durchführung einer
Regenerieroperation selbst erforderliche Zeitdauer lind. Das Impulsdiagramm nach Fig. 1 zeigt in der
ersten Zeile a zwei Regenerieranforderiingeii, die als
positive Impulse angedeutet sind. Als Antwort auf eine Regenerieranforderung läuft nach Zeile c mit einiger *
Verzögerung eine Regenerieroperation ab. Die zwischen dem Beginn einer Anforderung und dem Beginn
einer Operation liegende Zeit wird beispielsweise, wie die Zeile b der F i g. 1 zeigt, durch das Abzahlen von
Impulsen eines schnellen Taktes bestimmt. Die Zeiten i>
zwischen der Beendigung einer Regenerieroperation iind dem Eintreffen einer erneuten Regenerieranforderung,
die sich daran anschließende Verzögerungszeil und die Dauer der Regenerieropenition selbst sind in
der Fig. 1 durch die Bereiche 1 bis 3 gekennzeichnet, w
Sie spielen für die Durchführung des Verfahrens gemäß der Erfindung eine unterschiedliche Rolle.
In jedem beliebigen Augenblick des in der F i g. 1 dargestellten Zeitablaufs kanu eine Anforderung für
einen Speicherzugriff eintreffen. Solche Schreib- oder « Leseoperationen betreffen ebenso wie die Regenerieroperationen
nicht nur die Speicherzellen selbst, sondern auch die zugehörige Ablaufsteuerung, Schreib- und
Leseverstärker und anderes. Externe Speicherzugriffe und Regenerieroperalionen können daher nicht gleich- r>"
/eilig ausgeführt werden.
Externe Anforderungen, die in den Zeitbereich 1 nach Fig.] fallen, werden unverzüglich bearbeitet. Das
gleiche gilt in der Regel für externe Anforderungen, die im Zeitbereich 2 eintreffen. Nunmehr werden jedoch
>"> Maßnahmen für die zeitliche Einordnung ergriffen. In
bestimmten Fällen, die noch näher behandelt werden, können Zeitverluste entstehen. In den Zniibereichen 3
können externe Anforderungen nicht ausgeführt werden, da bereits Regenerieroperationen laufen. Zu wi
beachten ist, dall die Zeitbereiche 2 und .3 im Verhältnis; /um Zeitbereich I sehr viel kür/.er sind, als der
Darstellung nach F ι g. 1 zu entnehmen ist.
Die hei dynamischen 1 lalbleiterspeiehern vorliegenden
Verhältnisse gelten auch fur andere Schaltungssy- "■
stenie, bei denen angeforderte Operationen, die zwei
verschiedenen Grundtypen angehören, mindestens Teile der Schaltungssysteme gemeinsam zu ihrer
Ausführung benötigen. Daoei ist es nicht erforderlich, daß Operationen der einen Art in gleichmäßigen
Abständen angefordert werden, wie das bei den geschilderten Regenerieroperationen der Fall ist.
Jedoch ist zu beachten, daß die beiden Operationsarten nicht völlig gleichberechtigt behandelt werden. Die
Operationen der einen Art werden immer verzögert ausgeführt, während die Operationen der anderen Art
nach einer Anforderung umgehend ablaufen, wenn man von den durch die unvermeidlichen Signallaufzeiten
bedingten geringen Verzögerungszeiten absieht. Ausnahmen liegen nur dann vor, wenn gerade eine
Operation der ersten Art läuft oder die beiden Anforderungen in einer ganz bestimmten Weise
zusammentreffen.
Die F i g. 2 gibt einen Überblick über die zur Einordnung verschiedenartiger, asynchron angeforderter
Operationen notwendigen Einrichtungen in Verbindung mit einem dynamischen Halbleiterspeicher. Der
eigentliche Speicher SP und die ihm zugeordnete Ablaufsteuerung AST, welche die einzelnen Vorgänge
bei der Durchführung von Regenerier-, Schreib- oder Leseoperationen steuert, werden hier nicht näher
betrachtet. Ihr Aufbau und ihre Wirkungsweise sind hinlänglich bekannt und spielen zudem bei den durch -Jie
Erfindung zu lösenden Problemen keine unmittelbare Rolle. Die Regeneriersteuerung RST erzeugt in
regelmäßiger Folge die Regenerieranforderurigen. Zwei Verriegelungsschaltungen KS'1 und VS 2 dienen
dazu, entweder eine Regenerieranforderung RR oder eine externe Anforderung START auf die
Ablaufsteuerung ASTdurchzusehalten. Die Durchschaltung
wird jedoch durch das von der Ablaufsteuerung Α5Γ gelieferte Signal BUSY dann verhindert, wenn der
Speicher noch mit einer vorausgehenden Operation belegt ist. Die Verriegelungsschahungeii VS 1 und V.S'2
werden durch die Ausgangssignale einer Synchronisierschallung SS gesteuert, welche beim gleichzeitigen
Eintreffen oder bei der Überschneidung von zwei Anforderungen die Entscheidung darüber trifft, welche
Anforderung an die Ablaufsteuerung AST weitergegeben
wird. Die Weitergabe beider Anforderungen wird verhindert, solange der Speicher noch belegt ist. In der
Synchronisiersi.haltung werden auch die schon erwähnten, schnell aufeinanderfolgenden Taktimpulse gebildet,
aus denen durch Abzählen die Verzögerungs/eit zwischen dem Eintreffen einer Regenericranforderung
und dem Beginn der Regenericruperation abgeleitet
wird.
Durch die gemäß der Erfindung getroffenen Maßnahmen werden die Wartezeiten für extern angeforderte
Operationen gegenüber den bei ständiger Synchronisierung durchschnittlich auftretenden Wartezeiten (Synchronisierzeitverlusten)
erheblich vermindert. Insbesondere
wird die Gefahr für das Auftreten metastabiler Zustände, die bei gleichzeitigen Anforderungen oder
beim Zusammentreffen eines Taktimpulses mit dem Beginn eines Anfordcrungssignals entstehen können
und zusätzliche Wartezeiten bis /u ihrem Abklingen erzwingen, auf ein Minimum reduziert. Allerdings
können solche Kollisionen grundsätzlich nicht ganz vcrhinderi werden. Es ist jedoch zu beachten, daß
Kollisionen jetzt nur noch eintreten können, wenn eine Regenerieranforderung und eine externe Anforderung
bei ihrem zufälligen Aufeinandertreffen in einer ganz bestimmten zeitlichen Beziehung zueinander stehen.
Das ist im Durchschnitt nur noch sehr selten der Fall. Trotzdem muß durch eine entsprechende Ausbildung
der Schaltungsanordnungen für die Einordnung der Operationen sichergestellt werden, daß eine eindeutige
Entscheidung zugunsten einer Operation der einen oder der anderen Art auch dann zustande kommt.
Im folgenden werden zwei Schaltungsanordnungen näher betrachtet, welche die geschilderte Konfliktsituation
auf verschiedene Weise bewältigen. Bei dem Ausführungsbeispiel nach Fig. 3 entspricht der durch
eine Umrandung aus strichpunktierten Linien hervorgehobene Teil der Synchronisiers'.'haltung SSnach F i g. 2.
Die von der RegeneriersiLuerung RST gelieferte
Regenerieranforderung RR läuft unmittelbar zu einein UND-Glied Gl und gibt gleichzeitig das bisher in
seiner Grundstellung (Q= Φ) festgehaltene, taktflankengesteuerte
D-Flipflop FFi mit einem taklunabhängigen Rücksetzeingang R frei. Ebenfalls gleichzeitig startet die
Regenerieranforderung RR einen Start-Stop-Gcnerator, der aus dem über ein /?C-Glied Ri, Ci
rückgekoppelten Schmitt-Trigger G 2 mit NAND-Verknüpfung der Eingangssignale besteht. Der Start-Stop-Generator
liefert die in Fig. 1, Zeile b dargestellten Zählimpulse. Die Zählimpulse werden über ein UND
Glied G 3 dem Zähleingang Cup eines 4-Bit-Synchronzählers Zi zugeführt. Wenn der Zähler Zl den
Zählerstand 15 erreicht hat, entsteht am Übertragsausgang CVein O-Signal, das über das UND-Glied G 3 die
weitere Eingabe von Zählimpulsen sperrt. Das Übertragungssignal wird durch den Inverter G 4 invertiert und
ebenfalls dem UND-Glied G 1 zugeleitet. Hat nun auch das Signal BUSY den logischen Wert 1, was besagt, daß
der Speicher nicht durch eine Operation belegt ist, dann liefert das UND-Glied CJl ein Ausgangssignal an die
Ablaufsteuerung AST, das die verzögerte Regenerieranfordcrung
darstellt. Die Ablaufsteuerung AST beginnt mit der Regenerieroperation und meldet durch
das Signal BUSY= Φ die augenblickliche Belegung des Speichers. Gleichzeitig wird über nicht dargestellte
Verbindungen die Regenerieranlorderung RR beendet und der Zahler ZX in seine Grundstellung zurückgesetzt.
Kurz bevor der Zähler 21 seinen höchsten Zählerstand erreicht hat und der Ablauf der dadurch
ausgelösten Vorgänge beginnt, nämlich schon beim Zählerstand 14, entsteht am Ausgang des UND-Glieds
G 5, das an die Zählerausgänge B, C und D angeschlossen ist, ein Signal mit dem logischen Wert 1.
Damit wird das bisher ebenfalls in seiner Grundstellung (0=Φ) festgehaltene, taktflankengcsteuerle D-Flipflop
FF2 mit taktunabhängigen Setz- und Rücksetzeingängen S bzw. 77"zur Einstellung freigegeben. Nach einer
kurzen Verzögerungszeit, die durch die Laufzeit über die Verknüpfungsglieder G 6 und G 7 hervorgerufen
wird, wird das Flipflop FFi gesetzt. Am Ausgang des NAND-Glieds GS, das die Ausgänge Q des FHpflops
FFi und Odes Flipflops FF2 zusammenfaßt, entsteht
ein Ausgangssigna] mit dem logischen Wert Φ. Dieses Signal, im folgenden als Start-Sperr-Signal STARTSP,
bezeichnet, verhindert in jedem Fall, daß nunmehr eine evtl. auftretende externe Anforderung STARTübcr das
UND-Glied G9 zur Ablaufsteuerung AST durchgeschaltct wird. Das Signal STARTSP behält seinen
(aktiven) logischen Wert'/' so lange, bis die Rcgenericranforderung
RR wegen der beginnenden Rcgenerieropcration beendet wird und der Ziihler Zl in seine
Grundstellung zurückkehrt. His zum Abschluß der Regenerieroperalion verhindert dann das Signal BUSY
die Übernahme einer externen Anforderung START durch Sperrung des UND-Glieds C»9.
In jedem anderen Zeitpunkt wird eine externe Anforderung STA RT mh einer geringen, die Signallaufzeiten
in den Verknüpfungsgliedern ausgleichenden Zeitverzögerung durch das Verzögerungsglied TD auf
ϊ die Ablaufsteuerung AST weitergegeben, wenn die
Ablaufsteuerung nicht gerade durch ein Signal BUSY='I> die Belegung des Speichers durch eine
vorhergehende, extern angeforderte Operation meldet.
Eine Konfliktsituation tritt dann und nur dann ein
κι wenn eine externe Anforderung ST/lÄT^Übergang vor
Φ auf 1) gleichzeitig mit dem Start-Sperr-Signa
S7.4/?7SP(Übergang von I auf Φ) an dem UND-Glied
G 10 eintrifft. In diesem F'all kann ein Nadelinipuls an'
Setzeingang S des Flipflops FF2 (das kurz_vorhei
freigegeben wurde) entstehen, der am Ausgang Qeiner
metastabilen Zustand hervorrufen kann. Allerdings isi das Zustandekommen eines solchen Zustands durch die
in der F i g. 3 gezeigte Anschaltung des Flipflops FF2 ar sich schon recht unwahrscheinlich.
In Fig. 4 zeigt ein Impulsdiagramm den zeitlicher
Verlauf von Signalen an einigen Punkten der Schal tungsanordnung nach Fig. 3 unter der Voraussetzung
daß das Start-Sperr-Sginal STARTSPund eine externe
Anforderung S7X/^gleichzeitig an den Eingängen de;
2r. UND-Glieds GlO eintreffen. Nach dem Auftreffer
einer Regenerieranforderung RR (Fig. 4, Zeile a verstreicht zunächst eine relativ lange Zeit, bis dei
Zähler Zl den Stand 14 erreicht hat und am Ausgang des UND-Glieds G5 ein Signal (Zeile b) mit derT
JO logischen Wert I entsteht. Der Abstand zwischen der
Signalübergängen in den Zeilen ü und b ist im Vergleich
zu den übrigen Zeitabständen stark verkürzt dargestellt.
Durch das Signal am Ausgang des UND-Glieds GS
wird mit geringer Zeitverzögerung auch das Flipjlop
i'i FFl umgeschaltet, dessen Ausgang Q ebenfalls der
Wert 1 annimmt (Zeile c). Der Ausgang des NAND-Glieds G 8 wird Φ (Zeile d). Trifft nun, wie Vorausgesetz!
wurde, ein externes Anforderungssignal START(ZeWt e) gleichzeitig mit dem Start-Sperr-Signal STARTSPar
•κι den Eingängen des UND-Glieds G 10 ein, dann entstehi
an dessen Ausgang (Zeile I) ein Nadelimpuls mit einei Amplitude, die den Pegel der logischen Φ ganz oder mn
teilweise erreicht. Dieser (negative) Nadelimpuls ver mag das Flipflop FF2 nur in einem metastabiler
■i'i Zustand (Zeile g) zu versetzen, der indessen ausreicht
das NAND-Glied G8 eindeutig anzusteuern. Dei
Ausgang des NAND-Glieds G 8 nimmt daher wiedei den logischen Wert 1 an. Damit geht der Ausgang de;
UND-Glieds G 10 endgültig auf Φ, wodurch das Flipflor
•>o FF2 nunmehr eindeutig gesetzt wird (Q= Φ). Wenn nur
kurz darauf das in der Verzögerungsschaltung TL verzögerte Startsignal am Eingang des UND-Glied:
G 9 eintrifft, trifft es dort eindeutige Verhältnisse an unc wird auf die Ablaufsteuerung /VSTdurchgeschaltet. Du
v> durch weitere Signale (Schreiben, Lesen) nähei
bezeichnete extern ausgelöste Operation läuft an. Da: die Belegung des Speichers anzeigende Signal BUS}
sperrt das UND-Glied G I. Das Signal, das am Ausgan;
des Inverters G4 entsteht, wenn der Zähler Zl dei
mi Stand 15 erreicht hat, kann die Ablaufsteuerung AS',
zunächst nicht erreichen. Es wird erst wirksam, wem der Speicher nicht mehr belegt ist und löst dann eint
etwas verspätete Regenerieroperation aus.
Die F i g. 5 zeigt ein weiteres Ausführungsbeispiei fü
ι.·■ eine Schaltungsanordnung zur zeitlichen Einordnuiij
von Operationen, die durch unabhängige Aufrufi angefordert werden. In diesem Fall wird das bekannt!
Verfahren der Unterteilung des Zcitablaufs in kleini
Intervalle und der Zuordnung der externen Anforderungen
zu diesen Intervallen mitbenutzt (Taktsynchronisierung). Die Taktsynchronisierung erfolgt aber nur dann,
wenn durch eine Regenerieranforderung eine Regenerieroperation eingeleitet werden soll. In allen anderen
Zeitbereichen wird eine externe Anforderung START asynchron und damit unverzüglich bearbeitet, sofern der
Speicher nicht noch durch eine vorausgehende Operation belegt ist. Setzt man jedoch voraus, daß der
Speicher bzw. die Ablaufsteuerung verfügbar sind (BUSY= 1), dann ist das Torsteuersignal SKE=I und
die Torschaltung G18 überträgt eine externe Anforderung START zur Ablaufsteuerung AST. So lange eine
Regenerieranforderung nicht anliegt (Λ/?=Φ), ist
nämlich das Flipflop BFasynchron gesetzt (S3 = 1) und
die übrigen durch die Verknüpfungsglieder CIl, G15,
G 16 und C 17 zusammengefaßten Signale, auf deren Bildung noch näher eingegangen wird, haben folgende
logische Werte: Sl = Φ, 51 = 1,54 = Φ.
Die Zeitintervalle für die Synchronisierung werden von einem Start-Stop-Generator SG, der durch die
Regenerieranforderung RR angestoßen wird, geliefert. Ein mit dem Start-Stop-Generator SG verbundener
Impulsformer />Fliefert zwei Impulsreihen 77Vund TP,
deren Verlauf der F i g. 6, Zeilen b und c zu entnehmen
ist. Die Impulse der beiden Impulsreihen treten wechselseitig mit einem gegenseitigen Abstand von
etwa 80 bis 100 ns auf. Die Impulse der Impulsreihe TN werden u. a. einem Zähler Z2 zugeführt, der nach dem
Eintreffen des 15. Impulses ein Ausgangssignal Sl abgibt, das den Start-Stop-Generator SG anhält. Das
Signal Sl wird ferner dem Informationseingang D des Fiipflops RFund dem UND-Glied GIl zugeführt. Am
zweiten Eingang des UND-Glieds GIl liegt das Signal BUSY, das den augenblicklichen Belegungszustand des
Speichers anzeigt und den Wert 1 aufweist, wenn der Speicher nicht belegt ist. Am Ausgang des UND-Glieds
GIl entsteht eine Änderung des Signalwertes von BY.
Das Signal Sl wird daher in das Flipflop RF übernommen. Ursache für die Änderung des Signals BY
kann aber auch die Beendigung einer laufenden Speicheroperation sein, wenn der maximale Zählerstand
des Zählers Z 2 schon vorher erreicht wurde. Das Ausgangssignal ZWR des Flipflops RF wird von der
durch das UND-Glied G 12 gebildeten Torschaltung durchgelassen, da das Torsteuersignal BYZ inszwischen
den logischen Wert 1 angenommen hat. Das Torstcuersignal BYZ unterscheidet sich von dem Signal BUSY
nur durch eine Verzögerung der abfallenden Flanken, die durch eine Verzögerungsschaltung DL 1 bewirkt
wird. Die angeforderte Regenerieroperation wird ausgeführt. Der Zähler Z2 und das Flipflop RFwerden
über in F i g. 5 nicht dargestellte Verbindungen zurückgesetzt, wenn die Rcgcncricroperation begonnen hat.
Bisher wurde davon ausgegangen, daß bis zum Abschluß der angeforderten Regenerieroperation keine
externe Anforderung eintrifft. Das mit der Annahme einer vorausgehenden Speichcroperalion zurückgesetzte
Flipflop SF(Start-Synchroiiisicrflipflop) wird daher
weder taktgesteuert noch asynchron gesetzt. Dement- «> sprechend liegt der Ausgang des NAND-Glieds G 13
hoch. Das NAND-Glied G 14 liefert ein Ausgangssignal S2, das invers zur Rcgcncricranfordcrung RR ist.
Durch das Ausgangssignal S2 des NAND-Glieds G 14 wird der direkte Zugriff von externen Anfordcrun- μ
gen START zur Ablaufsteuerung AST des Speichers blockiert. Diese Spciehcrvcrricgclung kann jedoch über
das llipflop SF (!'"ig. 5) wieder aufgehoben werden.
Trifft also während der Zeitspanne zwischen dem Beginn einer Regenerieranforderung RR= 1 und der
Ausführung der angeforderten Regenerieroperation eine externe Anforderung STARTeIn (vgl. F i g. 6, Zeile
e), dann wird die extern angeforderte Operation auch noch ausgeführt. Die F i g. 6 zeigt die wichtigsten
Signalformen, die hierbei eine Rolle spielen. Die angegebenen Signalbezeichnungen sind im folgenden
erwähnt. Die Abschnitte EXOP bzw. ROP bezeichnen eine extern angeforderte Operation und eine Regenerieroperation.
Mit dem ersten Impuls der Impulsreihe TPnach dem
Eintreffen einer externen Anforderung (Zeile e) wird diese in das Flipflop SF übernommen (Zeile /). So lange
das Flipflop SF gesetzt ist, entstehen am Ausgang des NAND-Glieds G 14 (Signal S2) Impulse der Impulsfolge
TN. Mindestens tritt ein derartiger Impuls auf. Setzt man voraus, daß zu diesem Zeitpunkt der Speicher nicht
durch eine vorausgehende Operation belegt ist, dann durchläuft dieser Impuls die Verknüpfungsglieder G 15,
G16 und G17 und öffnet als Signal BYE die
Torschaltung G18 für die externe Anforderung START.
Die externe Anforderung erreicht somit die Ablaufsteuerung des Speichers und löst die gewünschte
Operation aus. Als Folge davon nehmen das von der Ablaufsteuerung AST gelieferte Signal BUSYuna das
Signal BYZ den Wert Φ an. Damit wird die Torschaltung G12 für die Weitergabe einer
Regenerieranforderung gesperrt, falls der Zähler Z 2 vor Beendigung der Speicheroperation den Zählerstand
15 erreichen sollte. Gleichzeitig geht das Signal ßVarn
Ausgang des UND-Glieds GIl auf Φ. Durch den nächstfolgenden Taktimpuls TPwird dieser Wert in das
Flipflop BF übernommen. Das Ausgangssignal S3 des Flipflops ßFbewirkt, daß auch das Signal ΒΥΕ=Φ wird
und die Torschaltung G 18 gegen die Weitergabe einer gegebenenfalls eintreffenden erneuten externen Anforderung
START sperrt. Trifft dagegen eine externe Anforderung START nach Beendigung der vorher
extern angeforderten Speicheroperation, aber vor Erreichen des maximalen Zählerstandes des Zählers Z2
ein, dann wird auch sie noch bearbeitet. Wenn jedoch während der Ausführung der vorausgehenden extern
angeforderten Speicheroperation der maximale Zählerstand des Zählers bereits erreicht wurde, wird die fällige
Regenerieroperation sogleich nach Beendigung dieser Speicheroperation, wenn auch insgesamt etwas verspätet,
ausgeführt.
Durch die Bereitstellung der beiden phasenverschobenen Impulsreihen TP und 77V nach dem Eintreffen
einer Regenerieranforderung RR und durch das Einfügen eines Abstands zwischen dem Ende der
Impulse der einen Impulsreihe und dem Anfang der Impulse der anderen Impulsreihe gelingt es, die
asynchron eintreffenden Anforderungen zeitlich so einzuordnen, daß metastabile Zustände der Steuersignale
für die Ablaufsteuerung AST, welche deren einwandfreie Funktion gefährden könnten, im allgemeinen
nicht auftreten. Wenn jedoch eine externe Anforderung START etwa in dem gleichen Zeitpunkt
ankommt, in dem das Torsteucrsignal BYF, veranlaßt durch eine kurz zuvor eingegangene Rcgcnerieranforderung
RR auf den Binärwert«/» übergeht, entsteht am Ausgang der Torschaltung G 18 ein sehr schmaler
Nadclimpuls, dessen Amplitude zudem kleiner als der übliche Signalhub sein kann. Aufgrund unterschiedlicher
Ansprcchcmpfiiidliehkeiten bzw. Ansprechzeiten der
Funklionsclcmente in der Ablaufsteuerung /tSFkann
ein solcher Impuls einzelne Funktionselemente zum Ansprechen bringen, während er andere unbeeinflußt
läßt oder sie in metastabile Zustände versetzt.
Da die Entstehung nicht eindeutiger Signalzustände bei der Bearbeitung asynchroner und unabhängiger
Anforderungen grundsätzlich nicht ganz verhindert werden kann, wie schon erwähnt wurde, muß möglichst
rasch für eine nachträgliche Beseitigung der störenden Folgen gesorgt werden. Das wird bei dem Ausführungsbeispiel nach Fig.5 durch eine Nachstarteinrichtung
gemacht, die aus dem Flipflop NF, dem NAND-Glied G 19 und dem Verzögerungsglied aus dem Widerstand
R 2 und dem Kondensator C2 besteht.
Für eine kurze Zeit nach dem Eintreffen des Anforderungssignals RR behält das Signal RR*, das aus
dem Anforderungssignal RR durch Inversion (Inverter G 20) und zeitliche Verzögerung (Verzögerungsglied
DL 2 mit ca. 50 ns) abgeleitet wird, noch seinen Wert 1. Da voraussetzungsgemäß etwa gleichzeitig eine externe
Anforderung START eintrifft und der Speicher nicht mit einer Operation belegt ist (BY=I), entsteht am
Ausgang des NAND-Glieds G21 ein Signal, welches
das Flipflop SFüberden Eingang Sasynchron setzt. Das
Flipflop /VFin der Nachstarteinrichtung wird nach Ende
einer vorausgehenden Regenerieranforderung gesetzt. Nach dem asynchronen Setzen des Flipflops SFgibt das
NAND-Glied G 19 einen Impuls ab, dessen Dauer durch die Signalverzögerung im Verzögerungsglied R 2, C2
bestimmt ist. Das Ausgangssignal S4des NAND-Glieds
ίο G 19 wird den Verknüpfungsgliedern G 16 und G 17
zugeführt und bewirkt eine kurzzeitige, aber eindeutige öffnung der Torschaltung G18 für die externe
Anforderung START. Das Flipflop NF wird mit dem ersten Impuls der Impulsreihe TN wieder zurückgesetzt.
Damit wird verhindert, daß zu irgendeinem anderen Zeitpunkt ein Nachstartimpuls auftritt. Einen Überblick
über den Zeitablauf der beschriebenen Funktionen bei der Erzeugung eines Nachstartimpulses gibt die F i g. 7.
Es ist zu beachten, daß in Fig. 7 der Zeitmaßstab gegenüber der Darstellung in F i g. 6 stark gedehnt ist.
Hierzu 4 Blatt Zeichnungen
Claims (2)
1. Verfahren zur Einordnung von in einem elektronischen Schaltungssystem ablaufenden Operationen
einer ersten und einer zweiten Art, die unabhängig voneinander angefordert werden und
mindestens Teile des .Schaltungssystems gemeinsam benutzen, insbesondere von regelmäßig angeforderten
Operationen der ersten Art und unregelmäßig angeforderten Operationen der zweiten Art, dadurch
gekennzeichnet, daß nach jeder Anforderung für eine Operation der ersten Art eine
Verzögerungszeil beginnt, nach deren Ablauf die Operation frühestens ausgeführt wird, daß bei einer
bestimmten zeitlichen Beziehung zwischen Anforderungen für Operationen der enien und zwei'en Art,
die zu metastabilen Zustanden von Steuersginalen führt, ein Zusatzsignal erzeugt wird, das die
metastabilen Signalzustände umgehend in eindeutige Signalzustände überführt, daß Anforderungen für
Operationen der zweiten Art nach einer Operation der ersten Art bis zum Ende der Verzögerungszeit
vorrangig behandelt werden und daß eine Operation der ersten Art unmittelbar an eine Operation der
zweiten An anschließt, sofen, letztere bis zum Ende
der Verzögerungszeit oder darüber hinaus andauert.
2. Anordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß eine
erste Torschaltung (G 1) zur Weitergabc-Steuerung von Anforderungen (RR) für Operationen der ersten
An und eine zweite Torschaltung (G9) zur
Weilergabesteuerung von Anforderungen (START) für Operationen der zweiten Art sowie Einrichtungen
(G2, R 1, Cl. CX Zl) zur Festlegung der mit
Anforderungen (RR)(Ur Operationen der ersten Art
beginnenden Verzögerungs/.eit vorgesehen sind, daß das die zweite Torschaltung (G9) steuernde
Ausgangssignal eines NAND-Glieds (C8) auch einem Eingang eines UND-Gliedes (G !O) zugeführt
wird, an dessen weiteren Eingängen das den Bdegungszustand des .Schaltungssystems (AST. SP)
kennzeichnende Signal (IiUSY) und das eine Anforderung (START) für eine Operation der
/weiten Art kennzeichnende Signal anliegen, daß der Ausgang des UND-Glied (GlO) mit dem
asynchronen Sctzeingang (S) eine Flipflops (FF2)
verbunden ist und daß der invertierende Ausgang (Q) des Flipflops (FF2) mit einem Eingang des
NAND-Glieds(G8) verbunden ist.
1 Anordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß eine
Torschaltung (G 12) zur Weitergabesteuerung eines nach Ablauf der Verzögerungszeit gebildeten, durch
ein Anforderungssignal (RR) für eine Operation der ersten Art verursachten Opuraiionsauslösesignals
(ZWR) und eine Torschaltung (G 18) zur Weitcrgabesteuerung
eines Anforderungssignals (START)Wk eine Operation der zweiten Art vorgesehen sind, daß
ferner ein UND-Glied (G 21) und ein mit dessen Ausgang verbundenes Flipllop (SF)vorgesehen sind,
wobei das Flipflop (SF) asynchron gesetzt wird, wenn an den Eingängen des UND-Gliedes (G 21)
gleich/eilig ein Aiiforderungssignal (START) für
eine Operation der zweiten Art, ein durch Inversion und zeitliche Verzögerung aus einem Anforderungssignal (RR) für eine Operation der ersten Art
abgeleitetes Signal fRR")und ein die Nichtbclegung
des Schaltungssystems anzeigendes Signal (BUSY) anliegen, und daß mit dem Normalausgang (Q) des
Flipflops (SF)einerseits und R-.it dem invertierenden
Ausgang (Q~) des Flipflops (SF) über eine Verzögerungsschaltung
(R2, C2) andererseits die Eingänge eines weiteren UND-Gliedes (G 19) verbunden sind,
an dessen Ausgang nach dem Setzen des Flipflops (SF)ein Impuls entsteht, der eine eindeutige öffnung
der Torschaltung (G 18) für das Anforderungssignal (START) für eine Operation der zweiten Art
bewirkt.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19762619238 DE2619238C3 (de) | 1976-04-30 | 1976-04-30 | Verfahren und Anordnung zur zeitlichen Einordnung von unabhängigen Operationen, die in einem elektronischen Schaltungssystem ablaufen |
FR7712374A FR2349916A1 (fr) | 1976-04-30 | 1977-04-25 | Procede et dispositif pour classer des operations independantes dans un systeme de commutation electronique |
NL7704746A NL7704746A (nl) | 1976-04-30 | 1977-04-29 | Werkwijze voor het in elkaar laten passen van onafhankelijke bewerkingen in een elektronisch schakelstelsel, alsmede een stelsel voor het uitvoeren van de werkwijze. |
GB1791577A GB1579224A (en) | 1976-04-30 | 1977-04-29 | Handling of independently requested operations in an electronic circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19762619238 DE2619238C3 (de) | 1976-04-30 | 1976-04-30 | Verfahren und Anordnung zur zeitlichen Einordnung von unabhängigen Operationen, die in einem elektronischen Schaltungssystem ablaufen |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2619238A1 DE2619238A1 (de) | 1977-11-10 |
DE2619238B2 true DE2619238B2 (de) | 1978-03-02 |
DE2619238C3 DE2619238C3 (de) | 1978-11-02 |
Family
ID=5976817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762619238 Expired DE2619238C3 (de) | 1976-04-30 | 1976-04-30 | Verfahren und Anordnung zur zeitlichen Einordnung von unabhängigen Operationen, die in einem elektronischen Schaltungssystem ablaufen |
Country Status (4)
Country | Link |
---|---|
DE (1) | DE2619238C3 (de) |
FR (1) | FR2349916A1 (de) |
GB (1) | GB1579224A (de) |
NL (1) | NL7704746A (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55132593A (en) * | 1979-04-02 | 1980-10-15 | Fujitsu Ltd | Refresh control method for memory unit |
FR2465269B1 (fr) * | 1979-09-12 | 1985-12-27 | Cii Honeywell Bull | Selecteur de demandes asynchrones dans un systeme de traitement de l'information |
JPS621187A (ja) * | 1985-06-26 | 1987-01-07 | Toshiba Corp | ダイナミツクメモリのアクセス制御方式 |
-
1976
- 1976-04-30 DE DE19762619238 patent/DE2619238C3/de not_active Expired
-
1977
- 1977-04-25 FR FR7712374A patent/FR2349916A1/fr active Granted
- 1977-04-29 GB GB1791577A patent/GB1579224A/en not_active Expired
- 1977-04-29 NL NL7704746A patent/NL7704746A/xx not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
DE2619238C3 (de) | 1978-11-02 |
GB1579224A (en) | 1980-11-12 |
DE2619238A1 (de) | 1977-11-10 |
FR2349916A1 (fr) | 1977-11-25 |
NL7704746A (nl) | 1977-11-01 |
FR2349916B3 (de) | 1980-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3643384C2 (de) | Schaltung zum Resynchronisieren von Impulssignalen, insbesondere für die Peripherie eines Mikroprozessors | |
DE2340547B2 (de) | Schaltungsanordnung zum testen logischer schaltungen | |
DE2421229C2 (de) | Digitale Datenverarbeitungsanlage | |
DE2534141A1 (de) | Computer-schnittstellensystem | |
DE2145119A1 (de) | Dateneingabevorrichtung | |
DE2855673A1 (de) | Anordnung zur handhabung des direkten zugriffs auf den speicher einer datenverarbeitungsanlage | |
DE68922984T2 (de) | Programmierbare Zeitsteuerung der Datenübertragung. | |
DE3340919A1 (de) | Datenprozessor | |
DE1524151C2 (de) | Schaltungsanordnung zur Verbindung des Speicherwerkes einer Zentralen Datenverarbeitungsanlage mit asynchronarbeitenden angeschlossenen Dateneinheiten | |
DE1271191B (de) | Einrichtung zur UEbertragung von Informationseinheiten in die Binaerstellen eines Umlaufspeichers | |
DE3225365C2 (de) | ||
DE2321200C3 (de) | Schaltungsanordnung zur Durchführung logischer, durch Boolesche Gleichungen dargestellter Verknüpfungen | |
DE3782343T2 (de) | Zustandsanpassung fuer parallele verarbeitung. | |
EP2085890A1 (de) | Verfahren zur Übertragung von Daten zwischen wenigstens zwei Taktdomänen | |
DE2633155A1 (de) | Einrichtung zur erzeugung zeitdefinierter steuersignale | |
DE2952056C2 (de) | Schreib- und Leseschaltung für einen Speicher mit wahlfreiem Zugriff | |
DE2619238B2 (de) | Verfahren und Anordnung zur zeitlichen Einordnung von unabhängigen Operationen, die in einem elektronischen Schaltungssystem ablaufen | |
EP1721407A1 (de) | Schnittstellenvorrichtung und verfahren zur synchronisation von daten | |
DE2740065A1 (de) | Verfahren zur regenerierung von asynchronen datensignalen und vorrichtung zur durchfuehrung des verfahrens | |
DE3719581C2 (de) | ||
DE2116784B2 (de) | Programmgesteuerte Schrittspeicher-Vorrichtung | |
DE2736503A1 (de) | Rastersynchronisieranordnung | |
DE19727424A1 (de) | Eingabepuffer für ein Halbleiterspeicherbauelement | |
CH656037A5 (de) | Verfahren und vorrichtung zum synchronisieren eines binaeren datensignals. | |
AT522431B1 (de) | Synchronisationsschaltung mit verringerter latenz |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |