DE2601330C2 - Circuit arrangement for stochastic Godic multiplication - Google Patents

Circuit arrangement for stochastic Godic multiplication

Info

Publication number
DE2601330C2
DE2601330C2 DE19762601330 DE2601330A DE2601330C2 DE 2601330 C2 DE2601330 C2 DE 2601330C2 DE 19762601330 DE19762601330 DE 19762601330 DE 2601330 A DE2601330 A DE 2601330A DE 2601330 C2 DE2601330 C2 DE 2601330C2
Authority
DE
Germany
Prior art keywords
circuit arrangement
reference signal
arrangement according
multiplication
converters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19762601330
Other languages
German (de)
Other versions
DE2601330B1 (en
Inventor
Helmut Dipl.-Ing 7500 Karlsruhe Mettler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19762601330 priority Critical patent/DE2601330C2/en
Priority to JP284077A priority patent/JPS5287939A/en
Publication of DE2601330B1 publication Critical patent/DE2601330B1/en
Application granted granted Critical
Publication of DE2601330C2 publication Critical patent/DE2601330C2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/70Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using stochastic pulse trains, i.e. randomly occurring pulses the average pulse rates of which represent numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Complex Calculations (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung zur stochastisch-ergodischen Multiplikation mit ergodisehen Konvertern, die je ein Eingangssignal in eine Folge binärer, stochastisch verteilter Impulse, deren mittlere Impulsdauer proportional zum Eingangssignal ist, umsetzen und die jeweils von einer ein impulsförmiges Referenzsignal mit gleicher Amplitudenverteilung abgebenden Referenzsignaiquelle angesteuert sind, wobei die Ausgangsfrequenzen der Referenzsignalquellen unterschiedlich sind. Eine derartige Schaltungsanordnung ist aus der DT-AS 20 28 731 bekannt.The invention relates to a circuit arrangement for stochastic-ergodic multiplication by ergodic Converters that convert an input signal into a sequence of binary, stochastically distributed pulses mean pulse duration is proportional to the input signal, and each of which is a pulse-shaped Reference signal with the same amplitude distribution emitting reference signal source are controlled, wherein the output frequencies of the reference signal sources are different. Such a circuit arrangement is known from DT-AS 20 28 731.

Bei der stochastisch-ergodischen Multiplikation handelt es sich um eine elektronische Realisierung der aus der Mathematik bekannten Monte-Carlo-Verfahren, wobei bestimmte Operationen mittels mathematischer Analogien zu dem Gesetz der Wahscheinlichkeitsrechnung durchgeführt werden. Dazu ist die Umsetzung der Eingangsgrößen in Wahrscheinlichkeiten erforderlich. Diese Umsetzung erfolgt in ergodischen Konvertern, welche den Eingangssignalen binäre Impulsfolgen zuordnen, bei denen die Wahrscheinlichkeit dafür, dal] zu einem bestimmten Zeitpunkt die Impulsfolge einen bestimmten logischen Wert, /. IJ. logisch »1« annimmt, eine Funktion des Momentanwerlcs des zugehörigen Eingangssignals ist. Diese Zuordnung wird in jün ergodischen Konvertern dadurch getroffen, daß die Amplituden der Eingangssignal und die von Referenzsignalen verglichen werden. Eine lineare Zuordnung zwischen einem Eingangssignal und des minieren Impulssigiials wird erhalten, wenn das Referenzsignal eine sogenannte Ampliludengleichverteiliing aufweist, d. h., wenn sämtliche möglichen Amplituden mit gleicher Wahrscheinlichkeit vorhanden sind. Solche Referenzsignale sind z. IJ. periodische Sägezahn- oder Dreiecksignale, da bei diesen der lineare Spannungsanstieg und/oder -abfall die Ampliludengleichverteilung gewährleistet. The stochastic-ergodic multiplication is an electronic implementation of the Monte Carlo method known from mathematics, with certain operations being carried out using mathematical analogies to the law of probability calculation. To do this, it is necessary to convert the input variables into probabilities. This conversion takes place in ergodic converters, which assign binary pulse trains to the input signals, in which the probability that the pulse train has a certain logical value at a certain point in time, /. IJ. logical "1" is a function of the instantaneous value of the associated input signal. In young ergodic converters, this assignment is made by comparing the amplitudes of the input signals and those of reference signals. A linear association between an input signal and the minimal pulse signal is obtained if the reference signal has a so-called amplitude uniform distribution, ie if all possible amplitudes are present with the same probability. Such reference signals are e.g. IJ. periodic sawtooth or triangular signals, since with these the linear voltage rise and / or fall ensures the amplitude uniform distribution.

Werden zwei Eingangssignale mit zwei ergodischen Konvertern auf diese Art umgesetzt und die einstehenden Impulsfolge.) eil.er Schaltung zur logischen UND-Verknüpfiing zugeführt, so ist die Wahsscheinlichkeit, daß die Ausgangsimpulsfolge den Wert logisch »I« annimmt, gleich dem (Yotiiiki der Wahrscheinlichkeiten der Impulsfolgen, die in einer linearen Beziehung zu den Eingangsgrößen stehen. Ein solches Multiplikationsverfahren beruht auf einem Gesetz der Wahrscheinlichkeitsrechnung, welches besagt, daß die Wahrscheinlichkeit für das gleichzeitige Auftreten zweier Ereignisse gleich ist dem Produkt der Einzelwahrschein-ILhkdten für das Auftreten jedes der Ereignisse. Da dieses Multiplikationsgesetz nur für statistisch voneinander unabhängige Ereignisse gilt, müssen die beiden Impulsfolgen ebenfalls voneinander statistisch unabhängig sein. Bei einer statistischen Abhängigkeit kann ein beträchtlicher Multiplikationsfehler entstehen. Eine solche statistische Abhängigkeit kann vor allem dann auftreten, wenn periodische Referenzsignale zur Umsetzung der Eingangsgrößen in die Impulsfolgen verwendet werden.If two input signals are converted in this way with two ergodic converters and the upcoming Pulse sequence.) Part of a circuit to the logical AND logic is supplied, then the probability is that the output pulse train takes on the value logically "I", equal to the (Yotiiiki of the probabilities the pulse trains that are linearly related to the input variables. Such a multiplication procedure is based on a law of probability, which says that the probability for the simultaneous occurrence of two events is the same as the product of the single probability Ihkdten for the occurrence of each of the events. Because this law of multiplication is only for statistically one another independent events applies, the two pulse trains must also be statistically independent of each other be. In the case of a statistical dependency, a considerable multiplication error can arise. One Such a statistical dependency can occur especially when periodic reference signals are used for conversion of the input variables can be used in the pulse trains.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die durch statistische Abhängigkeit hervorgerufenen Fehler bei der stochastisch-ergodischen Multiplikation zu verringern.The present invention is based on the object caused by statistical dependency To reduce errors in the stochastic-ergodic multiplication.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß die Referenzsignalquellen von einem gemeinsamen Oszillator über Frequenzteiler mit ganzzahligen Untersetzungsverhältnissen frequenzgesteuert sind. Bei einer solchen Anordnung ist von der Überlegung ausgegangen, daß sich eine statistische Abhängigkeit der Ausgangsimpulsfolgen der Konverter auf eine statistische Abhängigkeit der Referenzsignale zurückführen läßt. Haben die Referenzsignale die Frequenzen /I und /"2 und stehen diese Frequenzen in einem rationalen Verhältnis zueinander, so läßt sich das Verhältnis der Frequenzen darstellen alsAccording to the invention, this object is achieved in that the reference signal sources from a common The oscillator is frequency-controlled via frequency divider with integer reduction ratios. At a Such an arrangement is based on the idea that there is a statistical dependence of the Trace the output pulse trains of the converter back to a statistical dependence of the reference signals leaves. If the reference signals have the frequencies / I and / "2 and these frequencies are in a rational way Relation to one another, the ratio of the frequencies can be represented as

y = fx/f2 = M/N.y = f x / f 2 = M / N.

wobei M und N positive ganze Zahlen bedeuten, die keinen gemeinsamen Teiler haben. Die statistische Abhängigkeit der Referenzsignale voneinander kann durch den Korrelationsfaktor 0 ausgedrückt werden. Dieser kann nicht allgemein für alle Referenzsignale angegeben werden, sondern muß für jede Kurvenform der Referenzsignale gesondert ermittelt werden. Er beträgt z. B. für Sägezahn- und Dreiecksignale mit einem Frequenzverhältnis M/N MM ■ N. Aus dieser Beziehung ist ersichtlich, daß die statistische Abhängig-where M and N are positive integers that have no common divisor. The statistical dependence of the reference signals on one another can be expressed by the correlation factor 0. This cannot be specified in general for all reference signals, but must be determined separately for each curve shape of the reference signals. It amounts to z. B. for sawtooth and triangle signals with a frequency ratio M / N MM ■ N. From this relationship it can be seen that the statistical dependence

26 Ol26 Ol

keil der Säge/ahnsignale von ihrem I 'rcciiieny verhältnis bestimmt wird, so daß durch Änderung dieses Frequenzverhällnisses die statistische Abhängigkeit beeinflußt werden kann. Der bei der Multiplikation mit einer logischen UND-Verknüpfung auftretende relative Maximalfehler errechnet sich /tiwedge the saw / ahn signals of their I 'rcciiieny ratio is determined, so that by changing this frequency ratio, the statistical dependence can be influenced. The relative that occurs when multiplying with a logical AND operation Maximum error is calculated as / ti

2 · Λ/ ■ ΛΓ2 · Λ / ■ ΛΓ

IuIu

Der gleiche F'ehler gilt für Dreiecksignale. Diese Beziehung zeigt, daß der maximale Multiplikationsfehler durch entsprechende Frequenzwahl der Referenzsignale beliebig klein gemacht werden kann. Die Form is der Referenzsignale ist weilgehend bedeutungslos, solange die Amplitudengleichverteiltmg gewährleistet ist.The same error applies to triangular signals. This relationship shows that the maximum multiplication error can be made as small as desired by selecting the appropriate frequency for the reference signals. The shape is of the reference signals is insignificant as long as the amplitude is evenly distributed is.

Infolge der starren Verkopplung der Referen/signalfrequen/.en bei der erfindungsgemäßen Anordnung ist :o der F'ehler exakt bestimmbar. Hei Verwendung von zwei unabhängig schwingenden Oszillatoren besteht dagegen immer die Gefahr, daß infolge der unve-meidlichen gegenseitigen Frequenziinderungen die Frequenzen ein so ungünstiges Verhältnis haben können, daß die zulässige Fehlergrenze überschritten wird.As a result of the rigid coupling of the references / signal frequencies / .en With the arrangement according to the invention: the error can be precisely determined. Hei use of two independently oscillating oscillators, however, there is always the risk that as a result of the inevitable mutual frequency changes the frequencies can have such an unfavorable relationship that the permissible error limit is exceeded.

Günstige Referenzsignalformen sind die Sägezahniind die Dreiecksignale. Diese weisen die geforderte Amplitudengleichverteilung auf und lassen sich mit einfachen Mitteln herstellen. Für eine Multiplikation von zwei Hingangsgrößen sind zur Vermeidung von Schwebungserscheinungen und zwecks einfacher Filterung der in den Ausgangsimpulsfolgen der Konverter enllviltenen Frequenzen die Teilerverhältnisse der Frequenzteiler zweckmäßig so gewählt, daß sie sich .i.s etwa wie 2 : I, z. B. 101 : 50, verhalten. In diesem Beispiel ist der maximale Fehler kleiner als O,l%o.The sawtooths are favorable reference signal forms the triangle signals. These have the required uniform amplitude distribution and can be used with simple means. For a multiplication of two input variables are to avoid Beating phenomena and for the purpose of simple filtering in the output pulse trains of the converter enllviltenen frequencies, the division ratios of the frequency divider are expediently chosen so that they are .i.s something like 2: I, e.g. B. 101:50, restrained. In this example the maximum error is less than 0.1% o.

Weitere Multiplikationsfehler können dadurch auftreten, daß die Umsetzung eines Eingangssignals in eine Impulsfolge fehlerhaft ist. Dies kann z. B. dann der Fall sein, wenn die Frequenz der umzusetzenden Eingangsgröße in einem rationalen Verhältnis zur Referenz des periodischen Referenzsignals steht. Diese Fehler sind abhängig von Phasenlage und Amplitudenverhältnis der beiden dem Konverter zugeführten Signale. Sie können 4s nach einer weiteren Ausgestaltung der Erfindung dadurch vermindert werden, daß die Impulsdauer der Referenzsignale von Impuls zu Impuls verändert wird, indem die Frequenz des gemeinsamen Oszillators verändert wird.Further multiplication errors can occur when the conversion of an input signal into a Pulse train is incorrect. This can e.g. B. be the case when the frequency of the input variable to be converted is in a rational relationship to the reference of the periodic reference signal. These errors are depending on the phase position and amplitude ratio of the two signals fed to the converter. You can 4s be reduced according to a further embodiment of the invention in that the pulse duration of the Reference signals are changed from pulse to pulse by changing the frequency of the common oscillator is changed.

Sind die Eingangssignale digitale Werte, so können als ergodische Konverter digitale Vergleiche!· eingesetzt werden, welche /.. B. dann ein Signal abgeben, wenn das Eingangssignal größer oder gleich als das ntmmehr digitale Referenzsignal ist. Die iiel'erenzsignalqucllen können in diesem Falle aus Zählern hesiehen, welche die Ausgangsimpiilse tier Frequenzteiler aul'siimmieren. Ainplittidengleichveneiliing des Referenzsignals bedeutet in diesem Falle, daß jeder mögliche Digiialweit mit gleicher Wahrscheinlichkeil auftritt.If the input signals are digital values, digital comparisons can be used as ergodic converters, which / ... then emit a signal when the input signal is greater than or equal to the ntmm more digital reference signal. In this case, the differential signal sources can be obtained from counters which isolate the output pulses of the frequency divider. In this case, a split equivalence of the reference signal means that every possible digital range occurs with the same probability wedge.

Anhand der Zeichnungen, in denen Ausfühniiigsbeispiele dargestellt sind, werden im folgenden die Erfindung sowie weitere Vorteile und Ergänzungen näher beschrieben und erkiute, 1. lis zeigtOn the basis of the drawings in which examples are shown, the invention and other advantages and additions are shown below described in more detail and erkiute, 1. lis shows

F i g. 1 eine Schaltungsanordnung /ur stochastisch-ergodischen Multiplikation von Analogsignalcn undF i g. 1 a circuit arrangement / ur stochastic-ergodic Multiplication of analog signals and

F i g. 2 eine Schaltungsanordnung zur Multiplikation von Digitalsignalen.F i g. 2 shows a circuit arrangement for multiplication of digital signals.

In Fig. I sind mit KVl unc1. KV2 zwei ergodische Konverter bezeichnet, die jeweils ein Eingangssignal c I bzw. c2 in binäre Impulsfolgen umsetzen, deren mittlere Wahrscheinlichkeit für den Zustand logisch »I« proportional zu den Eingangsgrößen ist. Hierzu vergleichen die Konverter die Eingangssignale el, e2 mit den Ausgangssignalen von Referenzsignalquellen SG 1 und SG 2. Diese sind im Ausführungsbeispiel nach Fig. 1 Integratoren, welche Rechteckimpulse in Sägezahnimpulse gleicher Frequenz umsetzen. Die Konverter KVl und KV2 vergleichen also die analogen Eingangsgrößen el, e2 mit Sägezahnimpulsen. Die Ausgangsfrequenzen der Referenzsignalquellen SG I, SG 2 sind so gewählt, daß sie ein rationales Verhältnis bilden. Flierzu wird jede der Referenzspannungsquellen über einen Frequenzteiler FTl bzw. FT2 von einem gemeinsamen Oszillator OSC angesteuert. Stehen die Llnlersetzungsverhältnisse der Frequenzteiler FTl und FT2 in dem gewünschten rationalen Verhältnis zueinander, so gilt dies auch stets für die den Konvertern KVi und KV2zugeführten Referenzsignale. Die Ausgangssignale der Konverter werden in einem UND-Glied U verknüpft, welches ein Signal abgibt, das zum gewünschten Produkt el · e 2 proportional ist.In Fig. I are with KVl unc 1 . KV2 denotes two ergodic converters, each of which converts an input signal c I or c2 into binary pulse sequences, the mean probability of which for the state logic "I" is proportional to the input variables. For this purpose, the converters compare the input signals e1, e2 with the output signals from reference signal sources SG 1 and SG 2. In the exemplary embodiment according to FIG. 1, these are integrators which convert square pulses into sawtooth pulses of the same frequency. The converters KV1 and KV2 thus compare the analog input variables el, e2 with sawtooth pulses. The output frequencies of the reference signal sources SG I, SG 2 are chosen so that they form a rational relationship. In addition, each of the reference voltage sources is controlled by a common oscillator OSC via a frequency divider FT1 or FT2. If the conversion ratios of the frequency dividers FT1 and FT2 are in the desired rational ratio to one another, this also always applies to the reference signals fed to the converters KVi and KV2. The output signals of the converters are linked in an AND element U , which emits a signal which is proportional to the desired product el · e 2.

Der Anordnung nach Fig. 2 werden als Eingangssignale Digitalwerte e.3, c4 zugeführt. Sie werden in crgodischcn Konvertern KV3, KV4, welche digitale Vergleicher sind, mit den Inhalten von Digitalzähler Z1, Z2 verglichen. Diese Digitalzähler, welche die Ausgangsimpulse der an den Oszillator OSCangeschlossenen Frequenzteiler FTl, FT2 aufsummieren, bilden somit Referenzsignalquellen. Die ergodischen Konverter haben einen Ausgang, an dem ein Signal auftritt, wenn die Eingangssignale größer als der jeweilige Zählerstand ist. Die UND-Verknüpfung der Ausgangssignale der Konverter KV3, KV4 ergibt wieder das gewünschte Produkt e 1 · e 2 der Eingangsgrößen.The arrangement according to FIG. 2 is supplied with digital values e.3, c4 as input signals. They are compared in crgodischcn converters KV3, KV4, which are digital comparators, with the contents of digital counters Z1, Z2. These digital counters, which add up the output pulses from the frequency dividers FT1, FT2 connected to the oscillator OSC , thus form reference signal sources. The ergodic converters have an output at which a signal occurs when the input signals are greater than the respective count. The AND operation of the output signals of the converters KV3, KV4 again results in the desired product e 1 · e 2 of the input variables.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (6)

20 01 Patentansprüche:20 01 claims: 1. Schaltungsanordnung zur .slochastisch-ergodischen Multiplikation mit crgodischen Konvertern, s die je ein Eingangssignal in eine TuIgC binarer, statistisch verteilter Impulse, dcien mittlere Impulsdauer proportional zum Eingangssignal ist, umwandeln und die jeweils von einer ein impulsförmiges Referenzsignal mit gleicher Amplitudenverteilung ι ο abgebenden Referenzsignalquelle angesteuert sind, wobei die Ausgangsfrequenzen der Referenzspannungsquellen unterschiedlich sind, dadurch gek e η η ζ e i c h η e t, daß die Referenzsignalquellen (SG 1, SC2; Zl, Zl) von einem gemeinsamen i> Oszillator (OSC) über Frequenzteiler (FTI, FT2) mit ganzzahligem Untersetzungsverhältnis frequenzgesteuert sind.1. Circuit arrangement for .slochastic-ergodic multiplication with crgodic converters, each converting an input signal into a TuIgC of binary, statistically distributed pulses, the mean pulse duration being proportional to the input signal, and each of which emits a pulse-shaped reference signal with the same amplitude distribution ι ο Reference signal source are controlled, the output frequencies of the reference voltage sources being different, thereby gek e η η ζ calibrated η et that the reference signal sources (SG 1, SC 2; Zl, Zl) from a common i> oscillator (OSC) via frequency divider (FTI, FT2) are frequency-controlled with an integer reduction ratio. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Multiplikation von zwei Größen (el, l>2) sich die Teilerverhältnisse, wie etwa I :2, z. B. 50 : 101, verhalten.2. Circuit arrangement according to claim 1, characterized in that for the multiplication of two Sizes (el, l> 2) the division ratios, such as about I: 2, e.g. B. 50: 101, restrained. J. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Referenzsignalquellen (SG 1, SG2) Einrichtungen zum Umformen der Ausgangssignale der Frequenzteiler (FTl, FT2) in Sagezahnimpulse enthalten, die in den Konvertern (KVi, KV2) mit analogen Eingangssignalen (e 1, t'2) verglichen werden.J. Circuit arrangement according to Claim 1 or 2, characterized in that the reference signal sources (SG 1, SG 2) contain devices for converting the output signals of the frequency dividers (FT1, FT2) into sawtooth pulses which are transmitted in the converters (KVi, KV2) with analog input signals (e 1, t'2) can be compared. 4. Schaltungsanordnung nach Anspruch I oder 2, dadurch gekennzeichnet, daß die Referenzsignalquellen (SG 1, SC 2) Einrichtungen zum Umformen der Ausgangssignale der Frequenzteiler (FTl, FT2) in Dreieckimpulse enthalten, die in den Konvertern (KVi, KV2) mit analogen Eingangssignal (ei, c 2) verglichen werden.4. Circuit arrangement according to claim I or 2, characterized in that the reference signal sources (SG 1, SC 2) contain devices for converting the output signals of the frequency divider (FTl, FT2) into triangular pulses, which in the converters (KVi, KV2) with an analog input signal (ei, c 2) can be compared. 5. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Referenzsignalquellen Impulszähler (Z 1, Z2) sind, deren Stand die Konverter (KVi, KV4) mit digitalen Eingangssignalen (e 3, e 4) vergleichen.5. Circuit arrangement according to claim 1 or 2, characterized in that the reference signal sources are pulse counters (Z 1, Z2) whose status the converter (KVi, KV4 ) compare with digital input signals (e 3, e 4). 6. Schaltungsanordnung nach einem der Ansprüche I bis 5, dadurch gekennzeichnet, daß die Frequenz des Oszillators (OSC) veränderbar ist.6. Circuit arrangement according to one of claims I to 5, characterized in that the frequency of the oscillator (OSC) can be changed. 4545
DE19762601330 1976-01-15 1976-01-15 Circuit arrangement for stochastic Godic multiplication Expired DE2601330C2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19762601330 DE2601330C2 (en) 1976-01-15 1976-01-15 Circuit arrangement for stochastic Godic multiplication
JP284077A JPS5287939A (en) 1976-01-15 1977-01-13 Probable ergodic multiplying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762601330 DE2601330C2 (en) 1976-01-15 1976-01-15 Circuit arrangement for stochastic Godic multiplication

Publications (2)

Publication Number Publication Date
DE2601330B1 DE2601330B1 (en) 1977-02-24
DE2601330C2 true DE2601330C2 (en) 1977-10-06

Family

ID=5967509

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762601330 Expired DE2601330C2 (en) 1976-01-15 1976-01-15 Circuit arrangement for stochastic Godic multiplication

Country Status (2)

Country Link
JP (1) JPS5287939A (en)
DE (1) DE2601330C2 (en)

Also Published As

Publication number Publication date
JPS5287939A (en) 1977-07-22
DE2601330B1 (en) 1977-02-24

Similar Documents

Publication Publication Date Title
DE2220878A1 (en) CIRCUIT ARRANGEMENT FOR DIGITAL FREQUENCY MEASUREMENT
EP1537437A1 (en) Distance measuring device
DE2849797C2 (en) Digital frequency divider arrangement
DE4002270C2 (en)
DE2130935A1 (en) Digital filter device
DE2601330C2 (en) Circuit arrangement for stochastic Godic multiplication
DE2513948A1 (en) DECADICALLY ADJUSTABLE FREQUENCY GENERATOR WITH A PHASE-LOCKED CONTROL LOOP
DE3634594A1 (en) Circuit arrangement for generating frequency ratios with rational numbers
DE2229610C3 (en) Frequency analyzer
DE2261258A1 (en) FREQUENCY INCREMENT MULTIPLIER
DE1591814C3 (en) Frequency decade generator
DE2423818A1 (en) CIRCUIT ARRANGEMENT FOR CONVERTING A NUMBER INTO A PERCENTAGE OF A SPECIFIED NUMBER
EP0243771A2 (en) Method and arrangement for the quick and precise measurement of the frequency of a signal
DE2444981C2 (en) Circuit arrangement for generating a continuous sequence of pulses, which in particular represent fixed amounts of electrical consumption
DE2404696C3 (en) Circuit arrangement, in particular for linearizing the characteristic curve of a digital transducer, which follows a law of the square root
DE1762872A1 (en) Circuit arrangement for phase synchronization
WO1993014453A1 (en) Pc-controlled direct digital synthesiser
DE2855458C2 (en) Raster oscillator
DE1616337A1 (en) Circuit for generating a variety of frequencies
DE1591722C3 (en) Frequency processing based on the principle of the digital counting process
DE2806924C3 (en) Procedure for moving the pulses forward or back in a pulse train
DE1276703B (en) Electronic clock generator
DE1947605B2 (en) Method for the digital quadrature of the ratio of a variable measuring frequency to a constant basic frequency, in particular for weight measurement with string scales
DE2451271A1 (en) Pulse value convertor for electricity meters - pulses corresponding to mains voltage and load current converted through matching elements
DE2350142A1 (en) CIRCUIT ARRANGEMENT FOR GENERATING A PERIODIC SIGNAL WITH SELF-CHANGING FREQUENCY

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee