DE2556641A1 - Datenverarbeiter - Google Patents

Datenverarbeiter

Info

Publication number
DE2556641A1
DE2556641A1 DE19752556641 DE2556641A DE2556641A1 DE 2556641 A1 DE2556641 A1 DE 2556641A1 DE 19752556641 DE19752556641 DE 19752556641 DE 2556641 A DE2556641 A DE 2556641A DE 2556641 A1 DE2556641 A1 DE 2556641A1
Authority
DE
Germany
Prior art keywords
memory
byte
input
register
arithmetic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752556641
Other languages
English (en)
Inventor
John Christian Moran
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2556641A1 publication Critical patent/DE2556641A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30007Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018Bit or string instructions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30007Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016Decoding the operand specifier, e.g. specifier format
    • G06F9/30167Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0407Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microcomputers (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Multi Processors (AREA)
  • Complex Calculations (AREA)
  • Executing Machine-Instructions (AREA)

Description

BLUMBACH · WESER · BERGEN · KRAMER
ZWiRNER ♦ HIRSCH 2 556 5
PATENTANWÄLTE !N MÜNCHEN UND WIESBADEN
Postadresse München: Patentcon.sult 8 München 60 Radedcestraße 43 Teleion (089) 883603/883604 Telex 05-212 Postadresse Wiesbaden: Patentconstilt 62 Wiesbaden Sonnenberger Straße 43 jjelefon (U6i2i) 562943/561998 Telex 04-186237
Western Electric Company
Incorporated
New York, N.Y. 10007 USA Moran, J. C.
Datenverarbeiter
Die Erfindung betrifft Datenverarbeiter zur Verarbeitung eines eine Vielzahl von Mehrbit-Bytes enthaltenden Datenwortes Byte für Byte.
Datenverarbeiter, auch Prozessoren genannt,, haben in einer Datenverarbeitungsanlage die Aufgabe, informationen, beispieisv/else Befehle, Kommandos und Daten aus der Anlage aufzunehmen, zu verarbeiten und dann die Ergebnisse in Form neuer, veränderter oder beeinflußter Informationswörter in die Anlage zurückzugeben. Die bekannten Verarbeiter verarbeiten intern Informationswörter mit der gleichen Bitlänge wie die der von der Anlage aufgenommenen und zu ihr zurückübertragenen Wörter. Wenn also Wörter im Parallelformat mit sechzehn Bits aus der Anlage, zu der der Verarbeiter gehört, aufgenommen wird, so behandelt der Verarbeiter intern die Wörter im gleichen Format mit sechzehn BiIs und führt logische und ar/fhmetische
609847/0855
_ 2 —
Operationen mit ihnen durch.
Diese Arbeitsweise eines Verarbeiters ist zweckmüßig und sogar erwünscht in Anlagen, bei denen Operationen hoher Geschwindigkeit (hohe Kapazitat des Verarbeiters) erforderlich sind und bei denen niedrigstmögliche Verarbeiterkosten nicht von höchster Wichtigkeit sind. Dies gilt für große Anlagen, bei denen die Kosten des Verarbeiters nur einen kleinen Teil der gesamten Anlagekosten ausmachen. Es gibt jedoch viele Anlagen, beispielsweise kleine Fernsprechnebensreilenanlagen, bei denen die Auslegung des Verarbeiters wesentlich den Aufwand für die gesamte Anlage bestimmt und bei denen brauchbare Ergebnisse mit Hilf e eines Verarbeiters gewonnen werden können, der nur mittlere oder sogar verhältnismäßig kleine -Kapazität besitzt. Anders gesagt, es gibt viele Anlagen, die mit einem Verarbeiter kleiner Geschwindigkeit einen befriedigenden Betrieb ermöglichen.
Es lassen sich gegenwärtig beträchtliche Einsparungen bei der Verarbeiterkonstruktion dadurch erzielen, daß verhältnismäßig billige und bequem verfügbare integrierte Schaltungen mittleren Integrationsgrades und einer Unterteilung in vier Bits benutzt werden. Mit diesen integrierten Schal-
fi ό δ 8 * 2 / ö ό b 3
tungen kann in bekannter Weise ein Verarbeiter aufgebaut werden, der Datenwörter und Informationen Im 16-Bit-Parallelformat von einem Eingabe-Ausgabesystem aufnimmt, jedes aufgenommene Wort in eine Vielzahl von Mehrbit-Bytes unterteilt, logische und arythmetische Operationen durch Verarbeitung der Bytes nacheinander durchführt und dann die verarbeiteten Bytes wieder zu 16—Bit—Wörter η zusammenstellt, die zurück zum Eingabe-Ausgabesystem übertragen werden.
Die Data General Corporation, Southboro, Massachusetts, USA stellt Rechner her, die Bytes mit vier Bit nacheinander verarbeiten. Diese Rechner sind jedoch in erster Linie zur Verwendung als kommerzielle Kleinrechner ausgelegt und in ihrer inneren Struktur sowie in der Art der Operationen, die sie mit einem gegebenen Speichervolumen durchführen können, begrenzt. Die Rechner sind zwar für den Großeinsatz auf dem kommerziellen Markt brauchbar, aber nicht besonders gut für eine Verwendung in solchen Fällen geeignet, beispielsweise als Steuergeräte für Fernsprechnebenstellenanlagen, bei denen möglichst vielseitige Operationen bei einem möglichst kleinen Speicher erzielbar sein müssen. Es besteht unter Umständen die Möglichkeit, daß die verfügbaren byteseriellen Rechner kompliziertere Operationen durchführen. Dies könnte jedoch nur in
-A-
Verbindung mit einem größeren Speicher geschehen, der dann wiederum die Kosten des Rechners erhöhen und seinen Einsatz für bestimmte Anwendungen wirtschaftlich ungeeignet machen würde.
Die Erfindung hat sich die Aufgabe gestellt, diese Schwierigkeiten zu beseitigen. Zur Lösung der Aufgabe geht die Erfindung aus von einem Datenverarbeiter der eingangs genannten Art und ist gekennzeichnet durch eine arythmetische Einheit, eine erste Vielzahl von Einrichtungen, die je am Eingang der arithmetischen Einheit ein Datenwort Byte für Byte bereitstellen, eine zweite Vielzahl von Einrichtungen, die je am Ausgang der arythmetischen Einheit ein Datenwort aufnehmen, wobei einige der Bereitstel lungs- und der Aufnahmeeinrichtungen ein Datenwort speichern können, und eine Einrichtung, die das Anschalten einer oder mehrerer gewählter Bereitstellungseinrichtungen der ersten Vielzahl und einer oder mehrerer gewählter Aufnahmeeinrichtungen der zweiten Vielzahl an den Eingang bzw. den Ausgang der arithmetischen Einheit veranlaßt.
Wenigstens eine Einrichtung, die sowohl zur ersten als auch zur zweiten Vielzahl von Einrichtungen gehört, kann so ausgelegt sein, daß sie zu Anfang ein Datenwort Byte für Byte an die arithmetische Einheit liefert
609842/0853
2556541
und nachfolgend das Datenwort am Ausgang der ar thmefischen Einheit Byte für Byte aufnimmt und speichert.
Der Datenverarbeiter kann in weiterer Ausbildung der Erfindung eine Datensammelleitung zum Anlegen eines Datenwortes am Eingang des Verarbeiters an eine bestimmte Einrichtung enthalten, die sowohl zu der ersten als auch zu der zweiten Vielzahl von Einrichtungen gehört und so ausgelegt ist, daß sie das Datenwort am Eingang des Verarbeiters speichert, sowie eine Einrichtung enthält, um die bestimmte Einrichtung selektiv so zu steuern, daß diese zu Anfang das gespeicherte Datenwort Byte für Byte an den Eingang der arithmetischen Einheit abgibt und nachfolgend das Datenwort am Ausgang der ar/thmetischen Einheit Byte für Byte aufnimmt und speichert, wobei die Datensammelleitung das nachfolgend gespeicherte Datenwort an den Ausgang des Verarbeiters liefert.
Nach einer Weiterbildung der Erfindung kann der Verarbeiter eine Detektoreinrichtung zur Feststellung eines Zustandes mit nur 0-Werfen bei einem ersten Byte des Datenwortes am Ausgang der arythmetischen Einheit enthalten, ferner eine Anzeigeeinrichtung, die in Abhängigkeit von der Detektoreinrichtung eine Anzeige des Zustandes mit nur 0-Werten !ie—
6 0 9 R L > / η ft ?λ "ι
«
fert, diese Anzeige beibehält, solange jedes nachfolgende Byte des Datenwortes um Ausgang der arithmetischen Einheit nur O-Werte enthält und in Abhängigkeit von der Detektoreinrichtung eine Anzeige für einen NichtnuI!zustand liefert, wenn irgendein nachfolgendes Byte des Datenwortes am Ausgang der arithmetischen Einheit nicht nur O-Werte aufweist , sowie eine Einrichtung enthält, die bei Lieferung einer Anzeige für den Nichtnuli-Zustand durch die Anzeigeeinrichtung diese daran hindert, die Anzeige des Zustandes mit nur 0-Werten zu liefern, wenn die Detektoreinrichtung feststellt, daß irgendein nachfolgendes Byte des Datenwortes am Ausgang der ar thmetischen Einheit nur O-Werte aufweist.
Die erste Vielzahl von Einrichtungen kann in weiterer Ausbildung der Erfindung ein Adressenregister und einen adressierbaren Speicher mit einer Vielzahl von Speicherplätzen zur Aufnahme eines der Datenwörter aufweisen, wobei das Adressenregister Adresseninformationsbits aufnehmen und speichern kann, die an den Eingang des Verarbeiters angelegt werden, wobei ferner der Verarbeiter eine Einrichtung aufweist, um die Adresseninformationsbits aus dem Adressenregister an einen ersten Adresseneingang des Speichers anzulegen, sowie eine Einrichtung zum
6 0 9 8 4 ? / 0 H !> 3
»
Anlegen des Datenworfes am Ausgang der arythmetischen Einheit an einen zweiten Adresseneingang des Speichers und eine Steuereinrichtung, um wahlweise einen der Adresseneingänge zu betätigen und den Speicher zu veranlassen, an den Eingang der ai rhmetischen Einheit das durch den betätigten Adresseneingang adressierte Datenwort zu liefern. Das Adressenregister kann eine Kapazität von m Bytes haben, wobei m kleiner als die Gesamtzahl von Bytes des Datenwortes ist, und der Verarbeiter enthält eine Einrichtung, um die Bits in dem Adressenregister selektiv und Byte für Byte an den Eingang der ar thmetischen Einheit während unterschiedlicher Zeitintervalle, die je unterschiedlichen Bytes des Datenwortes zugeordnet sind, anzulegen und eine Einrichtung enthält, um die arithmetische Einheit nach Anlegen der m Bytes an die arythmetische Einheit von dem Adressenregister zu trennen.
Die erste Vielzahl von Einrichtungen kann einen Festwerfspeicher (Nurlesespeicher) zur Speicherung einer Vielzahl von Konstanten und der Verarbeiter eine Einrichtung zur Lieferung einer gewählten Konstante der gespeicherten Konstanten an die ar thmetische Einheit enthalten.
Ein Datenverarbeiter nach der Erfindung kann mikroprogrammiert sein.
0 9 H i, ? ι η ο S 3
2558641
Dann steuert ein Mikroprogramm Gattereinrichtungen, die bei jeder Operation ein Schaltungselement oder -elemente angeben, die Informationen an ein Paar von Quellensammelleifungen anlegen sollen, sowie ein Schaltungselement, das das Ausgangssignal der arythmetischen Einheit (AMU) von einer Bestimmungssammelleitung aufnehmen soll. Diese Sammelleitungsstruktur und die Anschaltung bestimmter Schaltungen an sowohl die Quellen- als auch die Bestimmungssammelleitungen ergibt zusammen mit den durch ein Mikroprogramm gesteuerten Gattereinrichtungen einen Datenverarbeiter, der mit verbesserter Anpassungsfähigkeit jede, an die Quellensammelleitungen angeschaltete Schaltung veranlassen kann, bei jeder Operation Informationen an die arithmetische Einheit zu liefern, und bei dem jede an die.Bestimmungssammelleitung angeschaltete Schaltung bei jeder Operation das Ausgangssignal der arithmetischen Einheit aufnehmen kann. Außerdem kann bei denjenigen Schaltungen, die sowohl mit den Quellensammelleitungen als auch der Bestimmungssammelleitung verbunden sind, die gleiche Schaltung bei einer einzigen Operation Informationen an eine Quellensammelleitung geben und Informationen von der Bestimmungssammelleitung aufnehmen. Dies führt zu einer bisher nicht verfügbaren Anpassungsfähigkeit.
60980/0863
*
Bei einem nachfolgend noch zu beschreibenden Ausführungsbeispiel ist eine der an die Quellensammelleitungen angeschalteten Schaltungen ein Festwertspeicher zur Aufnahme von Wörtern, die eine Anzahl von häufig bei den durch den Verarbeiter durchgeführten Operationen benutzten Konstanten darstellen. Beispiele solcher Wörter sind ein Wort,, das nur O-Werie enthält, ein Wort, daß nur 1-Werte enthält, usw. Der Ausgang des Festwertspeichers ist mit einer der Quellensammelleitungen verbunden und unter Steuerung von Gatter- und Adressiereinrichtungen kann jedes Wort im Speicher über die Quellensammelleitung an die arythmetische Einheit gegeben werden. Die Speicherung von Konstanten in einem Festwertspeicher und ihre leichte Verfügbarkeit für die arythmetische Einheit ist anderen Möglichkeiten zur Lieferung der gleichen Informationen überlegen, beispielsweise einer Speicherung im Mikroprogramm. Wenn die 16-Bit-Konstanten in einem Mikroprogramm-Speicher gespeichert waren, so müßte jedes Mikroprogrammwort sechzehn Bits langer sein und außerdem ein 4-1-Multiplexer zum Lesen dieser 16-Bit-Wörter aus dem Mikrospeicher und byteserielles Anlegen an die arythmetische Einheit verfügbar sein.
Darüberhinaus ist ein Datenregister mit vier unterschiedlichen Funktionen
R 0 9 8 Ä ? / 0 Π Π 3
vorgesehen. Zunächst kann das Datenregister Wörter speichern, die im lo-Bit-Parallelformat von der Datensammelleitung der Anlage empfangen werden. Zum zweiten kann das Register jedes gespeicherte Wort Byte für Byte nacheinander an die Quellensammelleitungen zwecks Übertragung zur ar thmetischen Einheit geben. Zum dritten ist das Register mit der Bestimmungssammelleitung verbunden und unter Steuerung der Gatfereinrichtungen des Verarbeiters kann ein von der arythmetischen Einheit an die Bestimmungssammelleitung gegebenes Wort Byte für Byte in das Register eingegeben werden. Zum vierten kann das Register nachfolgend dieses Wort im 16-Bit-Parallelformat an die Datensammeüeitung der Anlage übertragen. Ein Datenregister mit diesen Möglichkeiten stellt ein wirksames Mittel dar, das sowohl den Quellenals auch den Bestimmungssammelleitungen des Verarbeiters die Möglichkeit gibt, mit der Datensammelleitung der Anlage Informationen auszutauschen. Das Datenregister stellt demgemäß eine Schnittstelle zwischen dem Parallel format von Wörtern mit sechzehn Bits auf der Datensammeüeitung und dem byteserielien 4-Bit-Format auf den Sammelleitungen des Verarbeiters dar.
Für einen der Speicher (genannt RM-Speicher), dessen Ausgangssignale
2556*41 -η -
an die Quellensammelleitungen angelegt werden, sind verbessert-* und flexible Adressiereinrichtungen vorgesehen. Alle Schaltungen (Rechter und Speicher), die mit den Quellensammelleitungen verbunden sind, können durch Informationen adressiert werden, die die arithmetische Einheit liefert. Dies macht es erforderlich, daß die arithmetische Einheit die Adressenrnformation unter der gemeinsamen Steuerung des Mikroprogramms und/oder der Befehle hoher Stufe ableitet, die von der Anlage kommen, von der der Verarbeiter ein Teil ist. Es ist gelegentlich wünschenswert, bestimmte Felder der Befehle hoher Stufe, die der Verarbeiter von der Datensammelleitung der Anlage erhält, direkt als Adresse ninformati on zu benutzen. In solchen Fällen ist es offensichtlich wünschenswert, daß diejenigen Bits, welche diese information darstellen, nicht an die Quellensammelleitungen angelegt und über die arithmetische Einheit zum RM-Speicher weitergeführt werden müssen. Demgemäß weist der RM-Speicher Einrichtungen zur Aufnahme von Adresseninformationen von der arithmetischen Einheit sowie einem besonderen Register auf, das Rl-R2-Register genannt wird. Diese Einrichtungen beinhalfen eine feste Verdrahtung zwischen dem Rl-R2-Register und dem RM-Speicher. Das Rl-R2-Register nimmt von der Datensammelleitung der Anlage die acht niedrigstell igen Bits von Befehlswörtern hoher Stufe auf. In dem Register
stellen die Bits dann Adresseninformationen dar, die mit Hilfe der festen Verdrahtung direkt dem RM-Speicher zugeführt werden können. Auf diese Weise können, sobald die niedrigste 11 igen acht Bits von der Datensammelleitung angekommen und in das Register eingegeben sind, beide 4-Bit-Bytes dieser Information unmittelbar an den RM-Speicher als Adresseninformation zur Auswahl jedes Wortes im Speicher und zu dessen Übertragung an die Quellensammelleitung angelegt werden. Diese Art der Speicheradressierung erhöht die Arbeitsleistung des Verarbeiters durch Ausschalten von Maschinenbefehlen, die im anderen Fall zur Übertragung der gleichen Adresseninformation vom Rl-R2-Register über die arithmetische Einheit zum RM-Speicher erforderlich wären.
Die acht Bits im Rl-R2-Register können an jede Quellensammelleitung als 4-Bit-Bytes statt an den RM-Speicher gegeben werden. Die beiden Bytes im Register werden an die Quellensammelleitung während der ersten beiden Phasen einer 4-Byte-Leseopefation angelegt. Maskiereinrichfungen verhindern die Aufnahme unerwünschter Informationen vom Register während der letzten beiden Phasen, in denen normalerweise das dritte und vierte Byte eines Wortes mit vier Bytes und sechzehn Bits an die Quellensammelleitung gegeben würde.
B098A2/Ü8Ü3
2 5 5 6 6 A 1
Der nachfolgend im einzelnen zu beschreibende Verarbeiter beinhaltet verbesserte Möglichkeiten zum Vergleich von zwei Wörtern miteinander hinsichtlich des Vorhandenseins eines Zustandes mit nur O-Werten. Bei vielen Verarbeitungsoperationen ist es erwünscht, logische Operationen, beispielsweise UND-Funktionen durchzuführen, um die Übereinstimmung oder Nichtübereinstimmung zwischen den Bits entsprechender Stellen von zwei Wörtern festzustellen. Wenn die beiden Wörter in jeder ihrer Bitstellen nicht übereinstimmen, ist das Ergebnis der UND-Funktion ein Wort, das nur O-Werte enthält. Um diesen Zustand mit nur O-Werten festzustellen, muß in typischer Weise das Ergebnis der UND-Funktion mit einem Wort verglichen werden, von dem bekannt ist, daß es nur 1-Werte enthält.
Diese zweite Operation wird dadurch vermieden, daß in der arithmetischen Einheit Einrichtungen vorgesehen sind, mit denen das Vorhandensein oder Nichtvorhandensein eines Ergebnisses mit nur O-Werten bei der logischen Operation für jedes Byte sofort festgestellt wird. Im einzelnen wird ein Flipflop in der arithmetischen Einheit eingestellt, wenn das Ergebnis einer UND-Funktion für das erste Byte von zwei Wörtern nur O-Werte enthält. Das Flipflop bleibt eingestellt, wenn die nachfolgenden Bytes der beiden Wörter durch eine UND-Funktion verknüpft werden und sich
6 0 9 8 4 ? / 0 8 [> 3
»
ein Ergebnis mit nur O-Werten ergibt. Der Einstellzustand des Flipflops am Ende der UND-Operation für alle vier Bytes zeigt an, daß das Ergebnis der UND-Operation ein Wort ist, das nur O-Werte enthält. Andererseits können zwei Wörter durch eine UND-Funktion verknüpft und das Flipflop eingestellt werden, um bei dem ersten Byte ein Ergebnis mit nur 0-Werten anzuzeigen. Wenn jedoch bei einem nachfolgenden Byte ein Nichtnull-Zustand festgestellt wird, so wird das Flipflop zurückgestellt und die vorhandenen Schaltungen verhindern, daß es erneut eingestellt wird, selbst wenn bei nachfolgenden Bytes ein Zustand mit nur 0-Werten festgestellt wird. Der Kückste I !zustand des Flipflops am Ende der UND-Operation für alle vier Bytes zeigt an, daß kein Zustand mit nur 0-Werten bei allen vier Bytes festgestellt worden ist. Diese Möglichkeit vermeidet die zusätzlichen Operationen, die bei bekannten Verarbeitern erforderlich sind, daß nämlich die Ergebnisse der UND-Operation mit einem bekannten Wort verglichen werden müssen, um einen Zustand mit nur 0-Werten festzustellen.
Das Vorhandensein von zwei Quellensammelieitungen gibt die Möglichkeit, daß zwei unterschiedliche Quellen Informationen gleichzeitig an die arithmetische Einheit übertragen, so daß arithmetische oder logische
42/0853
Operationen bei gleichzeitig eintreffenden Operationen schnell durchgeführt werden können. Dies ist vorteilhaft gegenüber bekannten Anordnungen, bei denen nur eine Quellensammelleitung vorhanden ist. Bei solchen Anordnungen wird eine logische oder arithmetische Operation mit zwei Wörtern durchgeführt, indem diese nacheinander an die arithmetische Einheit gegeben werden.
Nachfolgend soll die^^indung anhand eines Ausführungsbeispiels in Verbindung mit den Zeichnungen beschrieben werden. Es zeigen:
Fig. 1 eine Fernsprechanlage mit einem Datenverarbeiter
nach der Erfindung;
Fig. 2 und 3 den Datenverarbeiter nach Fig. 1;
Fig. 4 und 5 Zeitdiagramme für die zeitliche Beziehung zwischen
den verschiedenen Steuerimpulsen, die an die Mikrospeicherelemente219, 220, 221 und des Datenverarbeiters nach Fig. 2 und 3 angelegt * werden;
Fig. 6 Einzelheiten des SAR-Registers 215 in Fig. 3;
Fig. 7 die Einzelheiten der Rl- und R2-Register 209
in Fig. 3;
ß 0 9 8 4 ? I 0 Β 5 3
QRiGlHM.
--16-
Fig. 8 Einzelheiten des L-Registers 216 in Fig. 3;
Fig. 9 Einzelheitendes CM-Speichers 207 in Fig. 3;
Fig. 10 Einzelheiten des RM-Speichers 208 in Fig. 3;
Fig. 11 Einzelheiten des TM-Speichers 206 in Fig. 2;
Fig. 12 Einzelheiten des Datenregisters 212 in Fig. 3;
Fig. 13 Einzelheiten der SC- und TPA-Register 218 und
217 in Fig. 2;
Fig. 14 Einzelheiten der Quellensammelleitung 1 in Fig.
und 3;
Fig. 15 Einzelheiten der Quellensammelleitung 2 in Fig.
und 3;
Fig. 16 Einzelheiten der arithmetischen Einheit (AMU)
in Fig. 2;
Fig. 17 Einzelheiten der MAG- und MRS-Register 219
und 220 in Fig. 2;
Fig. 18 Einzelheiten des Mikrospeichers 222 in Fig. 2;
Fig. 19 Einzelheiten des Bestimmungsdecoderteils der
Decodierlogik 226 in Fig. 2; Fig. 20 weitere Einzelheiten der Decodierlogik 222 in
Fig. 2;
609842/08 5 3
Fig. 21 bis 24 typische Programmbefehle hoher Stufe, die der Ver
arbeiter ausführen kann;
Fig. 25 und 26 typische Mikrospe ic herbe fehle;
Fig. 27 die Wahrheitstabelle für das AROM-Verarbeiter-
element 1602 in Fig. 16;
Fig. 28 ein Zeitdiagramm für die zeitliche Beziehung zwi
schen den verschiedenen, vom Verarbeiter benutzten Steuerimpulsen;
Fig. 29 in tabellarischer Form die Quellenschaltungen für
die verschiedenen, vom Verarbeiter benutzten Steuer leitungen und Steuersignale.
Die in Fig. 1 gezeigte Ferreprechanlage enthält einen Verarbeiter 101, einen Speicher 102, Teilnehmerieifungsschairer 105 und einen Verbindungslei tungsschalter 104. Die Teilnehmerieitungsschalter sind mit Fernsprechapparaten 109 verbunden. Der Verbindungsieitungsschalter ist an ein Amt 107 angeschlossen. Die Teilnehmerleitungsschalter und der Verbindungsleitungsschalfer sind außerdem über individuelle Leitungswege 106 mit einer Netzwerksreuerung 103 verbunden. Die Anlage enthält außerdem eine Datensammelleitung 110, eine Adressensammelleitung 111,
eine Speichersteuersammelleitung 112 und eine Eingabe-Ausgabe-Steuersammelleitung 113. Die Adressensammelleitung und die Datensammelleitung sind gemeinsam mit dem Speicher, dem Verarbeiter und der Netzwerksteuerung verbunden. Die Speichersteuersammelleitung 112 ist nur mit dem Verarbeiter und dem Speicher verbunden. Die Eingabe-Ausgabe-Steuersammelleitung ist nur an den Verarbeiter und das Eingabe-Ausgabesystem angeschlossen, von dem die Netzwerksteuerung 103 ein Teil ist.
Der Verarbeiter 101 arbeitet unter Steuerung von Programmbefehlen und Daten, die entweder zeitweilig oder dauernd im Speichersystem 102 gespeichert sind. Der Verarbeiter steuert mit Unterstützung des Speichersystems das im unteren Teil der Fig. 1 gezeigte Zeitmultiplex-Koppelfeld 108. Dies geschieht durch Überwachen des Zustandes jedes Teilnehmerleitung*- und Verbindungsleitungs-Schalters und durch selektives Ändern des Zustandes verschiedener Bauelemente sowohl in der Netzwerksteuerung als auch in den Teilnehmerleitungs- und Verbindungsleitungsschaltern. Befehle werden vom Verarbeiter zur Netzwerksteuerung über die Daten-Sjmmelleitung 110 übertragen. Abtastantworten und andere Zustandsinformationen werden von der Netzwerksteuerung zurück zum Verarbeiter über die Datensammelleitung 110 gegeben. Die Netzwerksteuerung wird
609842/0853
-19-durch die Adressensammelleitung 111 ausgewählt.
Entsprechend dem üblichen Zeitmultiplexverfahren werden zwei Teilnehmerleitungsschalter oder ein Teilnehmerleitungsschalter und ein Verbindungsleitungsschalter bei einem Anruf dadurch miteinander verbunden, daß die Verfügbarkeit einer freien Zeitlage bestimmt, die beiden zu verbindenden Schaltungen der freien Zeitlage zugeordnet und dann die Zeitmultiplexschaiter in den beiden Schaltungen bei jedem Auftreten der Zeitlage geschlossen werden. Ein Teilnehmerleitungsschalter, beispielsweise 105-0 wird einer Zeitlage dadurch zugeordnet, daß eine binäre 1 in eine Teilnehmerleitungsschalter-Schieberegisterstelle eingeschrieben wird, die der Zeitlage eindeutig zugeordnet ist. Dadurch wird das Schließen des Schalters bei jedem Auftreten der Zeitlage veranlaßt, so daß der Teilnehmerleitungsschalter bei jedem Auftreten der Zeitlage, der er zugeordnet ist, mit der Zeitmultiplexsammelleitung 108 verbunden wird. Auf entsprechende Weise wird ein Teilnehmerleitungsschalter oder ein Verbindungsleitungsschalter von einer Gesprächsverbindung abgetrennt, indem die binäre 1 in seinem Schieberegister gelöscht wird. Dadurch wird der Teilnehmerleitungsschalter deaktiviert, so daß er beim nachfolgenden Auftreten der Zeitlage, der er zugeordnet worden ist,
Θ098Α2/0853
nicht schließt.
Der Verarbeiter kann selektiv Speicherplätze dadurch adressieren, daß er über die Sammelleitung 111 Adresseninformationen zum Speicher überträgt. Der Inhalt der adressierten Speicherstelle wird über die Datensammelleitung 110 zum Verarbeiter zurückgegeben. Der Verarbeiter verkehrt mit der Netzwerksteuerung auf entsprechende Weise durch Übertragung von Adressenbefehlen über die Sammelleitung Hl, wobei Antworten der Anlage über die Sammelleitung 110 zurückgegeben werden. Die Steuersammelleitungen 112 und 113 umfassen eine Vielzahl getrennter Adern, die je für eine besondere Funktion benutzt werden, beispielsweise Einschreiben in den Speicher, Lesen aus dem Speicher und Angaben für die Vervollständigung des Speichers. Die verschiedenen Adern der Sammelleitung 113 erfüllen ähnliche Funktionen. Die Sammelleitungen HO7 111 und 113 führen außerdem zu weiteren Eingabe-Ausgabegeräten, beispielsweise Datenverbindungen und ähnlichem.
Fig. 2 und 3 zeigen einen mikroprogrammierten Verarbeiter nach der Erfindung. Er enthält eine arithmetische Einheit AMU 202, eine Quellensammelleitung 1 (Element 203) und eine Quellensammelleitung 2 (Element 204).
Die Quellensammelleitungen geben an die arithmetische Einheit diejenigen Informationen, die arithmetischen oder logischen Operationen zu unterwerfen sind. Der Verarbeiter enthält außerdem eine Bestimmungssammelleitung 205, die die Ausgangsinformationen der arithmetischen Einheit aufnimmt.
Der Verarbeiter enthält darüberhinaus einen TM-Speicher 206 mit wahlfreiem Zugriff, einen CM-Festwertspeicher 207 (Nurlesespeicher) und einen RM-Speicher 208 mit wahlfreiem Zugriff. Die Ausgangssignale des TM-Speichers werden über die Leitung 249 und den Sammelleitungs-Multiplexer 204-M zur Quellensammelleitung 2 gegeben. Die Ausgangssignale der Speicher CM und RM werden über die Wege 250, 251 und den Sammelleitungs-Multiplexer 203-M zur Quellensammelleitung 1 übertragen. Die Bestimmungssammelleitung 205 kann die ihr von der arithmetischen Einheit zugeführte Information selektiv zum TM-Speicher 206, zum SC-Register 218, zum TPA-Register217, zum L-Register 216, zum RM-Speicher 208, zum Datenregister 212 sowie zum SAR-Register 205 geben. Das Register SC speichert die beiden niedrigststelligen Bits der Schiebe- und Rotierinformation. -Die Register TPA und L Speichern die Adresseninformationen für die Speicher TM, CM und RM.
6098 4 2/0053
25566U Xl
Der Verarbeiier weist außerdem einen Wog 2iO cuf; U- or de,-- D-.:^.-andie im unteren Teil der Fig. 3 gezerjisn Daien:tir,:i".;;!ioi:ur.r; ; '. ·..· ::ί— geben bzw. aufgenommen werden. Alle Daten, dL' c'"r Veraibeik-r :.-.\ die Datensa;r.rnclleitung 110 gibt, werden zunächst in das Da;or.rc.j;:iu-212 eingegeben und dann über den Weg 210 zur Soi-irtielJeHung 110 übeitragen. Die Informationen, die der Verarbeiter von der Sammelleitung 110 erhält, können alternativ über den Multiplexer 221 in das Pateoregisier 212, die Rl- und R2--Register 209 oder das MAC-Register 220 eingegeben werden. Der Verarbeite!" überirögi Adressen informationen an die Adressensainrüe!leitung 111 (Fig. 3) über das SAR-Register 215 und den Weg 229. Düb SAR-Register nimmt diese Avdresseninformation von der arithmetischen Einheit über die Bestimmungsammelleitung 205 auf.
Bei dem Verarbeiier handelt es sich um einen mikroprogrammierten Verarbeiter, der demgemäß einen Festwerr-Mikrospeicher 222 aufweht, welcher durch Informationen vom MAC-Register 220 adressiert wird. Das Ausgangssignal des Mikrospeichers 222 läuft über den Weg 230 zur Decodierlogik 226 und zum Zeitsteuerungsgenerator 225. Die Decodierlogik 226 umfaßt eine Vielzahl von Decodieren^ die das Ausgangssignal des Mikrospeichers 222 aufnehmen und decodieren, um die Gatter-
609842/0853
BAD
signale, Synchronisiersignale und weitere Signale zu erzeugen, die für die Steuerung des VcrarbeÜers erforderlich sind. Der Zeitsteuerurigsgeneraior 225 enthält außerdem diejenigen Schaltungen, welche zur Eizeugung von vielen dar für den Verorbsiter erforderlichen Steuersignalen benötigt worden. Diese Signale sind in den Zeitdiagrammen der Fig. 28, 4 und 5 gezeigt. Das Eingangssignal des Generators 225 auf dem Weg 230 verändert und steuert selektiv den Zustand des Generators zur Anpassung an die verschiedenen Verarbeiterfunkticnen. Der Zeitsteuerungsgenerator wird außerdem durch den Taktgeber 224 gesteuert. Das MAC-Register 220 kann aus dem MRS-Rf gister, durch den MikroSpeicher 222 oder die Sammelleitung 210 geladen werden. Die vorn MikroSpeicher 222 ankommende Information schaltet das MAC-Register auf eine neue Adresse von einem Abzweigbefehi des Mikrospeichers 222. Die über die Sammelleitung oder den Weg 210 ankommende Information kann das MAC-Register auf jede Adressenposition einstellen. Das MRS-Register speichert Unterprogramm-Rückkehradressen und stellt am Ende des Unterprogramms den MikroSpeicher auf die richtige Rückkehradresse ein. Der Taktgeber 224, der Zeitsteuerungsgenerator 225 und die Decodierlogik 226 interpretieren und decodieren zusammen die vom Mikrospoicher 222 ankommenden Mikroprogrammwörterund erzeugen alle notwendiger. Zeitsteuerungs- und sonstigen Steuersignale, die zur
809842/0853
Ausführung dieser Befehle erfordern Ji sind.
Die Steuerflipflops 228 enthalten eioc Vielzahl von Flipflops, die durch
Signale einstellbar sind, welche von der Deccdiei logik 226 sowie von den Sammelleitungen 112 und Π3 ankommen. Nach Einstellung durch die Decodierlogik geben diese Flipfiops dann Steuersignale, beispielsweise Leseoder Schreibkommandos an die Sammelleitungen 112 und 113. Bei Einstellung aufgrund von Signalen, die über die Sammelleitungen 112 und 113 ankommen, speichern die Flipflops, informationen und machen sie für den Verarbeiter verfügbar, wodurch angezeigt wird, daß ein Speicheikomrnando
oder eine Eingabe-Ausgabefunktion durchgeführt worden ist.
Es sei beispielsweise und zur Erläuterung angenommen, daß die Datensammelleitung 110 und die Adressensammelleitung 111 16-Bit-Parallelsamme!- leitungen sind. Demgemäß tauscht der Verarbeiter Daten und Informationen mit dem Speicher und den Eingabe-Ausgabe-Systemen über die Sammelleitungen 110 und 111 mit Hilfe von 16-Bit-Wörtern aus. Der Verarbeiter behandelt intern die ihm über die Sammelleitung 110 zugeführten 16—Bit—
Wörter durch eine Unterteilung in vier 4-Bit-Bytes, und bewegt dann jedes Wort, manipuliert es und führt logische und arithmetische Operationen mit ihm Byte für Byte durch". Mit Ausnahme der für den Mikroprogramm-Ab-
609842/0853
schnitt des Verarbeiten und die Decodierlogik erforderlichen informationen werden alle Informationen innerhalb des Verarbeiten über die Quellensammelleitung 1 f die Quellensamme!leitung 2, die arithmetische Einheit und die Bestimmungssammelleitung 205 Byte für Byte übertragen.
Das Datenregister 212 gibt Informationen auf die DafensammeIleitung 110 und empfängt Informationen von dieser. Alle über die Sammelleitungen HO zum Speichersystem 102 oder zu einem Eingabe-Ausgabegerät. beispielsweise der Netzwerksfeuerung 103 übertragenen Informationen müssen durch interne Bauteile des Verarbeiters erzeugt, an die BesHmrnungssammelleitung 205 angelegt und Byte für Byte in das Datenregister 212 eingegeben werden. Von dort werden die Informationen als 1 ό-Bit-Wörter auf die Sammelleitung 110 gegeben. Auf entsprechende Weise werden alle Informationen^, die das Datenregister 212 vom Speichersystem oder dem Eingabe-Ausgabesystem über die Sammelleitung 110 empfängt, im 16-Bit-V/ortformat aufgenommen und eingegeben. Jedes solche Wort wird nachfolgend vom Register 212 zu den verschiedenen internen Bauelementen des Verarbeiters byfeserieli übertragen.
Die internen Datensammelleitungen sind die Quellensammelleitung 1# die Quellensammeüeitung 2 und die Besfimmungssammelleitung 205. Ein
609842/0853
16-Bit-Wort, das entweder Daten oder ProgramminformaHonen darstellt, kann Byte für Byte cuf eine der QuellensammeIleitungen gegeben, zur arithmetischen Einholt" übertragen und dann Byte für Byte an die Bestirnmungssamme!leitung angelegt werden. Von dieser wird jedes Byte dann 1) in Register oder einen Speicher des Verarbeiters eingegeben, 2) an das Register 215 gegeben, dort in ein 16-Bit-Format umgewandelt und dann als Adresseninformation auf die Adressensammelleitung 111 übertragen, oder 3) in das Datenregister 212 eingegeben, wo es in das 16—Bit-Format umgesetzt und dann als Dafenv/ort über den Weg 210 zur Sammelleitung 110 übertragen wird.
Zur weiteren Beschreibung des Verarbeiters sei angenommen, daß ein 16-Bit-Wort von der Sammelleitung 110 ankommt und über den Weg 210 an das Datenregister 212 übertragen wird, wo es zeitweilig im 16—Bit-Format gespeichert'wird. Wenn das Wort nachfolgend von der arithmetischen Einheit verarbeitet werden'soll, wird es Byte für Byte vom Register 212 über den Weg 231 zur Quellensammelleitung 1 oder 2 und dann zur arithmetischen Einheit 202 übertragen. Die vier letztstell igen Bits (Byte 0) werden zuerst auf die Quellensammelleitung gegeben, durch die arithmetische Einheit verarbeitet und dann auf die Bestimmungssammelleitung 205
609842/0853
überiragen. Von dort kann dieses Byte dann in irgendeine Schaltung gegeben werden, die mit der SammelSeitung 205 verbunden ist, beispielsweise in das SAR-Register Diese Operation kann dann dreimal wiederholt werden, um das gesamte 16-Bit-Wori aus dem Datenregister 212 zu lesen und in geänderter Form in das SAR-Register zu übertragen.
Die Zeit, die der Verarbeiter zur byteseriellen Verarbeitung eines 16—Bit-Wortes benötigt, wird Mikrozyklus genannt. Ein Mikrozyklus ist in vier Phasen 0, 1, 2 und 3 unterteilt. Für jedes der vier Bytes, die zusammen ein 16-Bit-Wort bilden, ist eine Phase vorhanden. Jede Phase ist in zwei Unterphasen unterteilt, die Laden und Takt genannt werden. Die arithmetische Einheit enthält für {ede der beiden Quellensammelleitungen ein getrenntes 4-Bit-Register. Während der Lade-Unterphase gibt eine gewählte Quellenschaltung, beispielsweise der TM-, der CM- oder der RM-Speicher, das Register 209 oder das Datenregister 212 seine Information auf eine Quellensammelleitung. Am Ende der Lade-Unterphase wird diese Information unter Taktetnfluß in das jeweilige 4-Bit-Register der arithmetischen Einheit übertragen. Am Ende der Takt-Unterphase für diese Phase werden die Ergebnisse der von der arithmetischen Einheit mit diesen Daten in ihren 4-Bit-Registern durchgeführten Operation unter Tcikteinfluß in eine Bestimmungs-
Θ09842/0863
schaliung übertragen, beispielsveise das 5AR-!v-gister 215, das Datenregistei-212, den RM-Speicher 208 oder den T/vV-Spetcher 206.
Der RM"Speicher ist ein kleiner bipolarer Speicher {64 χ 4) und stellt einen Systemprogramm iei er mit sechzehn Allzweckregistern dar. Die Rl- und R2-Eingänge dieses Speichers sind fest mit den Ausgängen der R1~R2-Regisrer 209 verbunden und ermöglichen die schnelle Adressierung des Speichers mit Informationen, die über die Sammelleitung 110 ankommen und in das Rl-R2-Regisier eingegeben werden. Der Adresseneingang 256 des RM-Speichers liefert nur die Anfangsadresse eines 16-Bit-Wortes, das in Form von 4-Bit-Bytes gespeichert ist. Die einzelnen Bytes dieses Wortes werden unter Steuerung der Phasen inform ation adressiert, die vom Zeitsteuerungsgenerator ankommt.
Der CM-Speicher ist ein bipolarer Festwertspeicher (ROM) mit einer Kapazität von 256 x 4 Bits. Dieser Speicher liefert Konstanten zur Verwendung durch das Mikroprogramm. Eine häufig benutzte Konstante ist beispielsweise ein 16-Bit-Wort, das Byte für Byte gespeichert ist und nur O-Werfe enthält. Das L-Register wird für Adressierzw;ecke benutzt und ist ein 6-Bit-Register, das entweder von der Bestimrnungssammelleitung über den Weg 240 oder
609842/0853
mit einem Mikrobefehl über den Weg 258 geladen werden kann. Das L-Register wird vom Mikroprogramm für Index-Operationen verwendet.
Der TM-Speicher ist ein bipolarer Speicher nut beliebigem Zugriff (RAM), der eine Kapazität von 24 χ 4 Bits besitzt. Dies entspricht einer Speicherkapazität von sechs lo-Bit-ftegistern.
Der Verarbeiter gemäß Fig. 2 und 3 ist ein AlIzwecktyp und kann eins Vielzahl von Operationen ausführen. Faßt man seine Möglichkeiten summarisch zusammen, so kann der Verarbeiter veranlassen, daß Informaiionen an eins der oder beide Queliensamrne!leitungen von irgendeiner gewählten Schaltung aus angelegt werden, deren Ausgang mit diesen Sammelleitungen verbunden ist. Die arithmetische Einheit nimmt diese Informationen von oen Sammelleitungen auf, verarbeitet sie auf die durch den Befehl aus dem MikroSpeicher 222 angegebene Weise und legt sie dann an die Bestlmmungssarnmelieiiung an. Von dort können die Informationen dann zu irgendeiner Schaltung übertragen werden, deren Eingang mit der Bestimmungssammelle itung verbunden ist.
Die Möglichkeiten des Verarbeiters lassen sich besser anhand der Beschrei-
609842/0853
bung einiger weniger typischer Operationen verstehen. Fig. 2i zeigt einen Maschinenbefehl, mit dem der inhalt einüs Wortes R2 des RM-Speichers 208 zum Inhalt des Wortes RI addiert und das Ergebnis im Wort Rl gespeichert wird. Die Wörter Rl und R2 sind nicht das erste und zweite Wort dos RM-Speichers. Ihre Adresse wird durch den Inhalt der Rl- und R2-|-e!der des Befehls angegeben. Das R2-Fe!d umfaßt die Bits 0 bis 3 und das Rl-FeId die Bits 4 bis 7. Der Operationscode für diesen Befehl ist 03 und ist in den Bits 8 bis 14 des Feldes gespeichert. Die Funktion des BA-FeIdes ist nicht wichtig für die vorliegende Erläuterung.
Den Befehl gemäß Fig. 21 nimmt der Verarbeiier vom Speichersystem 102 über die Datensammelleitung 110 und den Weg 210 auf. Die am weitesten rechts stehenden acht Bits dieses Befehls, nämlich die Rl- und R2-Felder werden in die Rl- und R2-Register 209 eingegeben. Die Operationscodebits laufen über den Weg 210 zum mittleren Eingang des Multiplexers 221 und dann zum MAC-Register 220, wo eine binäre 03 in das Register eingegeben wird. Diese binäre 03 gibt die Anfangsadresse der Mikrospeicherbefehle an, die zur Steuerung der Decodieriogik 226 und des Zeitsteuerungsgenerators 225 erforderlich sind, derart, daß die in Fig. 21 angegebenen Operationen ausgeführt werden. Das erste Wort dieses Mikrobefehls hat die in Fig. 26 gezeigte Art
609842/0853
und wird Bev'cgungsbefehl (MOV) genannt. Für diesen Befehl ist der RM-Speicher die QuellenschoHung und der TM-Speiche! dis Bestiinrriungsschaltung. Es wird jeizt unter Steuerung des Befehls gernäß Fiy. 26 dos Wort R2 im RM-Spelchcr an die QuellerisammeNeilung 1 gegeben, über die arithmetische Einheit geführt und in diejenige Adiesseristeile des TM--Speichers eingegeben, die das D ES-Fe id in Fig. 26 angibt.
Danach wird dos MAC-Register um eine Position weitergeschaltet· und auf einen arithmetischen Befehl der in Fig. 25 gezeigten Art gebracht. Bei diesem Befehl gibi der TM-Speicher das Wort R2 auf die €k»ellensammelleiiung 2, der RM-Speicher legt das Wort Rl an die Quellensammelleitung 1 an und die arithmetische Einheit addiert die beiden Wörter und gibt die Summe in das Wort Rl des RM-Speichers. Für diese Operation ist der RM-Speicher
die durch das Sl-FeId angegebene Quellenschaltung, der TM-Speicher ist die durch das S2-Feld angegebene Quellenschaltung und der RM-Speicher ist die durch das Bestimmungsfeld (DES) angegebene Schaltung. Der Inhalt des arithmetischen Feldes veranlaßt die arithmetische Einheit, die auf den beiden Quellensammelleitungen zugeführten Informationen zu addieren.
Bei der Durchführung dieser Operation wird das Wort R2 im TM-Speicher
609842/0853
25566/11
Byte für B;/).? cn die CueiNnschT,-nc! leitung 2 angelegt und das Wort Rl aus dem RM-Speicher wird Byte für Byte an die Queliensammeileitung 1 gsgeben. Die arithmethehö Einheit bestimmt die Summe für jedes Paar von Bytes, das über die beiden Quellens-ammel leitungen ankommt, und gibt die Summe auf die BestifTVfiungssammeueirung. Von dort wird jedes von der'arithmetischen Einheit kommende Byte in das Rl -Wort des RM-Speichers gegeben, da der RM-Speichcr die durch das DES-Feld in der arithmetischen Anordnung gemäß Fig. 25 angegebene Bestimrnungsschalfung ist.
Eine ■ weitere Art von Befehl, die die Anlage ausführen kann, ist in Fig. angegeben. Dabei wird ein angegebenes Binärwort I zum Inhalt des Wortes Rl des RM-Speichers addiert und das Ergebnis in das VvOrt Rl gegeben. Wie in Fig. 22 angegeben, benötigt diese Operation zwei Befehlswörter. Beim ersten Wort wird der Inhalt des Rl-Feldes von der Datensammelleitung 110 aufgenommen und in das Rl-Register 209 gegeben. Die Information wird dann über den Weg 253 als Adressierinformation zum RM-Speicher überfragen und gibt dasjenige Wort an, das zu verarbeiten ist.Außerdem identifiziert beim ersten Befehlswort der Operationscode 07 den Befehl und wird über den Multiplexer 221 in das MAC-Register 220 eingegeben, um den MikroSpeicher auf die richtige Adresse weiterzuschalten. Diese Adressen information bringt
609842/0853
den MikroSpeicher 222 auf einen. ßowegungsbefehl der in Fig. 26 dargestellten Art, bei dem das Rl -V/ort dts RM-Speichers an die OueÜensammel leitung 1 gegeben, zur arithmetischen Einheit übertragen und über diese in ein entsprechendes Wort des TM-Speichers gegeben wird.
Danach wird das zweite Wort dos in Fig, 22 gezeigten Befshis vom Verurbeiter aufgenommen. Das gesamte V/ort stellt die Binärzahl dar, die zum augenblicklichen Inhalt von Rl zu addieren und dann in Rl zu speichern ist. Dieses 16-Bit-Wort wird über die Sammelleitung 110 aufgenommen und in das Datsnregister 212 gegeben. Danach geht der MikroSpeicher auf einen arithmetischen Befehl entsprechend der Angabe in Fig. 25 weiter. Zu diesem Zeitpunkt wird das lo-Brt-Wort im Datenregister 212 ausgelesen und Byte für Byte während jeder Phase auf dieQueüensammeüeitung 1 übertragen, während gleichzeitig das Wort Rl im TM-Speicher ausgelesen und Byte für Byte auf die Queiiensamme!leitung 2 gegeben wird. Die arithmetische Einheit empfängt die beiden Wörter gleichzeitig Byte für Byte, addiert sie und die Summe wird auf die Bestimrnungssammelleitung 205 übertragen und dann in das Wort Rl des RM-Speichers eingegeben.
Wie bereits erwähnt, ist der CM-Speicher 207 ein Festwertspeicher, der
609842/0853
nur Konstanten speichert. Er kann bei QpeioirhyAen öLniidi den gerode beschriebenen Operationen verwendet werden. Deispte-Lwsius kann ein Bci-h! verlongen, daß ein bestimmtes Wort des CM Speiche::, zu einem bestimmten Wort des RM-Speichers addiert und die Sunvus Im gb-ichsü oder einriii ande ren Wort des RM-Speichers aufgenommen oder alternativ cuf entweder die Datensammelleitung 110 oder die Adressencornme I leitung 11 i gegeben wird. Ein Befehl dieser Art wird durch Operationen cuscjefühiry die den eben beschriebenen Operationen analog sind.
Fig. 23 zeigt einen Maschinenbefehl hoher Stufe, der in Verbindung riiii den Schiebe- und Rotiermöglichkeiten des Verarbeiters benutzt wird, Eire 11 im Operafionscodefeld identifiziert den Befehl und gibt an, daß ein Wort Rl, dessen Adresse im RM-Speicher durch das Rl-Feld bezeichnet wird, um eine Anzahl von Bitpositionen zu verschieben ist, die durch das N-FeId bezeichnet wird. Dieser Befehl kommt über die Datensarnrnelleiturig 110 an und wird dem Verarbeiter über den Weg 210 zugeführt, wobei die Bits des Operationscode durch den Multiplexer 221 in das MAC-Register 220 gegeben werden. Die am weitesten rechts stehenden acht Bits, nämlich das Rl- und N-FeId, werden in die Rl- und R2-Register 209 eingegeben.
609842/0853
ORIGINAL SHSPECTEÖ
Der vorgenonnte Befehl erfordert die Ausführung von zwei MikroSpeicherbefehlen. Der erste MikrobGfch! gibt den Inhalt des FS-Registers übei den Weg 234 auf die Qucllensammelleitung 2. Von dort weiden die Informationen über die arithmetische Einheit und den Weg 236 zum 5C- und TPA-Register 218 und 217 übertragen, Der Inhalt dieser Register stellt dann zusammen die angegebene Anzahl von Bitpositionen dar, um die das RI-Wort zu vejschieben ist. Beim nächsten Mikrobefehl adressiert der inhalf des RI-Regisrers 209 den RM-Speicher 208 derart, daß er den Inhalt des RI-Wortes an die Quellensarnme!leitung 1 anlegt, über die es zur arithmetischen Einheit übertragen wird. Diese schreib! die Information Byte für Byte in einer besonders geordneten Folge in den TM-Speicher. Die besonders geordnete Folge wird durch die im TPA-Register 217 gespeicherte Schiebeinformation definiert. Das ursprüngliche Rl-Wort bleibt weiter im RM-Speicher. Danach wird das ursprüngliche RI-Wort aus dem RI-Abschnitt des RM-Speichers auf die Quellensammelleifung 1 ausgellesen. Gleichzeitig wird die neugeordnete Abwandlung des Wortes Byte für Byte vom TM-Speicher auf die Queiiensamme!leitung 2 gegeben. Beide Sammelleitungen sind jetzt mit einer Schiebeschaltung in der arithmetischen Einheit verbunden, und beim gleichzeitigen Auslesen jedes Byte aus den beiden Speichern wird die durch jedes Paar von gleichzeitigen Bytes dargestellte Information von der Schiebeschaltung aufgenommen, und wieder in der verschobenen Form in den TM-Speicher
609842/0853
cingesciv:'.--; .m? wobei die verschobene Form durch den augenblicklichen Inhalt de". SC-Kegisteis angegeben wird. Aus dem TM-Speicher wird dann das Wort je noch Bedarf über di-3 Quellensammelleitung 2, die arithmetische Einheit und die Bestimm!.'ngssammeIleitung ausgelesen und an irgendeine der Schaltungen angelegt, die mit der Bestimmungssammelleitung verbunden sind.
Fig. 24 zeigt eine etwas andere Art eines Schiebsbefehls. Bei diesem Befehl wird der Irn-il" dt-·; Rl-V\/ortes nach rechts um einen Betrag verschoben, den die unteren vier Bits des R2-Wortes im RM-Speicher angeben. Der Verarbeiter ni.Tirnt diesen Befehl über die Datensammelieiiung 110 auf, gibt den Operationscode 13 über den Multiplexer 221 in das MAC-Register 220 und lädt die Bits RI und R2 in das Rl- und R2-Regisfer 209. Danach wird der Inhalt des R2-Registers als Adressierinformation an den RM-Speicher übertragen, der den Inhalt.seines R2-Wortes Byte für Byte ausliest und an die Quellensammeüeitung 1 anlegt, über die es der arithmetischen Einheit zugeführt wird. Die ersten drei Byles werden nicht beachtet und nicht benutzt. Das letzte Byte, nämlich die niedrigstelligen vier Bits, v/erden von der arithmetischen Einheit über Wege 236 und 237 den SC- und TPA-Registern zugeführt, wo sie die Anzahl von Bitpositione;-: angeben, um die das Rl-
609842/0853
Wort zu verschieben ist. Danach v/ird auf ähnliche We[Se4, wie bereiis für die Schiebe- und Rotierfunktion gemäß Fig. 23 beschrieben, der Inhalt des R] -Wortes aus dem RM-Speicher an die Quellensammsi leitung 1 gegeben und über die arithmetische Einheit in veränderter Folge in den TM-Speicher geschrieben. Das R2-Worf im RM-Speicher und das R2-Wort mit dei geänderten Folge aus dem TM-Speicher werden dann gleichzeitig Byte für Byte an die Guellensammel leitung 1 und die Quellensammel leitung 2 angelegt und in den TM-Speicher mit einer Bitverschiebung eingeschrieben, deren Detrag durch das SC-Register angegeben wird.
Das SAR-Register 215 in Fip, 3 ist in Fig. 6 genauer gezeigt. Es handelt sich um ein T6—Bit— Register, das Adresseninformationen speichert, die zum Speichersystem T02oder zum Eingabe-Ausgabe-System zu übertragen sind« Das SAR-Register enthält vier 4-Bit-Schieberegisfer, beispielsweise integrierte Schaltungen vom Typ SN 7496. Die Register sind unter Bildung eines Speichers vom Typ 4x4 angeordnet, der in Fig. 6 als Bauteil 601 bezeichnet ist. Die Schieberegister nehmen die Information von der Bestimmungssainmelleitung 205 Byte für Byte mit jeweils vier Bits gleichzeitig auf. Die ankommende Information v/ird nachfolgend parallel als 1 ό—Bit- Wort auf die Adressensammeileitung 111 gegeben. Das UND-Gatter 602
609842/0853
steuerr die Einführung von informationen von der Summe!ta-r;..:;■<-: .?01 in dos Regisier 601 . Das Signal EVVSAR out der Leitung 604 wird auf ! gebrach?, um anzugeben, daß das SAR-Register der Bestimmungsort für die durch die arithmetische Einheit 202 auf die Sammelleitung 2G5 übertragen.; Information ist. Die Taktleitung 603 führt die in Fig. 31 angegebenen Tokisignale und ermöglicht die Eingabe der sequentiell Qn die Destimmungssarnms!leitung 205 angelegten Bytes in das Register 601 . Dos Signal EWSAR wird durch die Decodierlogikelemente 226 in Fig. 2 geliefert. Das Taktsignal wird vom Zeiisteuerungsgenerator 225 zugeführt. Dies ist in Fig. 32 für das Register SAR sowie für alle anderen Schaltungen dargestellt.
Die Rl- und R2-Register 209 in Fig. 3 sind in Fig. 7 genauer gezeigt. Sie nehmen die niedrigststelligen acht Bits der vom Verarbeiter über die Datensammelleitung HO ankommenden Befehlswörter auf und speichern sie zeitweilig. Die am weitesten links stehenden acht Bits v/erden durch weitere Bauteile des Verarbeiters aufgenommen und gespeichert, zu denen der AAAC-Zähler 220 gehört, der die sieben Bits des Operationscode OP speichert.
Die Rl- und R2-Register enthalten'zwei 4-Bit-Regisier, die zusammen als Bauteil 702 in Fig. 7 bezeichnet sind. Die acht Informafionsbits, die die
60 9842/0853
Daiensamrne!leitung 110 über den Weg 210 den Registern Rl und R2 zuführt, werden unter Steuerung eines Signals LDOP auf der Leitung 703 in die Register eingeführt. Diese? Signal kommt vom Zeitsteuerungsgeneraror 225 in Fig. 2 und wird erzeugt, nachdem das Speichersystem 102 mit einem Speichervollsiändigsicirial auf einer bestimmten Ader der Speichersteuersammeileiiung 112 geantwortet hat.
Die Ausgänqe dcv Rl- und R2-Register sind außerdem über Wege 253 und mit der Adressensteuerschaltung des RM-Spei ehe rs 208 verbunden« Diese Verbindungen geben die Möglichkeit, daß der Inhalt der Rl- und R2-Register direkt für Adressierzwecke zum RM-Speicher übertragen wird.
Der Multiplexer 701 wandelt die acht Bits in den Rl- und R2-Registern in zwei 4-Bit-Bytes um. Dies erfolgt unter Steuerung des Signals PHO in Fig. 28^. das das niedrigststellige Bit der vom Zeitsteuerungsgenerator erzeugten codierten Phaseninformation ist. Diese'Information kommt über die Leitung 704 an. Wenn das PHO-Signa! auf H ist, wird der Inhalt des Rl-Registers über den Multiplexer zu den Quellensammelleitungen übertragen. Wenn das PHO-Signal auf L ist, so wird der Inhalt des R2-Registers durch den Multiplexer an die Queilensainmelleitungen angelegt. Das Bauteil 701 kann eine inte-
609842/0853
grierte Schaltung vom Typ SN 74157 sein. Die Register 702 kö:.·. . /.·■■·■■ el integrierte Schaltungen SN 7495 sein. Das L-Register 21 σ in Fi..::., Ί lsi in Fig. 8 genauer dargestellt. Dieses Register hat die Funktion, die /v:.:res;ierinformation für den CM- und RM-Speicher zu liefern. Das L-Rct;!i;cr enthält ein Register 801, einen Multiplexer 802 und eine Schreiblocjik 803. Das Register 801 ist ein 6-Bit-Register und kann unter Steuerung des Multiplexers 802 entweder von der Bestimmungssamrnelleitung 205 aus über den Weg 240 oder vorn Feld EMIT der Decodierlogik 226 über den Weg 258 geladen werden. Wenn das Register 801 vom Feld EMIT eus geladen- wird, so werden alle sechs Bits des Registers aufgefüllt. Wenn Jedoch das Register während des Bytes 0 von der Bestimmungssammelleitung aus geladen wird, werden nur die niedrigstell igen vier Bits eingegeben und die beiden höchststell igen Bits, die sich bereits im Register befinden, werden nicht gestört. Das L-Register weist zwei integrierte Schaltungen, beispielsweise vom Typ SN 7475 und SN 74298,OuF. Nur eine Hälfte der Schaltung SN 7475 wird für die beiden höchststell igen Bits benutzt und nur die beiden höchststelügen Bits der EMIT-Felder stellen Dateneingangssignale für die Schaltung SN 7475 dar. Die vier niedrigstelligen Bits werden in der Schaltung SN 74298 gespeichert, die den Multiplexer 802 enthält.
609842/0053
Wenn das ό- Bit·-Feld EMl'f in das Register 801 eingegeben werden soll, so erzeugt die Decodierlogik 226 in Fig. 2 das Signal LDLl und gibt es auf die Leitung 807. Dieses Signal steuert den Multiplexer 802 über den Weg 805 derart, daß er den Eingang EMIT erregt und alle sechs Bits des Feldes EMIT in das Register 801 unter Takteinfluß einführt. Das Signal LDLl tritt zu dem für oen Steuerimpuls CTLPLS*' im Zeitdiagramrn in Fig.28 gezeigten Zeitpunkt auf.
Wenn die Information auf der Besiimmungssammel leitung 205 in die niedrigstell igen vier Bits des Registers 801 einzuschreiben ist, so erzeugt die Decodierlogik während der Phase 0 das Signa! WRLl, dessen Dauer gleich der Dauer des Taktirnpulses in Fig. 28 ist. Die Schreiblogikschaltung 803 steuert den Multiplexer über den Weg 805 derart, daß die Sammelleitung 240 als Dateneingang für das Register 801 ausgewählt wird. Der Ausgang des Registers führt über den Weg 256 zu den in Fig. 2 und 3 gezeigten Speichern CM und RM.
Das logische Bauteil 803 enthält die logischen Kombinationsgatter, die zum Anlegen eines Gattersignals an den Weg 804 beim Eintreffen entweder eines WRLl- oder eines LDLl-Signals erforderlich sind. Das Gattersignal
609842/0853
führt die Ausgangsinformation vom Multiplexer 802 in das Register 801 . Die Logikschaltung 803 legt außerdem das erforderliche Potential bei Empfang eines Signals LDU oder WRLl an die Leitung 805.
Der CM-Speicher 207 in Fig. 3 ist genauer in Fig. 9 gezeigt. Es handelt sich um einen 256 χ 4-Festwertspeicher, der zweckmäßig ein Harris-Halbleiterspelcher vom Typ HPROM-I 024 sein kann. Der CM-Speicher enthält im wesentlichen ein Register 901 und Registerausgangsschaltungen 902. Die Adressierinformationen für das Register kommen über Wege 256 und 903 an. Da das Register 901 256 Adressenstellen besitzt, sind acht Bits für die Adressierinformation erforderlich, um eine bestimmte Speicherstelle anzugeben. Sechs Adressenbits kommen über den Weg 256 an und identifizieren die Anfangsadresse des ersten Bytes eines auszulesenden Wortes. Die restlichen beiden Bits - die Byte-Information - kommen über den Weg 903 an. Diese Information stellt die Phaseninformation dar und kommt vorn Zeitsteuerungsgenerator 225. Der CM-Speicher gibt dauernd das adressierte Wort als Ausgangssignal über die Ausgangsschaltungen 902 und den Weg 250 auf die Quellensamme! leitung 1.
Der RM-Speicher 208 in Fig. 3 ist genauer in Fig. 10 veranschaulicht. Der
609842/085 3
Speicher enihält sechzehn Allzweckregister. Jedes Register besteht aus vier 4-BH-ByIeS, und alle Register zusammen bilden das Bauteil 1001 in Fig. 10. Der RM-Speicher enthält außerdem Regisiereingangsschaltungen 1002, Rtgisterausgangsschaltungen 1003, ein UND-Gatter 1004 sowie Multiplexer 1005 und 1006.
Die Bauteile 1001, 1002 und 1003 können zweckmäßig integrierte Schaltungen vom Typ SN 7489 sein, die jeweils einen Ιό χ 4-Bipolarspeicher darstellen. Die vier integrierten Schaliungen sind als 64 χ 4 -Bit-Speicher organisiert. Die Adressierinformotion für diese Speicheranordnung wird über Wege 1008 und 1007 geliefert. Der Weg 1008 nimmt das Ausgangssignal des Multiplexers 1005 auf/ der 4:1-Multiplexer vom Typ SN74153 enthält. Der Multiplexer 1006 umfaßt einen 2:1-Multiplexer vom Typ SN 74153.
Das Register 1001 stellt einen Speicherraum für sechzehn 16-Bit~Wörter bereit, die jeweils vier 4-Bit-Bytes umfassen. Jedes Wort entspricht einem Allzweckregister. Die Wortadresseninformation wird vom Multiplexer 1005 über den Weg 1008 und die Adressierung innerhalb des Wortes, also die Byte-information, über den Weg 1007 geliefert, der die Phasen- oder
§09842/0853
clic: vy\c:-^c-:nz';ion vom Zeitsleuerungsgenerator 225 erhalt. Die auf den \\:e.g 100·;-' -:"..."istene Information wird vorn Multiplexer 1005 entweder über den Weg 2E.6 vorn L-Regisrer, über den Wag 254 vorn R2-Register oder über den Weg 253 vom Rl-Register aufgenommen. Zwei Infcrrnotionsbits geben un, welcher Eingang des Multiplexers 1005 zu erregen ist. Diese beiden Auswahlbits werden vom Ausgang des Multiplexers 100ό auf den Weg 1009 gegeben. Die Eingänge des Multiplexers 1005 sind numerisch bezeichnet, um den Wert des Binärsignals anzugeben, das auf den Weg 1009 gegeben werden muß, um den jeweiligen Eingang zu erregen. Wenn also eine binäre 1 auf den Weg 1009 gegeben wird, so wird der Eingang 1 erregt und die Information auf dem Weg 253 über den Multiplexer 1005 und den Weg 1008 zum Register 1001 geführt. Die Eingänge A und B des Multiplexers 100ό sind über Wege 1010 und 1011 mit der Decodierlogikschaltung 226 verbunden. Der Eingang A des Multiplexers 100ό nimmt die beiden niedrigststelligen Bits (5 und 6) des Quellenfeldes 1 (Sl) des Mikrospeichers 222 für einen Befehl der in den Fig. 25 oder 26 gezeigten Art auf. Der Eingang B des Multiplexers nimmt die beiden niedrigststelligen Bits (12 und 13) des Bestimmungsfeldes (DES) eines Mikrobefehls der in Fig. 25 oder 26 gezeigten Art auf. Der Weg 1012 führt zum Zeitsteuerungsgenerator und die ihm zugeführten Signale bestimmen, welcher Eingang des Multiplexers 1006 aktiv sein
609842/0853
BAD ORIGINAL
soil. Wenn die Ader SEL eine 0 führt, so wird der Eingang A erregt. Wenn die Ader eine 1 führt, so wird der Eingang B erregt.
Die Gesami funktion der beiden Multiplexer besteht darin, daß sie den Feldern Sl und DES eines Mikrobefehls die Möglichkeit geben,, entweder das Register L, das Register Rl oder das Register R2 als Adressierquelle für das Register RM zu wählen. Der Mikroprogrammierer kann also nicht nur den Umstand angeben, daß der Speicher RM eine Quellen- oder eine Bastimmungsschaltung sein soll, sondern er kann außerdem angeben, welche der drei möglichen Quellen für die Adresseninformation zur Steuerung des Speichers RM benutzt werden soll.
Ein Wort wird in das -Register 1001 dadurch eingeschrieben, daß die gewünschten Daten von der Bestimmungssammelleitung auf den Weg 232 gegeben, die erforderliche Adresseninforrnation über den Multiplexer 1005 und den Weg 1008 an das Register 1001 übertragen und die Schreibleitung 1013 veranlaßt wird, auf 1 zu gehen. Diese Leitung wird durch eine UND-Verknüpfung der RM- und der Taktsignale im Gatter 1004 gesteuert. Das RM-Signal wird von der Decodierlogik 226 geliefert und das Taktsignal vom Zeitsteuerungsgenerator, wobei es die in Fig. 28 gezeigte Form hat.
609842/0853
l:nmcc riann, wenn nicht in das Register 1001 eingeschrieben wird, gibt die Ausgangsschaltung !003 dauernd über den Weg 201 den Inhalt des im Augen blick über den Weg 1008 adressierten Wortes an die Quellensammelleitung I
Das RM™Signal kommt von der Decodierlogikschaltung 226 und ist während aller vier Phasen eines Maschinenzyklus immer dann vorhanden, wenn eine binare 0, 1 oder 2 im Bestirnmungsfeld für einen Befehl der in Fig..25 und 2ό gezeigten Art erscheint. Die zeitliche Einordnung des Taktsignals ist im Zeitdiagramm gezeigt.
Zusammengefaßt bestimmen ein Taktsignal und ein RM-Signal zum Gatter 1004 zusammen mit einem Teil der Bestimmungsfeldinformation am B-Eingang des Multiplexers 100ό diejenige Schaltung, welche zur Lieferung der Adresseninformation zum RM-Speicher bei einer Schreiboperation zu benutzen ist. Der RM-Speicher ist bei diesen Operationen der Bestimmungsort für die Informationen, die im Augenblick an die Bestimmungssammelleitung angelegt sind. Der Eingang A des Multiplexers 1006 bildet einen Teil des Feldes Sl eines Mikrobefehls, und wenn der Eingang A aktiv ist, gibt das Feld Sl an, welches Schaltungselement des Verarbeiters als Quelle zu benutzen ist, die die Adressierinformation für den RM-Speicher liefert. Der Inhalt des adres-
6098 4 2/085
sierten RM-Speichers wird dann an die Quellensatnrnelleitung 1 gegeben. Wenn der Eingang B des KAuitiplexcrs 1006 aktiv lsi, so gibt das Feld DES die Quelle dar Adressierinformation für den RM-Speicher an.
Der TM-Speicher 206 in Rg. 1 ist geneuer in Fig. Π dargestellt. Dieser Speicher enihält im wesenfliehen ein Fvsgisrer HOI7 EingangsschaHimgen 1102, Ausgangsschaitungen 1103, ein UND-Gatter 1104 und einen Multiplexer 1105.
Der TM-Speicher stellt Sonderzweckregister für den Verarbeifer und insbesondere für den Mikroprogramrnabschniit des Verarbeiters bereit. Die Bauteile 1001, 1002 und 1003 können zweckmäßig zwei integrierte Schaltungen SN 7489 enthalten. Sie sind unter Bildung eines 32 χ 4-Speichers organisiert, der das Äquivalent von acht Registern mit je sechzehn Bits darstellt. Fünf Bits sind für die Adresseninformation erforderlich. Der Weg
257 (TPHO-I) liefert die beiden niedrigststei 1 igen Adressenbits. Diese
kommen vom TPA-Register 217 an und bilden die Byte-information. Der
Ausgang des Multiplexers 1.105 liefert die drei höchststelligen Bits.
Die drei vom Multiplexer gelieferten Adresseninformationsbits können
609842/0853
wah! weise entweder über den Weg 259 oder über den Weg 260 ankommen. Die an diese Woge angelegten Signale kommen vom MikroSpeicher 222. Der Weg 259 v/ird auch als Weg 1503 bezeichnet und führt zu Fig. 15. Die Informationen auf dem Weg 1503 können entv/eder die Bits 5 bis 7 oder 9 bis 11 eines Mikrobefehls gemäß Fig. 25 oder 26 sein. Der Multiplexer 1505 in Fig. 15 gibt auf die nachfolgend im einzelnen noch zu beschreibende Weise entweder die Bits 5 bis 7 oder 9 bis 11 auf den Weg 1503. Die Information auf dem Weg 260 besteht aus den Bits 12 bis 14 des Besiimmungsfeldas (DES) des Mikrobefehls gemäß Fig. 25 und 26. Der Multiplexer, der eine integrierte Schaltung vom Typ SN 74153 sein kann, wählt das Eingangssignal vom Weg 259, wenn das SEL-Eingangssignal 1110 eine 0 ist, und wählt das Eingangssignal vom Weg 260, wenn das SEL-Eingangssignal eine 1 ist. Das SEL-Signal wird vom Zeitsteuerungsgenerator 225 geliefert und bestimmt, ob der Verarbeiter sich in der Lade-Unferphase oder der Takt-Unterphase eines Mikrobefehls befindet. Die Ausgangsschaltungen 1103 geben dauernd den Inhalf der durch die Adresseninformation angegebenen Wortstelle auf den Weg 249 mit Ausnahme derjenigen Zeiten, zu denen das Schreibsignal vom Gatter 1104 auf dem Weg 1100 aktiv ist. Das Einschreiben eines Wortes oder eines Bytes aus einem Wort in das Register 1101 geschieht dadurch, daß Adresseninformationen an den Eingang 1109 des Registers 1101 gegeben und
80984 2/0
dann ein Schreibsignal über dem Weg TIG": ο· die Einyangsschaitungen 1102 angelegt wird. Die in das Regli'ί 1101 eiürw-anreibenden Daten stehen auf dem \V<*xf 238 an, der von der B^i-iinimungsicr^nelleitung 205 ausgeht. Das Schreibsignal auf dem Weg 1100 ist die UND-Verknüpf υ ng des Taktsignal auf dem Weg 1107 und des Signals UD15 auf dem Weg 1103. Das Signal UD15 ist dar- fünfzehnte Bit des Mikrobefehls gemäß Fig. 25 und 26.
Es sei angenommen, daß bei einer gegebenen Operation der TM-Speicher für einen bestimmten Mikrobefehl sov/ohf die Quelle als auch die Bestimmung ist. Die Phasensignale, die die Byteadresseninformation darstellen, kommen über den Weg 257 an. Die restliche Adresseninformation wird vom Multiplexer 1105 geliefert. Während der Lade-Unterphase wird die Adresseninformation am Ausgang des Multiplexers über den Weg 259 geliefert, da der TM-Speicher während dieser Unterphase eine Quellenschaltung ist. Unter Ansprechen auf diese Adressen inform ation vom Weg 259 geben die Ausgangsschaltungen 1103 den Inhalf des adressierten Wortes auf den Weg 249, der zur Quellensammelleitung 2 führt.
Die arithmetische Einheit nimmt die Signale von der Quellensammelleitung auf, verarbeitet sie und gibt dann die verarbeiteten Signale zur Bestimmungssammei-
609842/0853
BAD ORIGINAL
leitung 205. Dann wird angenommen, daß diese Signale in den TM-Speicher einzuschreiben sind. Bei einer Schreiboporation für den TM-Speicher wird die Adresseninformation über den Multiplexer vom Weg 260 während der Takt-Unterphase geliefert. Das Schreibsignal auf dem Weg 1106 wird zum Zeitpunkt des Taktimpulses für die Unterphase erzeugt, wie im Zeitdiagrarurn angegeben.
Das Datenregister 212 in Fig. 3 ist in Fig. 12 genauer gezeigt. Es enthält im wesentlichen ein Schieberegister 1201, einen Eingangsempfänger 1202, Ausgangstreiber 1203 und einen Multiplexer 1204.
Das Datenregister hat vier Funktionen. Es gibt Informationen oder Daten auf die Datensammelleitung 110 bzw. empfängt von dort informationen oder Daten. Außerdem gibt es Informationen über den Weg 231 zu den Quellensammelleitungen 1 und 2. Weiterhin empfängt es Informationen über den Weg 232 von der Bestimmungssammelleitung. Daten werden an die Datensammelleitung 110 gegeben bzw. von ihr aufgenommen, in .16-Bit-ParalleI-form. Sie werden auf die Quellensamme!leitungen ausgegeben und von der Bestimmungssammeileitung aufgenommen, im 4-Bif-B/teformat. Informationen oder Daten werden in das Schieberegister 1201 von der Sammelleitung 110
609842/0853
-SI -
]:■:..·■·■?.!· dann eir.yagsben, v/enn die Anlage ein Speicherlese- oder Eingabe-Ai.r-yabe-Lesekommando ausführt. Dieser Umstand wird durch ein Bestötigungssignal auf der RDFF-Ader 1205 angegeben, die zu den Ausgungstreibem 1203 und zurr) Betriebsweise-Eingang (MODE) des Schieberegisters 1201 fühlt. Dieses Signal bereitet das Schieberegister auf die Aufnahme von informationen von der Datensammelleitung vor. Das Signal RDFF ist die logische ODER-Veiknüpfung des Umstandes, daß ein LeSeOOtGn-FIiPfIOp7 ein Lesebefehls-Fli|:-Flop oder ein Lese-Eingangs-Ausgangs-Flipflop der Steuerflipflops 226 eingeteilt ist. Diese drei Flipfiops werden unter Steuerung des Mikroprogramms über das Steuerfeld des Mikrobefehls eingestellt. Der Bestätigungszustand abs Signals RDFF auf dem Weg 1205 schallet die Ausgangstreiber 1203 ab. Das Signal RDFF versetzt das Schieberegister in die Lage, Paralleidafen von den Eingangsempfängern 1202 aufzunehmen, wenn das Signal auf der Ader 1206 auf H und dann nachfolgend auf L geht. Dadurch wird das Schieberegister mit Parallel daten aus den Eingangsempfängern 1202 geladen. Das Signal auf der Ader 1206 ist mil LDATA bezeichnet. Dieses Signal wird erzeugt, wenn das Speichersystem 102 bei einer Speicherleseoperation ein Speicher-Vollständig-Signal über den Weg 112 zurückgibt. Bei einer Ein-Ausgabeleseoperation erzeugt ein Bitmuster im Steuerfeld des Mikrobefehls das Signal LDATA. Dieses Signal verbindet dann die Datensammelleitung 210 über die Eingangs-
$09842/0853
empfänger 1202 mit den Paralleidateneingängen des Schieberegisters 1201 . Das Schieberegister ist aus vier integrierten Schaltungen SN 7495 zusammengesetzt, die als 4 χ 4-Speicher organisiert sind. Die Signale auf den Wegen 1207, 1206, 1209 und 1205 führen zu den entsprechenden Eingängen clier vier integrierten Schaltungen vorn Typ 41 CF, die das Schieberegister bilden.
Der Inhalt des Schieberegisters wird kontinuierlich immer dann über die Ausgängstreiber 1203 auf die Datensammelleitung 210 gegeben, wenn das Signal RDFF auf dem Weg 1205 kein Bestätigungssignal ist. Es ist dann nicht · erforderlich, daß der Verarbeiter irgendwelche zusätzlichen Signale erzeugt, um eine Speicherschreib- oder Ein-Ausgabe-Schreiboperation mit Bezug auf die Datensammelleitung durchzuführen,
Das Schieberegister nimmt Daten von der Bestimmungssammelleitung 205 auf und gibt sie unter Steuerung der über den Weg 1207 ankommenden Taktimpulse auf die Quellensammelleitungen. Die Taktimpulse sind in Fig. 28 gezeigt. Es ist ein solcher Taktimpuls für jede Phase des Maschinenzykluses vorhanden. Jedes Eintreffen eines Taktimpulses bewirkt, daß Informationen im Schieberegister 1201 Byte für Byte verschoben werden. Hinsichtlich der Bestimmungssammelleitung ist, wenn das Datenregister nicht die durch den
609842/0853
Mikrobefv';! o.ngcgebena Bestimmung ist, das Signal auf dem Weg 1208 auf L. Dadurch f :.;iviert der Multiplexer 1204 seinen Eingang A, der mit dem Ausgang des Schieberegisters über den Weg 231 verbunden ist. Dies führt dazu, daß die Darenbytes im Schieberegister beim Eintreffen jedes Taktimpulses Byte für Byte umlaufen.
Wenn das Schieberegister entsprechend der Angabe durch den Mikrobefehl der Bestimmungsort ist, so ist das Signal auf der Ader 1200 auf H7 der Multiplexer aktiviert einen Eingang B und die Signale auf der Bestimmungssammelleitung weiden zum Multiplexer sowie über den Weg 1209 zum Eingang des Schieberegisters geführt. Das Taktsignal auf dem Weg 1207 ist während jeder Phase vorhanden und das Eintreffen dieses Signals für eine Phase läßt die Byte-Information von der Bestimmungssammelleitung in das Schieberegister eintreten.
Über den Weg 231 werden Daten an die jeweilige Quellensammelleitung gegeben, wenn das Datenregister durch den Mikrobefehl als Quelle bezeichnet wird. Diese Daten stehen immer zur Verfügung, da die Schieberegisterinformation dauernd umläuft und während jeder Phase eines Maschinenzyklus über den Weg 231 an seinen Ausgang geliefert wird.
609 8 42/0853
Die. Eingangsempfünger sind integrierte Schaltungen SN 7404. Die Ausgangstreiber bestehen aus vier integrierten Schaltungen SN 7426» Der Multiplexer ist eine integrierte Schaltung SN 74 157.
Die Register SC und TPA, die in Fig. 2 als Bauteile 218 bzw. 217 dargestellt sind, werden genauer in Fig. 13 gezeigt. Das Register SC hut die Aufgabe, zwei der vier Bits der bei Schiebe- und Rotieroperationen ankommenden Information zu speichern, um die Anzahl von Bitpositionen anzugeben, um die die Schiebeschaf rung 501 in Fig. 5 die an ihre Eingänge angelegte Binürinformafion verschieben soll. Da das Register SC zwei Bits speichert, kann es eine Verschiebung um 0, 1,2 oder 3 Bits angeben.
Das Register SC ist eine 2-Bii-SpeicherschaIrung, die aus einer Häifte einer integrierten Schaltung SN 7475 besteht. Das Eingangssignal des Registers SC umfaßt die beiden niedrigststelligen Bits der 4-Bit-Schiebeinformation auf der Bestimmungssammelleitung 205. Das Ausgangssignal des Registers SC geht über den Weg 239 zurück zur arithmetischen Einheit 202, um die Schiebeschaltung 501 zu veranlassen, die erforderliche Bitverschiebung durchzuführen.
609842/0853
Wenn das Register SC Informal ionen w:· :Jf-r Dtsfirrtmungssamme! leitung aufnehmen sol!, ist das Signal auf de.n V/c^ 1301 eine 1 . Das Signal auf dem Weg 1303 ist 1 während des. Takteignuls der in Fig. 28 gezeigten Phase 0. Das UND-Gatter 1302 schaltet ein, wenn bside, an seine Eingänge angelegten Signale 1 sind. Dann werden die beiden niedrigstsielligen Bits der Schiebeinform.ation auf dar Bestimmungssarnmelleitung über den Weg 236 zur nachfolgenden Verwendung durch Hie arithmetische Einheit in die Speicherschal-r tu ng 1301 geführt.
Das TPA-Register 217 enihält einen 2-Bit-Zähler 1305 und Gatter 1306 und 1311 . Der Zähler 1305 kann eine integrierteSchaltung SN 74161 sein. Das TPA-Register hat die Aufgabe, die durch den TM-Speicher benötigte Phasenoder Byieinforma'ion zu erzeugen. Der Zähler 1305 wird jedesmal dann weifergeschaltet, wenn das Taktsignal auf dem Weg 1307 eine negativ gerichtete Flanke besitzt. Dieses Signal wird über das Gatter 1306 und den Weg 402 dem Zähler 1305 zugeführt. Der Zähler spricht auf das Taktsignal nur an, wenn das Signa! LDCNT* auf H ist. Der Zähler wird auf 0 zurückgestellt, wenn ein Signal L auf-die zum Eingang RS des Zählers führende Leitung 1310 gegeben wird. Das Rücksiel !signal auf der Leitung 1310 erzeugt die Decodierlogik 226 in Fig. 2 aufgrund einer Information im Steuerfeld eines
609842/0853
Mikrobefehls.
Der Zähler 1305 wird außerdem über die Gatter 1306 und 1311 immer dann weitergeschaltet, wenn ein Signal gleichzeitig an beide Adern 1308 und 130? angelegt wird. Diese Wciterschaltmöglichkeit ist für eine Schiebeoperation von 0 bis 3 Bit vorgesehen. Das Signal auf dem Weg 1309 wird durch die arithmetische Einheit und spezieii durch das AROM-Bauteil 1602 innerhalb der arithmetischen Einheit erzeugt. Das Signal tritt auf dem Weg 1308 zum Vortakt-Zeitpunkt auf, der im Zeitdiagramm dargestellt ist. Das Register TPA kann parallel mit dem Register SC geladen werden. Dies geschieht über den Weg 403, der vom Ausgang des Gatters 1302 im Register SC über die Steuerlogik 1306 zum Eingang des Zählers 1305 führt. Zu diesem Zeitpunkt wird das Komplement der beiden höchststelügen Bits auf der Sammelleitung 205 über den Weg 237 in das Register TPA gegeben.
Fig. 14 zeigt weitere Einzelheiten der Quellensammelleitung 1 . Gemäß Fig. 2 und 3 ist die Quellensammei leitung 1 mit dem Ausgang des Multiplexers 203-M verbunden, dessen Eingänge an die verschiedenen Schaltungen angeschlossen sind, die informationen über den AAultiplexer und die Quellensammelleitung 1 an die arithmetische Einheit geben können.
8 0 9 8 A 2 / 0 8 B 3
25566 A 1
|ίΐ Mei. ;4 !.ind die Eingänge des Multiplexers 203-M auf der linken Seite Cjcxv :;ii\ Sie kernen vom RM-Speicher 208, vom Datenregister 212, von don Kl ~ und R2-Registern 209 und vom CM-Speicher 207. Der Ausgang des Multiplexers ist Guf der rechten Seite dargestellt. Er ist mit der Quellensarnmelleitung 1 verbunden, die zur arithmetischen Einheit 202 führt. Das UND-Gatter 1402 und die an die Leitungen 1403 und 1404 angelegten Signale steuern den Multiplexer 203-M und bestimmen, weiche der mit seinen Eingängen verbundenen Queflenschaltungen bei einer Rechneroperation ihre Ausgcingsinformationen über den Multiplexer zur Sammelleitung 203 führen kann. Die Leitung 1404 nimmt die Bits 5 bis 8 des Mikrobefehlsfeldes Sl auf. Gemäß Fig. 25 geben diese Bits an, welche mit dem Eingang des Multiplexers verbundene Schaltung die Queüenschaltung ist, die ihre Information an die Sammelleitung 203 geben soll. Die vier auf die Leitung 1404 gegebenen Bits steilen die Adresseninformation dar und legen fest, v/elcher Eingang des Multiplexers aktiv sein soll.
Die Eingänge des Multiplexers von den Rl- und R2-Regisfern umfassen die Wege 234 und 235, die an einem mit 15 bezeichneten Eingangsanschluß enden. Diese numerische Bezeichnung bedeutet, daß der Eingang immer dann aktiviert wird, wenn die Binäradresse 15 über den Weg 1404 zugeführt
609842/0 8 53
wird. Entsprechend Fig. 3 werden die beiden in den Registern Rl ur.d F2 gespeicherten Bytes jeweils zusammen und byteserieil an die Queüensammelleitungen gegeben. Unter Bezugnahme cuf Fig. 7 und insbesondere die zum Steuereingang des Multiplexers 701 führende Leitung 704 sei erläutert, daß das Ausgangssignal des Registers Rl während der Phase 0 über den Multiplexer auf die Wege 234 und 235 gegeben wird. Aus Fig. 28 ergibt sich, duo das Signal PHO zu diesem Zeitpunkt nicht auf 1 ist, so daß der obere Eingang des Multiplexers aktiv ist. Während der Phase 1 geht das PHO-Signal entsprechend der Darstellung in Fig. 28 auf 1 und der untere Eingang dss Multiplexers 701 wird aktiviert, so daß das Ausgangssignal des Registers R2 über den Multiplexer auf die Leitungen 234 und 235 gegeben wird.
Entsprechend Fig. 14 nimmt der Anschluß 15 des Multiplexers 203-M den Inhalt des Registers Rl während der Phase 0 und den Inhalt des Registers R2 wehrend der Phase 2 auf. Für die restlichen beiden Phasen eines Zyklus^ nämlich die Bytes 3 und 4, ist es erforderlich, daß der Ausgang des Multiplexers 203-M eine 0 führt. Dies wird durch das zum UND-Gatter 1402 gehende Signal PHl erreicht. Entsprechend Fig. 28 ist das Signal PHl während der Phasen 3 und 4 auf H. Dadurch wird das UND-Gatter 1402 einge-
609842/0853
255664
schaltet und legi über die Leitung 1401 ein Sperrpotenria! an den Multiplexer. Dadurch wird der Multiplexer 203-M veranlaßt, über seinen Ausgang für die Zeit der Bytes 3 und 4 0~Werte auf die Sammelleitung 203 zu geben. Das Gatter 1402 spricht nur auf eine iv.inäre 15 (1111) un, da nur dann alle Eingänge UD5-8 auf H sind.
Das zum UND-Gatter 1402 laufende Signal PHl if-t als Sperrsigna! oder Signal zur Erzeugung von 0-Werten crn Ausgang des Multiplexers 203-M nur dann WiTkSOm7 wenn eine binäre 15 auf den Weg 1404 gegeben wird, um die Zahl 15 am Eingang des Multiplexers auszuwählen. Wenn irgendein anderer Eingang des Multiplexers aktiviert ist,- steht keine binäre 15 auf der Leitung 1404. Folglich kann das UND-Gatter 1402 nicht eingescholtet werden, obwohl das Signal PHl während der Phasen 3 und 4 aller Maschinenzyklen auf H geht. Demgemäß werden die vier Bytes, die durch alle anderen Quellenschaltungen an den Eingang des Mulriplexers angelegt sind, über den Multiplexer auf die Sammelleitung 203 weitergeführt, wenn der entsprechende Eingang aktiviert wird.
Die Quellensammelieitung 2 ist in den Fig. 2 und 3 als Element 204 gezeigt und genauer in Fig. 15 dargestellt. Die Quellensammelleitung enthält einen
609842/0853
SarnmelIeitungs-Multiplexer 204-M zusammen mit einem Adressensteuer-Multiplexer 1505 und einem Gatter 1502. Gernäß Fig. 2 und 3 kann der Multiplexer 204-M Daten oder Informationen vom TM-Speicher 206,, vom Datenregister 212 sowie von den Rl- und R2-Registern 209 aufnehmen. Die Ausgangssignale des Multiplexers 204-M v/erden über die Adern der Quellensammelleitung 2 zur arithmetischen Einheit 202 geführt. Der Multiplexer 1505 bestimmt,, ob die Adresseninforrnation, die den Multiplexer 204-M steuert, über den Weg 1508 oder den Weg 1507 ankommt. Die Signale auf dem Weg 1506 bestimmen, weicher Eingang des Multiplexers 1505 aktiv sein soll.
Entsprechend Fig. 25 und 26 werden die Leitung 1507 und der Eingang B des Multiplexers bei einem arithmetischen Befehl aktiviert. Dann wird der Inhalt des Feldes F2 (UD9-11) als Adresseninformafion vom Multiplexer 1505 über die Leitung 1503 zum Eingang des Multiplexers 204-M übertragen. Bei einem B.ewegungsbefehl gemäß Fig. 26 wird der Eingang A erregt und die Bits UD5-7 übertragen die Adresseninformation über den Multiplexer 1505 zum Multiplexer 204-ΑΛ.
Die Leitung 1503 führt außerdem zu Fig. 11 und ist dort mit dem Eingang A
609842/0853
des Multiplexers 1105 verbunden» Dadurch kann der Multiplexer 1505 mit seinen zugeordneten Schaltungen die Adressierung des TM-Speichers immer dann steuern, wenn dieser Speicher eine Quellenschaltung für die Quellensammelleitung 2 sein soll.
Die Leitung 1504 führt das Signal der Phase 0 und ist während der Bytes 1, und 3 auf H. Dieses Signal H schaltet zusammen mit einer 7 auf der Leitung 1503 das Gatter 1502 ein und sperrt den Sammelleitungs-Multiplexer, sodaß über dessen Ausgangsleitung 204 während der Phasen I7 2 und 3 nur 0-Werte zur arithmetischen Einheit gegeben werden. Diese Möglichkeit wird bei den Mikrobefehlen gemäß Fig. 25 und 26 immer dann ausgenutzt, wenn die Rl-und R2-Register 209 die Queilenschaltungen sind. Diese sind mit dem Eingang 7 des Multiplexers 204-M verbunden. Wenn das Register 209 eine Quellenschaltung ist, wird nur der Inhalt des Registers R2 benutzt und der Inhalt des Registers Rl nicht beachtet. Während der Phase Ό wird der Inhalt des Registers R2 zum Eingang 7 des Multiplexers gegeben, der zu diesem Zeitpunkt durch eine binäre 7 auf der Leitung 1508 und ein Signal H auf der Leitung 1503 aktiviert ist. Demgemäß wird der Inhalt des Registers R2 über die Sammelleitung 204 zur arithmetischen Einheit übertragen.
609842/0853
Die Leitung 1504 fct während der Phase 0 auf L. Die Leitung geht während der restlichen Phasen auf H und scha lief das Gaiter 1502 ein,, da weiterhin eine binäre 7 an der Leitung 1503 anliegt. Dadurch wird der Multiplexer 204-M über die Leitung 1501 gesperrt, so daß der Multiplexer während dev Phasen 1, 2 und 3 nur O-Werte erzeugt.
Die arithmetische Einheit (AMU) 202 in Fig. 2 isi genauer in Fig. 16 dargestellt. Die arithmetische Einheit ist das arithmetische und logische Herz des Verarbeiters. Alle Daten und Informationen, die zwischen Bauteilen des Verarbeiten überfragen werden, müssen über die arithmetische Einheit laufen. Die Einheit enthält ein A-Register 1603 und ein B-Register 1604, die bei arithmetischen Mikrobefehlen Informationen von den Sammelleitungen 204 bzw. 203 aufnehmen. Der Inhalt der 1-Quellensammelleitung 204 wird über den Multiplexer 1617 zum Α-Register gegeben. Der Inhalt der 2-Quellensamrnelleitung 203 wird direkt zum B-Register 1604 gegeben. Dieses Laden der Register A und B aus den Quellensammelleitungen geschieht während der im Zeitdiagramm angegebenen Lade-[mpulszeit. Das tafsächliche Laden findet bei der negativen Flanke des Impulses statt.
Während eines Bewegungs-Mikrobefehls wird die Information auf entweder
§09842/08 5
der Queilensarnmelleitung 1 oder der Quellensammelleitung 2 in das A-Registeram Ende des Ladeimpulses gegeben. Das Register B wird bei Bewegungs-Mikrobefehlen nicht benutzt. Die Information auf der QuellensammeIleitung 1 wird dann in das A-Register übertragen, wenn der Eingang
0 des Multiplexers 1617 aktiviert ist. Die Information auf der Quellensammei leitung 2 wird dann über den Multiplexer in das Register A geführt, wenn der Eingang 1 aktivier! ist. Die Eingangs-AuswahIleitung 1622 wird durch das Gatter 1616 gesteuert, des eine UND-Verknüpfung des Unstandes, daß ein Bewegungsbefehl ausgeführt wird (das Signal MOVE ist auf H),mit dem Signal UD09 bewirkt . Jedes Signa! ist das Bit 9 des Bewegungsbefehls gemäß Fig. 26. Wenn das Signal eine 0 ist, wird die QuellensammeIleitung
1 über den Multiplexer mit dem Register A verbunden. Wenn das Signal eine 1 ist, wird die Quellensammel leitung 2 durch den Eingang 1 des Multiplexers mit dem Α-Register verbunden. Das Gatter 1616 verhindert bei arithmetischen Mikrobefehlen eine AuswaS I der Information auf der Quellensammelleitung 2 durch den Multiplexer. In solchen Fällen wählt der Eingang 0 des Multiplexers 1617 das Eingangssignal der Quellensammelleitung 1, da die Leitung MOVE bei arithmetischen Befehlen auf L ist.
$09842/0853
Die Register A und B bestehen jeweils aus integrierten Schaltungen SN 74298. In einer solchen Schaltung ist der 2:1-Multiplexer 1617 als integraler Bestandteil enthalten. Diese Möglichkeit wird bei dem Register B nicht ausgenutzt und nur ein Eingang, nämlich der von der Quellensammelleitung 2, wird dauernd als Eingang des Registers B gewählt.
Die Ausgangssignale der Register A und B gehen über die Leitungen 1638 und 1639 zu den Eingängen der ALU-Einheit 1601 und der Schiebeschaltung 501 . Das Ausgangssignal der ALU-Einheit wird vom Anschluß F zum Eingang B des Multiplexers 1609 geführt. Das Ausgangssignal der Schiebeschaltung 501 wird über die Leitung 1637 zum Eingang A des Multiplexers gegeben. Unter Steuerung von Signalen aus dem AROM-Speicher 1602 auf der Leitung 1633 können die Signale entweder am A- oder am B-Eingang des Multiplexers 1609 selektiv über den Multiplexer zur Bestimmungssammelleitung 205 geführt werden. Die ALU-Einheit wird außerdem bei Bewegungsoperationen benutzt. Dabei nimmt sie das Ausgangssignal des Α-Registers auf/ führt die erforderlichen Bewegungsoperationen aus und gibt die Ergebnisse dieser Operationen über den Multiplexer 1609 zur Bestimmungssammelleitung. Die ALU-Einheit besteht aus einer integrierten Schaltung SN 4181 und die Schiebeschaltung 501 aus zwei integrierten Schaltungen SN 74153.
§509842/0853
Dio Sv-M!ub&schaitung501 wird bei Schiebeoperationen benutzt. Dabei ηίίΓιΓϋ^ sie gleichzeitig die Ausgangssignale der Register A und B auf, versciiiebi vier Bits dieser information bei jedem Byte um die erforderliche Anzahl von Positionen und gibt die vier verschobenen Bits an den Eingang A des Multiplexers 1609 und über diesen zur Besiimmungssammelleitung 205. Die beiden Bits, die den Betrag der erforderlichen Verschiebung angeben, werden der Schiebeschaltung vom SC-Register 218 über die Leitung 239 zugeführt.
Fig. 27 zeigt in Form einer Wahrheitstabelle die verschiedenen Funktionen, die der AROM-Speicher 1602, die ALU-Einheit 1601 und die Schiebeschaltung 501 zusammen aufgrund von Eingangserregungen ausführen, die der AROM-Speicher in Form von Adresseninformationen erhält. Die beiden am weitesten links stehenden Spalten in Fig. 27 geben die Adresseninformafion an, die der Speicher AROM bei jeder Operation aufnimmt, die er steuert. Das höchststell ige Bit der AROM-Adressen information ist in der ersten Spalte dargestellt und kommt über die Ader ARTH** der Leitung 1621 an. Wenn dieses Bit wahr ist, (eine 0), so gibt es an, daß ein arithmetischer Mikrobefehl ausgeführt werden soll. Diese Befehle werden durch die
109842/0853
Adressen O bis 15 in der zweiten Spalte in Fig. 27 dargestellt. Die vier niedrigststelligen Bits der Adresseninformution sind in der zweiten Spalte angegeben. Diese vier Bits v/erden an die Leitung 1620 angelegt. Sie enthalten den Inhalt des arithmetischen Feldes eines Mikrobefehls der in Fig.25 angegebenen Art.
[n der zweiten Spalte in Fig. 27 geben die Adressen 0 bis 5 logische Operationen oder Funktionen an, die {eweils in der vierten Spalte von links bezeichnet sind. Die Adressen 6 bis 12 stellen arithmetische Befehle und Befehle zur Verschiebung nach links um eine Position der in der dritten Spalte von links angegebenen Art dar. Die Adressen 13 und 14 sind leer und werden nicht benutzt. Die Adresse 15 ist eine Schiebeoperafion mit einem beliebig steuerbaren Betrag. Die Adressen 16 bis 31 sind alle gleich und betreffen Bewegungsoperationen. Die dritte Spalte von rechts in Fig. 27 gibt denjenigen Eingang des Multiplexers 1609 an, welcher für jede der verschiedenen Adressen aktiviert ist. Die zweite Spalte von rechts gibt denjenigen Eingang des Multiplexers 1606 an, welcher für die jeweilige Adresse aktiviert ist. Die am weitesten rechts stehende Spalte gibt den Zustand an, in welchen das Flipflop 1607 für jede der verschiedenen Adressen während des Vortaktintervalls geschaltet wird. Die für die Adressen 16 bis 31 angegebenen Be-
809642/0853
wegungsbefehle sind alle unieremander gleich, so daß nur die Einzelheiten des Befehls 16 dargestellt sind. Fig. 27 zeigt nur diejenigen Funktionen der arithmetischen Einheit, bei der die ALU~Einheit 1601 beteiligt ist.
Die von der Schiebeschaltung 501 durchgeführten Schiebeoperationen sind in Fig. 27 nicht angegeben, da bei ihnen die ALU-Einheit nicht beteiligt
Zur genaueren Beschreibung der arithmetischen Einheit sei angenommen, daß sie eine Phase eines arithmetischen Befehls gemäß Fig. 25 ausführt. Es sei weiter angenommen, daß die Lade-Unierphase bereits durchgeführt ist. Dies bedeutet, daß die A- und B-Register 1603 und 1604 Daten von den Quellensammelleitungen aufgenommen haben. Dann müssen diese Daten, die jetzt bearbeitet werden sollen, gegebenenfalls über die Schiebe schaltung 501 zum richtigen Eingang des Multiplexers 1609 und dann über den Multiplexer zur Bcstimmungssammel leitung 205 geführt werden. Die Art des arithmetischen Befehls, der jetzt ausgeführt werden soli, legt fest, ob der Inhalt der Register A und B über die Einheit ALU oder über die Schiebeschaltung zum Multiplexer 1609 zu übertragen ist. Die Einheit ALU wird bei Funktionen der in Fig. 27 angegebenen Art benutzt (links verschieben um 1, arithmetische oder logische Funktionen). Die Schiebe-
609842/0853
schaltung wird bei allen Schiebeoperationen außer der benutzt, die für die Adresse 12 dargestellt ist.
Zur Beschreibung einer typischen Operation des Verarbeiters sei angenommen, daß der für die Adresse 7 gezeigte Addierbefehl ausgeführt werden soll. In diesem Fall gibt entsprechend Fig. 27 der Speicher AROM die erforderlichen Ausgangssignale über Leitungen 1628 und 1629 zu den oberen beiden Eingängen der Einheit ALU, um diese auf die Addie rope ration vorzubereiten. Wie in Zeile 7 in Fig. 27 angegeben, wird jetzt der Eingang B der Multiplexer 1606, 1609 aktiviert und das Flipflop 1607 wird zurückgestellt. Zu diesem Zweck wird ein Signal H durch den Speicher AROM auf die Leitung 1633 gegeben, um den Eingang B des Multiplexers 1609 zu wählen. Ferner wird ein Signa! H auf die Ader 1629 gegeben, um den B-Eingang des Multiplexers 1606 zu wählen. Die Ader 1632 wird auf H und die Ader 1630 auf L gebracht. Diese beiden Signale bringen zusammen das Flipflop 1607 in den RücksteI!zustand.
Die vorstehenden Operationen bewirken die Vorbereitung der Einheit ALU und der restlichen Schaltungen gemäß Fig. 16 zur Durchführung einer Addieroperatioji. Die Aktivierung des Eingangs B des Multiplexers 1609
609842/0853
bswirkf die Auswahl des Ausgangs F der Einheit ALU. Wie in Fig. 27 angegeben, steht am Ausgang F zu diesem Zeitpunkt die Summe der Eingangssignale A und B. Diese Ausgangsinformation wird über den Multiplexer 1609 auf die Bestimmungssamme!leitung 205 gegeben. Wenn die Summe der Eingancissiqnale A und B einen Übertrag für das nächste Byte erfordert,, wird das Übc-rtragssigna! von der Einheit ALU über die Ader 1635 zum B-Eingang des Multiplexers 1606 gegeben- Von dort wird es zum D-Eingang d^s Flipflops 1607 überfragen. Entsprechend der Darstellung in Fig. 28 wird zürn Takfzeitpunkf der Übertrags- oder Nichtüb&rtrags-Zustand des gerade durch die Einheit ALU verarbeiteten Bytes in das Flipflop übertragen. Wenn ein NichtÜbertrags-Zustand angegeben wird, bleibt das Flipflop im rückgesfellten Zustand. Es wird eingestellt/, wenn ein Signal für einen Ubertragszusfand in Form eines Signals H am D-Eingang des Flipflops ankommt. Der Übertrags- oder Einstellzustand des Flipflops wird beim nächsten Durchgang von der Einheit ALU verwendet und kommt in Form eines Signals vom Ausgang Q des Flipflops über die Ader 1634 am Eingang Überfrag, Eingang der Einheit ALU an.
Die an die Sammelleitung 205, welche die Besfimmungssamrnslleitung ist, angelegte Information wird zu einer der Besiimmungsschaltungen übertragen.,
£09842/08b3
die mit der Bestimmungssammelieitunq verbunden ist. Dies kann beispielsweise der Speicher TM, der Speicher CM,- der Speicher RM, das Register SC, das Register SAR oder dos Datenregister sein.
Nachfolgende Bytes des Wortes mit vier Byte werden von der ai iihmetischen Einheit auf entsprechende Weise wie eben für ctas erste Byte beschrieben, addiert und verarbeitet. Wenn das letzte Byte einen Übertrag enthält, so wird dies durch das Flipflop 1607 angezeigt und der Ubertragszustand des Flipflops 1607 bewirkt die Einstellung des Flipflops 1ό3ό. Dadurch wird ein diesen Zustand anzeigendes Signal an die CF-Ausgangsleitung 1641 der arithmetischen Einheit gegeben. Das Flipflop 1636 wird nur dann eingestellt, wenn beide Eingänge des Gatters 1612 zu diesem Zeitpunkt ouf H sind.
Vorstehend ist beschrieben worden, wie die arithmetische Einheit eine Addieroperation durchführt. Entsprechend Fig. 27 gibt eine Oingangsadresse 15 eine Rechisschiebeoperation an. Diese benutzt die Einheit ALU nicht. Bei Eintreffen der Adresse 15 irn Speicher AROMv/ird der Eingang A der beiden Multiplexer 1609, 1606 gewählt und außerdem das Flipfiop 1607 eingestellt. Die Schiebeschaltung 501 empfängt jetzt den inhalt
6 0 9 8 4 ? / 0 B f) J
der Register A und B, verschiebt diese Information um die Anzahl von Bitpositionen, die durch die über die Leitung 239 vom SC-Register 218 ankommenden Signale angegeben werden, und überträgt ein die verschobene Information darstellendes 4-Bit-Byte über die Leitung 1637 zum A-Eingang des Multiplexers 1609. Von dort wird das verschobene Byte über den Multiplexer zur Bestimmungssamrnelleitung 205 übertragen.
Ein Zustand mit nur 0-Werten auf der Bestimmungssammelleitung wird für bestimmte logische Operationen festgestellt, die der Verarbeiter durchführt. Dies geschieht mit Hiife der Gatter 1614 und 1613, wobei das Ausgangssignoi des Gatters 1613 an den Eingang A des Multiplexers 1606 angelegt wird. Solange ein Zustand mit nur O-Werten für jedes Byte festgestellt wird, bleibt das Flipflop 1607 im eingestellten Zustand. Bei Auftreten eines Nichtnull-Zustandes auf der Bestimmungssamme!leitung wird das Flipflop jedoch in den RücksteI!zustand umgeschaltet. Es kann dann nicht bei der gleichen Operation eingestellt werden.
Ein Bewegungs-Mikrobefehl gemäß Fig. 26 bewirkt, daß die arithmetische Einheit mit folgenden Ausnahmen auf ähnliche Weise arbeitet, wie oben bereits beschrieben. Die Einheit ALU wird über die Adern 1628 und 1629
60 9 842/0353
auf den Empfang des Inhalte des Registers A vorbereitet und überträgt ihn ohne Änderung an den Ausgang F der Einheit ALU. Beim Multiplexer 1606 ist der Eingang A aktiviert und nimmt das Ausgangssignal des Gatters 1613 auf, um auf die bereits beschriebene Weise einen Zustand mit nur O-Werten auf der Besiimmungssammel leitung festzustellen. Beim Multiplexer 1609 ist der Eingang B aktiviert und nimmt das Signal am Ausgang F der arithmetischen Einheit auf und gibt es auf die Bestirnrnungssammei leitung 205. Das Flipflop 1607 ist vorher während der Vortaktzeit eingestellt worden, wie in der rechten Spalte in Fig. 7 für einen Bewegungsbefehl mit den Adressen Io bis 31 des Speichers AROM angegeben. Wenn die arithmetische Einheit auf die beschriebene Weise vorbereitet ist, wird jedes Byte in das A-Register 1603 eingegeben und dann über die arithmetische Einheit und den Multiplexer 1609 der Besiimmungssammel leitung zugeführt. Wenn bei einer Phase ein Byte festgestellt wird, das nicht 0 ist, so wird das Flipiiop 1607 auf 0 zurückgestellt und dieser Zustand festgehalten.
Fig. 17 zeigt genauere Einzelheiten des MAC~(MikiOadressenzähler)-Zähiers 220, des Multiplexers 221, des Registers 219 sowie der diesen Bauteilen zugeordneten Sieuerschaltungen. Der Zähler 220 ist ein 12™Bit-Binärzä|iier, der parallel mit zwölf Bits gleichzeitig geladen, um 1 weite-i geschaltet
7/0853
oder auf einen Zustand mit nur O-V/erten gelöscht werden kann. Dem Löscheingang wird das Signal RSMAC*1 zugeführt, das don Zähler löscht. Dies tritt in typischer Weise bei einer Programmunterbrechung oder bei Feststellung eines ßaufeilfehiers auf. Da das Signal zu jedem Zeitpunkt ankommen kann, handelt es sich um ein asynchrones Signal. Der Lade-Eingang des Zählers ist mit der Ader LDCNTi verbunden und der Takteingang mit der Ader SRTUT*. Die Lade- und Takt-Eingangssignaie sind synchrone Signale. Wenn dos Lade-Eingangssignal bei einer positiv gerichteten Flanke des T^ki-Eingangssigncds auf L ist, wird das Ausgangssignai des Muliiplexers 221 parallel in den Zähler 220 geladen. Wenn das Lade-Einganyssignal während einer positiven Flanke des Takf-Eingangssignals auf H ist, wird der Zähler 220 lediglich um 1 v/eifergeschaltet. Dur Zähler 220 enthält drei integrierte Schaltungen SN 74161 und der Multiplexer 221 drei integrierte Schaltungen SN 74157.
Die Eingänge des Multiplexers 221 sind mit A und B bezeichnet, wobei der Eingang A über die Leitung 243 mit dem Ausgang des MRS-Zählers 219 verbunden ist, und der Eingang B on der Leitung 230 liegt. Der Multiplexer 221 überträgt die B-Eingangsinformutian an seinen Ausgang, wenn das Steuersignal SSJBOP auf H ist. Die A-Eingangsinforrnation wird an
609842/08 5 3
255664
den Auegang gegeben, wenn das Signal SUBOP auf L ist. Dem ffincjc-:srj B wird das Ausganqssignal des MikroSpeicher:. 222 über die Adern UDO !.·ίε UDIl der Leitung 230 zugeführi. Diese Information sielIi die A,d\e:,i:- dos nächsten Mikrobefehls dar.
Das Ausgangssignal des Registers 219 kann die Rückkehi adresse eines /viikrounterprocjramms darstellen, die vorn Zähler 220 über die Leitung 24=1 und den Eingang Ades Multiplexers 1702 ankommt. Alternativ kann das Aus■■·· gangssicnal die sieben Bits des Progrcmrn-Operafionscodc darstellen, die der .Multiplexer 1702 an seinen Eingang B über die Leifunq 210 von dor DarensamrneIleitung aufnimmt, !entsprechend der Darstellung in den !"ig. 21 - 24 befinden sich diese sieben Bits des Operationscode in den BiI-Positionen 8 - 14 der Prograrnmwörter, die der Verarbeiier vom Speichersystem 102 in Fig. 1 erhält.
Die Operationscodebefehle werden über die Leitung 210, den Multiplexer 1702 , das Register 219 und den Multiplexer 221 dem MAO-Zöhler 220 zugeführt. Jeder Operationscode gibt auf besondere V/eise das Anfangsv/ort eines Blockes von Wörtern an, der jeweils fm Mikiospeicher 222 ein anderes Mikrounferprogramm umfaßt. Wenn der MAC-ZühScr einen be-
8098 4 2/08 5 3
sfimmfen Operationscode empfängt, so wird der MikroSpeicher 222 auf cl-r: Anfanni-.vorf desjenigen Blockes von Wörtern gebracht, welchen der Vorarbeiter benötigt, urn die durch den Operationscode angegebene Arbeit durchzuführen. Dabei erfolgt ein sequentieller Zugriff zu den Wörtern des benötigten Blockes durch den MAC-Zähler 220. Der Zähler benötig! dabei keine Acireüeninformovion vom Multiplexer 221, do er automatisch jewelU um einen Schrift weitcigeschaltei wird, wenn der Lade-Eingang während einer positiven Flanke des Takt-Einganqssignals auf H ist. Demgemäß wird für aiii: MikroSpeicher--AdresMcrfunktionen, bei denen jeweils ein Zugiiff zum unmiJislbar folgenden Worl eine;» MikroSpeicher programms erfolgen soll, der MAC~Zähler mit diesem Hilfrmitiel jeweils um einen Schritt veiterger.chaiiet. Der Zähler 220 benötigt solange keine Adressen informationen, bis der Mikiospeicher 222 auf eine Speicherstellesp-rinaen soll, die? nicht die nächste in dei Folge ist, sondern der Anfang eines anderen Programms oder Unterprogramms.
!Nachfolgend wird beschrieben, wie die Schaltungsanordnung gemäß Fig. die Unterprogramm-Rückke-hradresse el·s Mikrospeichers zurückbehält. Es sei angenommen, daß die Mikrospeicher-Steuerunq die für ein bestimmtes Mikrowcrt erforderliche ArbeitsfunkJion ausgeführt hat. Es sei ferner an-
% 0 9 8 k ? ι ο 3 5 3
25566 A 1
genommen, daß der MAC-Zähler 220 auf die bereits beschriebene Weise um einen Zählwert weitergeschaltet worden ist. Schließlich sei angenommen, daß beim Lesen des letzten Wortes aus dem MikroSpeicher 222 ein Sprung auf ein Mikrospeicher-Unierprogramrn erforderlich ist. Dann wird die Steuerader INSREQ für den Multiplexer 1702 auf L gebrächt, um dessen Eingang A zu aktivieren. Die Information am Eingang A wird dann mitiels eines Signals auf der Leitung 1706 in den MRS-Zähler 219 geführt. Diese Information enthält die Adresseninformafion auf der Leitung 244 und gibt die Position an, auf die der MAC-Zähler v/eitergeschaltet worden ist. Gleichzeitig wird der Eingang B des Multiplexers 221 aktiviert, indem die Steuerader SLJBOP auf H gebracht wird. Der Eingang B erhält jetzt über die Leitung 230 das Ausgangssignal des Mikrospeichers 222. Dieses Ausgangssigna! gibt die Mikrospeichei— Adressenstelle desjenigen Unterprogramms an, auf welches der Mikrospeicher springen soll. Die Information wird durch einen Multiplexer 221 an den MAC-Zähler 220 angelegt, der dann den Mikrospeicher 222 auf die angegebene Unterprogramm-Adressenstelle springen läßt.
Der Multiplexer 1702 arbeitet derart, daß immer dann, wenn das Signal !NSREQ auf L ist, der Eingang A des Multiplexers aktiviert ist und die Information auf der vom Ausgang des MAC-Zählers kommenden Leitung
6098^2/08 5 3
25566 A 1
244 in das Register 219 geladen wird. Dieses Laden findet dann statt, wenn alle Eingänge des Gatters 1704 auf dem richtigen Wert sind. Dadurch wird der Ladeingang des MRS-Registers 219 über das Gaffer 1703 auf 1 gebracht und dann das Ausgangssignal des MAC-Zählers in das MRS-Register geladen. Wie bereits beschrieben, findet diese Operation kurz vor Ausführung einer Anforderung nach einem Sprung auf ein Unterprogramm statt. Auf diese Weise speichert das Register 219 die Unterprogramm-Rückkehradresse.
Es wird jetzt das Unterprogramm ausgeführt, wobei der Mikrospeicher und der AAAC-Zahler jeweils um einen Schritt weitergeschaltet werden, um sequentiell einen Zugriff zu denjenigen Wörtern zu gewinnen, die das Unterprogramm bilden. Das Endwort jedes Unterprogramms stellt ein "Unterprogiamm-Ende" -Kommando dar. Dieses Kommando bewirkt, daß die im MRS-Zähler 219 gespeicherte Adressen information über den Multiplexer 221 zum MAC-Zähler geführt wird, um diesen auf die angegebene Adresse einzustellen.
Nachfolgend wird beschrieben, wie die vom Speichersystem 102 kommenden sieben Bits dos Operationscode im Register 219 gespeichert v/erden. Das
6098 4 2/0853
Signal INSREQ ist auf H und zeigt an, daß dem Verarbeiter ein Speicherbefehl vom Speichersystem 102 zugeführt v/ird. Das Speichersystem erzeugt ein "Speicher-fertiguSignal, wenn es seine Funktion beendet hat, und dann wird das Signal IMCOMP auf H gebracht. Dadurch erzeugen die Gatter 1705 und 1703 ein Signal H, das ein Ladesignal für das Register MRS ist. Das Register wird dadurch veranlaßt, die jetzt am Eingang B des Multiplexers 1702 anstehende Information aufzunehmen. Von dort wird der Operationscode im Register 219 über den Multiplexer 221 in den MAC-Zähler geführt, der wiederum den Mikrospeicher 222 auf die erforderliche Adresse einstellt.
Man beachte, daß die Operationscodeinformation, die der Zähler MRS erhält, nur sieben Bits umfaßt, während der MAC-Zähler 220 ein I2-Bit-Zähler ist. Die sieben Bits des empfangenen Opcxitionscode v/erden in die Bitpositionen 1-7 des Registers 219 eingegeben. Dio restlichen Bits, die der Zähler 220 benötigt, sind fest mit dem B-Eingang des Multiplexers 1702 auf die folgende Weise verdrahtet. Das Bit 0 ist dauernd eine Null., die Bits 8, 9 sind dauernd eine 1, und die Bits 1 0, 11 sind dauernd Null. Diese feste Verdrahtung bringt den.Operafionscode auf eindeutige Weise in eine Sfarttabelle im Mikraspeichersysrem, so daß jeder ankommende Operationscode den MAC-Zähler und den Mikrospeicher 222 auf das
609842/08B3
- 79 Anfangsworl' des benötigten Blocks von Programmwörtern bringt.
Der Zähler MRS enthält drei integrierte Schaltungen SN 74298. Diese Schaltungen sind Speicher-MultipJexer und enthalten sowohl den MRS-Zähler 219 als auch den Eingangsmultiplexer 1702.
Es sei jetzt erwähnt, daß die Schaltungen gemäß Fig. 2 sich von demjenigen der Fig. 17 im Hinblick auf die Art und Weise geringfügig unterscheiden, wie die Information auf der Leitung 210 in Fig. 2 an den "MAC-Zcihler 220 angelegt wird. In Fig. 2 ist zur Vereinfachung und zur Erleichterung des Versiändnisses die Leitung 210 direkt an den Eingang des Multiplexers 221 angeschaltet. In Fig. 17 liegt die Leitung 210 nicht direkt an einem Eingang des Multiplexers 221, sondern ist stattdessen mit dem Eingang B des Mjltiplexers 1702 und dann mit dem Eingang des MRS-Registers 219 verbunden. Vom Ausgang des Rtgisters 219 werden die Signale auf der Leitung 210 zum Eingang A des Multiplexers 221 und dann zum MAC-Zähler 220 geführt. Insgesamt zeigt Fig. 17 die bevorzugten Schaltungseinzelheiten für die Art und Weise, wie der MAC-Zähler 220 mit der Leitung 210 verbunden werden kann. Fig. 2 zeig! eine vereinfachte Version.
609842/0853
255G64
Fig. 18 enthält weitere Einzelheiten für die Schaltungen und Baufeile, die den Mikrospeicher 222 in Fig* 2 bilden. Wie gezeigt, enthält der Mikrospeicher die Mikiospeicher-Festwertspeicher (ROM) 1801, Mikroregisfer (latch) 1802 und einen Mikrospeicher-Zeitgeber 1803. Die Mikrofestwertspeicher 1801 enthalten sechs integrierte Signetics-Schaltungen 2580, die so angeordnet und verdrahtet sind, daß sie ausschließlich des Paritätsbits einen 2048 χ 23-Bit-Speicher bilden. Die Adresseninforrnaticn für die Festwertspeicher kommt vorn MAC-Zähler 220 über die Leitung 244. Das Synchron- oder Lesesignal kommt vom Mikrospeicher-Zeitgeber 1803 über die Leitung 1804. Das Ausgangssignal der Festwertspeicher wird über die Leitung 1806 an die Mikroregister 1802 gegeben.
Die Reihenfolge der Operationen ist die folgende: Der Zeitsteuerungsgenerator erzeugt am Beginn eines Mikrobefehls das Signal SRTUT^ das den Mikrospeicher-Zeitgeber 1803 veranlaßt, den Zugriff zu den Festwertspeichern 1801 beginnen zu lassen. Unter Steuerung der Adresseninformaiion auf der Leitung 244 werden die Festwertspeicher gelesen und der Inhalf des adressierten Wortes wird über die Leitung 1806 ausgegeben und in die Mikro~ register 1802 übertragen. Dies erfolgt unter Steuerung eines Ladesignals, da's vom Mikrospeicher-Zeitgeber 1803 erzeugt und über die Leitung 1805
609842/0853
zu den Mikrorcgistern gegeben wird. Der Zeitgeber gibt ein Signal UCYCCP über die Leitung 1807 zurück, wenn er das Auslesen der Festwertspeicher und die Eingabe des ausqeiesenen Inhalts in die Mikroregister 1802 beendet hat. Das Ausgangssignal der Mikroregister wird über die Leitung 230 an die Decodierlcaik 22ό übertragen, die die Steuersignale erzeugt, weiche die Anlage gemäß Fig. 2 und 3 benötigt, um die mit dem aus dem Mikrospeicher 222 gelesenen Wort zugeordneten Arbeitsfunktionen auszuführen.
Die Mikroregister 1802 umfassen sechs integrierte Schaltungen SN 74298. Der Mikrospeicher-Zeitgeher 1803 ist eine integrierte Schaltung SN 741Ol, die als Zeitgeber arbeitet, ferner eine integrierte Schaltung SN 7474, die Fiipflops bilder, und eine integrierte Schaltung SN 7408r die Gatter beinhaltet.
Fig. 19 zeigt weitere Einzelheiten des Bestimmungsdecoders, der Teil der Decodieilogik 226 in Fig. 2 ist. Der Bestimmungsdecoder legt fest, wo die Information zu speichern ist, die die arithmetische Einheit 202 an die Bestimmungssammelleitung 205 gibt. Der Bestimmungsdecoder ist mit vier der Adern UD— verbunden, die den Ausgang des MikroSpeichers 222 bilden. Der Decoder ist ein 4-auf-16-Decoder und decodiert die vier Bits des Be-
609842/G853
stirnmungsfeldes eines Mikrobefehls gernäß Fig. 25 und 26, um diejenige Schaltung festzulegen, die die Information auf der BestimmungssammeHeilung aufnehmen soll. Das Gatter ERM nimmt die Ausgangssignaie der Positionen 0, 1 und 2 des Decoders auf und erzeugt ein Signal RM. Dieses Signal gibt an, daß der RM-Speicher 203 die Information von der ßesiimmungs-Sammelleitung aufnehmen soil. Die Positionen 7 und 8 des Decoders erzeugen über ein Gatter ESAR ein Signa! EWSAR. Dieses Signal führt entsprechend Fig. 29 zum SAR-Register 215 und veranlaßt dort, daß die Information auf der Bestimmungssammelleiiung 205 in das Register SAR und dann auf die Adressensammelleitung 111 gegeben wird. Das Gatter WLI kombiniert das Ausgangssigna! 4 des Decoders und das Taktsignal ende im Signal der Phase 0,( Signal CPHSOi) , um das zum Laden des L-Registers 216 erforderliche Taktsignal zu gewinnen. Der obere Eingang des Gatters WLI ist mit dem Ausgang 4 des Bestimmungsdecoders verbunden.
Fig. 20 zeigt weitere Einzelheiten des Steuerfelddecoders, der ebenfalls Teil der Decodierlogik 226 in Fig. 2 ist. Der Steuerfelddecoder ist mit den UD—Adern 0 bis 4 am Ausgang des MikroSpeichers 222 verbunden und decodiert diese Informationen zur Erzeugung der auf der rechten Seite des Decoders gezeigten Ausgangssignale. Die entsprechenden Ausgangsan-
609842/0853
schlüsse sind mit O bis 15 bezeichnet. Der Decoder setzt vom Binärsystem auf l-aus-16 um, wobei jede Kombination von binären Eingangssignalen, die an die linke Seite angelegt werden, zur Erzeugung eines Signals an einen besonderen Ausgangsanschluß führt. Der Eingang G2 des Decoders ist ein Takteingang, der den Zeitpunkt steuert, zu dem die ankommende Binärinformation als l-aus-lo-Signal an den Dscoderausgang gegeben wird.
Fig. 29 zeigt in tabellarischer Form die Quellenschaltungen für die Steuersignale, die die verschiedenen Schaltungen des Verarbeiters erhalten. So ist beispielsweise links oben gezeigt, daß die arithmetische Einheii 202 zwei Signale vom MikroSpeicher (MS) 222 und sechs unterschiedliche Signale vom Zeitsteuerungsgenerator (TG) 246 erhält. Der Speicher RM erhält Signale von der Decodierlogik (DL) 226, dem Mikrospeicher und dem Zeitsteuerungsgenerator. Die Register SC und TPA erhalten Steuersignale von der Decodierlogik, dem Zeitsteuerungsgenerator und der arithmetischen Einheit (AMU). Die übrigen Teile der Fig. 29 dürften ohne weitere Erläuterung verständlich sein.
Fig. 4 und 5 zeigen die zeitliche Beziehung zwischen den verschiedenen Steuersignalen, die die Schaltungen gemäß Fig. 17 und 18 erhalten. Die
609842/0853
Signale 401 und 402 orientieren die restlichen Signale in Fig. 4 zeitlich sowie mit Bezug auf die Signale in Fig. 28. Das Signal 401 ist dos gleiche Signal wie das Phase-0-Signal in Fig. 28, und das PRDCLK-Signa! 402 ist das gleiche Signal wie das Signal PRECLK in Fig. 28.
Das Signal 403 stellt die Spannung auf der Ader 1805 dar. Ein Signa! H auf dieser Ader bev/irkt ein Laden der Mikroregister 1802 vom Ausgang der Mikrofestwertspeicher 1801.
Das STRUT*"-Signa! 404, das von einem negativen auf einen positiven Wert umschalter, wenn die Adern LDCNT* und RSMAC p auf H sind, schaltet den MAC-Zähler 220 um eine Position weiter. Wie bereits beschrieben, erfolgt dadurch ein Zugriff zum nächsten Wort der Mikrofestwertspeicher 1801 Das nächste Auftreten des Signals 403 auf der Leitung 1805 bewirkt ein Laden der Mikroregister 1802 durch das neu adressierte Wort der Mikrofestwertspeicher.
Die Signale 405 und 406 beziehen sich auf Bedingungen der Anlage, bei der das Mikroprogramm einen Abzweig antrifft, bei dem das Ausgangssignal der Mikroregister 1802 die nächste Mikrcprogrammadresse angibt, auf die der
609842/0853
MAC-Zähler 220 eingestellt werden soll. Diese Information wird über den Eingang B des Multiplexers 221 zum MAC-Zähler 220 zurückgegeben. Daher ist es erforderlich, daß zu diesem Zeitpunkt die SUBO P-Steuernder des Multiplexers auf H ist. Wenn das Signal 405 zum ersten Mal negativ wird, schaltet es den MAC-Zähler 220 um einen Schritt weiter. V/enn das Signal 405 zum zweitenmal negativ wird, (Rückflanke des Signals), wird der MAC-Zähler mit der Adresseninformation eingestellt, die sich im Augenblick auf der Leitung 230 befindet, da jetzt die Ader LDCNT*auf L ist. Der MAC-Zähler veranlaßt wiederum einen Zugriff zu demjenigen Mikroprogrammwort, auf den er durch dieses Signal eingestellt worden ist.
Das Signal 407 stellt das zusätzliche Steuersignal dar, das zur Ausführung einer Unierprograrnmanforderung nötig ist. Die Signale 405 und 40ό führen die bereits erläuterten Funktionen aus. Bei einer Unterprogrammanforderung ist es jedoch erforderlich, die Adresseninformation aufzubewahren, die die Position angibt, auf die der Zähler MAC weitergeschaitet worden ist. Dies geschieht durch das Signal 407, das die Adressen information auf der Leitung 244 in den MRS-Zähler 219 eingibt. Die Information wird dem Register 219 über den Eingang A des Multiplexers 1702 zugefühft.
609842/0853
Das Signal 408 ist das Steuersignal das am Ende einer Unterprogrammanförderung erzeugt wird. Es wird auf die Leitung 1706 gegeben und bewirkt, doß der augenblickliche Inhalt des MRS-Registers 219 in den MAC~Zählsr geladen wird. Dies geschieht unter Steuerung des an den Multiplexer 221 angelegten Steuersignals SU3OP. Dieses Steuersignal ist auf L, um den Eingang A des Multiplexers 221 zu aktivieren, so daß der Inhalf des Registers MRS in den MAC-Zähler gegeben werden kann.
Fig. 5 zeigt die Anlagensteuersignale, die das Eintreten eines Programrnwortes aus dem Speichersystem in den MAC-Zähler 220 steuern. Dus Signal 501 gibt das Ende des Phase-3-Signals in Fig. 28 an. Das Signal CTLFLS * ist identisch mit dem in Fig. 28 und tritt unmittelbar bei Beendigung des Phase-3-Signals auf. Das INSREQ-Signal 503 aktiviert, wenn es auf H geht, den Eingang B des Multiplexers 1701, so daß das an die Leitung 210 angelegre Programmbefehlswort über den Multiplexer 1702 in das MRS-Register 219 eintreten kann. Dies geschieht zu dem durch den Pfeil oberhalb des Signals 503 angegebenen Zeitpunkt. Das IMCOMP-Signal 504 und das IMSREQ-Signai 503 schalten das UND-Gatter 1705 ein, so daß das MRS-Register mit dem Programmwort auf der Leitung 210 über den Eingang B des Multiplexers 1702 geladen werden kann.
609842/0853
Das SUBOP-Signa! 505 ist für die gesamte Operation auf L. Dadurch wird der Eingang A des Multiplexers 221 betätigt gehalten. Anschließend wird, nachdem beide Signale 506 und 507 auf L sind, und wenn die Rückflanke des Signals 50ό auftritt, der Inhalt des MRS-Registers 219 in den MAG·Zähler 220 cje laden.
Das Signal 508 gibt den Zeitpunkt un, zu dem das Programmwort, zu dein die Signale 506 und 507 einen Zugriff ermöglicht haben, ein Lesen der Festwertspeicher 1801 bewirken und die gelesene Information in die Mikroregister 1002 eingeben kann. Die Mikrofestwertspsicher 1801 benötigen eine endliche Zeit nach Eintreffen eines Lesesignals auf der Leitung 1804, um eine Leseoperation durchzuführen. Daher wird das Ladesignal 508 um etwa 700 ns verzögert, um die Lesezeit zu berücksichtigen und um den Inhalt der durch die Steuersignale auf der Leitung 244 angegebenen Stelle des Mikrofestwertspeichers 1801 in die Mikroregister 1802 einzugeben.
609842/0853

Claims (7)

  1. BLUMBACH · WESER · BERGEN · KRÄMER ZWiRNER - HIRSCH
    PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN
    Postadresse München: Palentconsult 8 München 60 Radeckestraße 43 Telefon (0S9) 883605/883604 Telex 05-212313 Postadresse"Wiesbaden: Patentconsult 62 Wiesbaden Sonne-bergc-r Straße 43 Telefon (06121) 562943/561998 Telex 04-186
    -88-
    PATENTANSP RÜCHE
    Datenverarbeiter zur Verarbeitung eines eine Viel zah! von Mehrbir-Bytes enthaltenden Datenwortes Byte für Byte, gekennzeichnet durch
    eine arithmetische Einheit (202),
    eine erste Vielzahl von Einrichtungen (z.B. 205, 207, 208), die je arn Eingang der arithmetischen Einheit (202) ein Datenwort Byte für Byte (über 203 oder 204) bereitstellen,
    eine zweite Vielzahl von Einrichtungen (z.B. 20ό, 208, 215), die je am Ausgang der arithmetischen Einheit (202) ein Datenwort (über 205) aufnehmen, wobei einige der Bereitste I lungs- und der Aufnahmeeinrichtungen ein Datenwort speichern können, und eine Einrichtung (222), die das Anschalten einer oder mehrerer gewählter Bereitstellungseinrichtungen der ersten Vielzahl und einer oder mehrerer gewählter Aufnahmeeinrichtungen der zweiten Vielzahl
    609842/0853
    αη den Eingang bzw. den Ausgang der arithmetischen Einheit (204) veranlaßt.
  2. 2. Daienverarbeiter nach Anspruch I7
    dadurch gekennzeichnet, daß wenigstens eine Einrichtung (206), die sov/ohl zur ersten eis auch zur zweiten Vielzahl von Einrichtungen gehört, kann so ausgelegt sein, daß sie zu Anfang ein Datenworf Byte für Byte (über 204) an die ariihmetische Einheit (202) liefert und nachfolgend das Datenwort am Ausgang der arithmetischen Einheit (über 205) Byte für Byte aufninimi- und speichert.
  3. 3. Dafenverarbeifer nach Anspruch 1 oder 2.
    gekennzeichnet durch
    eine Datensammei leitung (110) zum Anlegen eines Daienwortes arn Eingang des Verarbeiten an eine bestimmte Einrichtung (212), die sowohl zu der ersten als auch zu der zweiten Vielzahl von Einrichtungen gehört, und so ausgelegt ist, daß sie das Datenwort am Eingang des Verarberters speichert, sowie eine Einrichiung enthält, um die bestimmie Finrichtung (212) so zu steuern, daß diese zu Anfang das gespeicherte
    609842/0853
    Datenworf (über 203 oder 204) Byte für Byte an den Eingang der arithmetischen Einheit (202) abgibt und nachfolgend das Chtenwort am Ausgang der arithmetischen Einheit (über 205) Byte für Byte aufnimmt und speichert, wobei die Datensamrnelleitung (110) das nachfolgend gespeicherte Datenwort an den Ausgang des Verarbeiters liefert.
  4. 4. Datenverarbeiter nach Anspruch 1, 2 oder 3, gekennzeichnet durch
    eine Detektoreinrichtung (1613,. 1614; Fig. Ιό) zur Feststellung eines Zusfandes mit nur 0-We rf en bei einem ersten Byte des Datenv/ortes am Ausgang der arithmetischen Einheit (202), ferner eine Anzeigeeinrichtung (1607), die in Abhängigkeif von der Detekforeinrichiung eine Anzeige des Zustandes mit nur Q-Werten liefert, diese Anzeige beibehält, solange jedesn nachfolgende Byte des Datenwortes am Ausgang der arithmetischen Einheit nur 0-Werte enthält und in Abhängigkeit von der Detekforeinrichtung (1613, 1614) eine Anzeige für einen Nichtnul !zustand liefert, wenn irgendein nachfolgendes Byte des Datenworfes am Ausgang der arithmetischen Einheit nicht nur 0-Werte aufweist, sowie eine Einrichtung, die bei Lieferung einer Anzeige für den
    609842/0853
    Nichtnul!zustand durch die Anzeigeeinrichtung (1607) diese daran hindert, die Anzeige des Zustandes mit nur 0-Werten zu liefern, wenn die Detektoreinrichtung (1613, 1614) feststellt, daß irgendein nachfolgendes Byte des Darenwortes am Ausgang der arithmetischen Einheit (202) nur O-Werfe aufweist.
  5. 5. Datenverarbeiter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste Vielzahl von Einrichtungen ein Adressenregister (209) und einen adressierbarer. Speicher (208) mit einer Vielzahl von Speicherplätzen zur Aufnahme eines der Datenwörter aufweist, wobei das Adressenregister (209) Adresseninformationsbits aufnehmen und speichern kann, die (über 110) an den Eingang des Verarbeiters angelegt werden, wobei ferner der Verarbeiter eine Einrichtung (253 oder 254) aufweist, um die Adresseninformationsbits aus dem Adressenregister an einen ersten Adresseneingang des Speichers (208) anzulegen, sowie eine Einrichtung (232) zum Anlegen des Datenwortes am Ausgang der arithmetischen Einheit (202) an einen zweiten Adresseneingang des Speichers und eine Steuereinrichtung (216), um wahlweise einen der Adresseneingänge zu betätigen und den Speicher (208) zu veranlassen,
    609842/0853
    (über 203) an den Eingang der arithmetischen Einheit das durch den betätigten Adresseneingang adressierte Datenwort zu liefern.
  6. 6. Datenverarbeiter nach Anspruch 5,
    dadurch gekennzeichnet, daß das Adressregister (209) eine Kapazität von m Bytes hat, wobei m kleiner als die Gesamtzahl von Bytes des Datenwortes ist, daß der Verarbeiter eine Einrichtung (234, 235) enthält, um die Bits in dem Adressenregister selektiv und Byte für Byte an den Eingang der arithmetischen Einheit (202) während unterschiedlicher Zeitintervalle, die je unterschiedlichen Bytes des Datenwortes zugeordnet sind, anzulegen e und eine Einrichiung (203-M, 204-M) enthält, um die arithmetische ■ Einheit (202) nach Anlegen der m-Bytes an die arithmetische Einheit von dem Adressenregister (209) zu trennen.
  7. 7. Datenverarbeiter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste Vielzahl von Einrichtungen einen Festwertspeicher (207) zur Speicherung einer Vielzahl von Konstanten und der Verarbeiter eine Einrichiung (250) zur Lieferung einer gewählten Konstante der gespeicherten Konstanten an die arithmetische Einheit (202) enthalten.
    609842/0ftS3
DE19752556641 1974-12-16 1975-12-16 Datenverarbeiter Withdrawn DE2556641A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/533,339 US3978456A (en) 1974-12-16 1974-12-16 Byte-by-byte type processor circuit

Publications (1)

Publication Number Publication Date
DE2556641A1 true DE2556641A1 (de) 1976-10-14

Family

ID=24125529

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752556641 Withdrawn DE2556641A1 (de) 1974-12-16 1975-12-16 Datenverarbeiter

Country Status (8)

Country Link
US (1) US3978456A (de)
JP (1) JPS5722134B2 (de)
CA (1) CA1052472A (de)
DE (1) DE2556641A1 (de)
FR (1) FR2295490A1 (de)
GB (1) GB1522325A (de)
NL (1) NL7514575A (de)
SE (1) SE415851B (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4156926A (en) * 1976-06-01 1979-05-29 Texas Instruments Incorporated PROM circuit board programmer
US4099229A (en) * 1977-02-14 1978-07-04 The United States Of America As Represented By The Secretary Of The Navy Variable architecture digital computer
US4259718A (en) * 1977-03-10 1981-03-31 Digital Equipment Corporation Processor for a data processing system
US4194241A (en) * 1977-07-08 1980-03-18 Xerox Corporation Bit manipulation circuitry in a microprocessor
US4447878A (en) * 1978-05-30 1984-05-08 Intel Corporation Apparatus and method for providing byte and word compatible information transfers
AU530137B2 (en) * 1978-09-11 1983-07-07 K.K. Toshiba Information processor
US4301505A (en) * 1979-06-27 1981-11-17 Burroughs Corporation Microprocessor having word and byte handling
US4374416A (en) * 1979-06-27 1983-02-15 Burroughs Corporation Linear sequencing microprocessor having word and byte handling
US4346437A (en) * 1979-08-31 1982-08-24 Bell Telephone Laboratories, Incorporated Microcomputer using a double opcode instruction
US4325118A (en) * 1980-03-03 1982-04-13 Western Digital Corporation Instruction fetch circuitry for computers
US4360891A (en) * 1980-04-14 1982-11-23 Sperry Corporation Address and data interface unit
US4507732A (en) * 1981-10-05 1985-03-26 Burroughs Corporation I/O subsystem using slow devices
US4683534A (en) * 1985-06-17 1987-07-28 Motorola, Inc. Method and apparatus for interfacing buses of different sizes
US4779190A (en) * 1986-12-03 1988-10-18 Ncr Corporation Communication bus interface
JP2993975B2 (ja) * 1989-08-23 1999-12-27 株式会社リコー 中央演算処理装置
US5442769A (en) * 1990-03-13 1995-08-15 At&T Corp. Processor having general registers with subdivisions addressable in instructions by register number and subdivision type
EP0473805A1 (de) * 1990-09-03 1992-03-11 International Business Machines Corporation Computersystem mit verbesserter Leistung
US5511116A (en) * 1992-08-25 1996-04-23 Bell Communications Research Inc. Method of creating and accessing value tables in a telecommunication service creation and execution environment
WO1994005112A1 (en) * 1992-08-25 1994-03-03 Bell Communications Research, Inc. System and method for creating, transferring, and monitoring services in a telecommunication system
US5442690A (en) * 1992-08-25 1995-08-15 Bell Communications Research, Inc. Telecommunication service record structure and method of execution
US5463682A (en) * 1992-08-25 1995-10-31 Bell Communications Research, Inc. Method of creating user-defined call processing procedures
US5455853A (en) * 1992-08-25 1995-10-03 Bell Communications Research, Inc. Method of creating a telecommunication service template

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3228005A (en) * 1960-12-30 1966-01-04 Ibm Apparatus for manipulating data on a byte basis
NL296056A (de) * 1962-07-31 1900-01-01
US3292158A (en) * 1963-07-30 1966-12-13 Bunker Ramo Data processing apparatus including means for processing word and character formatted data
US3439347A (en) * 1966-12-13 1969-04-15 Gen Electric Sub-word length arithmetic apparatus
US3751650A (en) * 1971-06-28 1973-08-07 Burroughs Corp Variable length arithmetic unit
US3739352A (en) * 1971-06-28 1973-06-12 Burroughs Corp Variable word width processor control
US3737866A (en) * 1971-07-27 1973-06-05 Data General Corp Data storage and retrieval system
JPS5241023B2 (de) * 1973-01-17 1977-10-15
US3931613A (en) * 1974-09-25 1976-01-06 Data General Corporation Data processing system

Also Published As

Publication number Publication date
FR2295490A1 (fr) 1976-07-16
CA1052472A (en) 1979-04-10
SE7513578L (sv) 1976-06-17
GB1522325A (en) 1978-08-23
NL7514575A (nl) 1976-06-18
US3978456A (en) 1976-08-31
JPS5185647A (de) 1976-07-27
SE415851B (sv) 1980-11-03
FR2295490B1 (de) 1982-08-27
JPS5722134B2 (de) 1982-05-11

Similar Documents

Publication Publication Date Title
DE2556641A1 (de) Datenverarbeiter
DE2554652C3 (de) Modulare Signalverarbeitungseinrichtung
DE2540975C2 (de) Datenverarbeitungseinrichtung zur Ausführung mehrerer gleichzeitig ablaufender Prozesse
DE2357003C2 (de) Prozessor für eine Mehrprogramm-Datenverarbeitungsanlage
DE2230102C2 (de) Mikroprogrammierter Prozessor mit bitparalleler Datenübertragung
DE1901228C3 (de) Datenverarbeitungsanlage mit Einrichtungen zur Wiederholung von Operationen bei Auftreten eines Fehlers
DE2555963C2 (de) Einrichtung zur Funktionsmodifizierung
DE2556617C2 (de) Schiebe- und Rotierschaltung
DE60132585T2 (de) Vorrichtung und verfahren zum ausgeben der gruppierung von befehlen in einem vliw-prozessor
DE2354521C2 (de) Verfahren und Einrichtung zum gleichzeitigen Zugriff zu verschiedenen Speichermoduln
DE1928202B2 (de) Einrichtung zur Erstellung statistischer Daten über den Operationsablauf programmgesteuerter Datenverarbeitungsanlagen
EP0097725B1 (de) Einrichtung im Befehlswerk eines mikroprogrammgesteuerten Prozessors zur direkten hardwaregesteuerten Ausführung bestimmter Instruktionen
DE2316296C2 (de) Mikroprogrammierbarer Prozessor
CH650600A5 (de) Zentralprozessoreinheit einer datenverarbeitungsanlage mit operationscode-erweiterungsregister.
DE2505843A1 (de) Datenverarbeitungsanlage mit datenstromgesteuerter simultanverarbeitung
DE2839726A1 (de) Datenverarbeitungsanlage mit verteilter steuerarchitektur in einem multiprozessor-system
DE1549523B2 (de) Datenverarbeitungsanlage
DE2446970A1 (de) Datenverarbeitungsanlage mit schnittstellen-einheit zwischen rechenwerken und randeinheiten
DE1449532B2 (de) Datenverarbeitungsanlage
DE1218761B (de) Datenspeidbereinrichtung
DE268259T1 (de) Vermittlungselement fuer selbstsuchende, mehrstufige paketvermittlungsnetze.
DE2355993B2 (de) Programmierbare datenverarbeitungsanlage
DE2717658A1 (de) Anordnung zur ansteuerung eines mikroprogrammspeichers
DE1499290A1 (de) Datenverarbeitungsmaschine
DE1549474C3 (de) Anordnung In einer elektronischen digitalen Datenverarbeitungsanlage zur Ausführung eines ersten Befehls und gleichzeitigen Decodierung eines folgenden Befehls

Legal Events

Date Code Title Description
OD Request for examination
8125 Change of the main classification
8130 Withdrawal