DE2554425B2 - Anordnung zum gegenseitigen Anpassen von Steuersignale austauschenden Geräten - Google Patents

Description

Die Erfindung bezieht sich auf eine Anordnung zum gegenseitigen Anpassen von Steuersignale austauschenden Geräten mit einem von einem Befehlszähler gesteuerten Speicher, in dem Programme enthalten sind, welche die Umwandlung von Steuersignalen, die über Eingänge von den Geräten zugeführt sind, in Steuersignale, die über Ausgänge dem anderen Gerät zugeführt sind, steuern.

Derartige Anordnungen, die auch mit Interface bezeichnet werden, dienen hauptsächlich zum Anschluß von pcripheren Geräten an die Zentraleinheit einer Datenverarbeitungsanlage. Sie leiten im allgemeinen aus einer zeitlichen Folge von Eingangsinformationcn, die von einem angeschlossenen Gerät geliefert werden, eine andere zeitliche Folge von Ausgangsinformalioncn ab, die dem jeweils anderen Gerät zugeführt werden. Im allgemeinen bestehen die Ein- und Ausgangsinformalionen aus Daten und Steuersignalen. Daten werden im allgemeinen unverändert weitergegeben, sie können aber auch zwischengespeichert oder umcodicri werden. Die Steuersignale signalisieren Zusländc und sollen Funktionen auslösen.

Da die Strukturen von !ineinander ari/iipasscnden Geräten, z. B. den periphere!) (icraien einer Datenverarbeitungsanlage, sehr unterschiedlich sind, sel/l man häufig für jedes periphere Cicrat nium besonderen Typ von Anpal.tschiillMiij.'cii cm, die spr/icll der Slnikuir des periphere!! (icraic.s aiij'cpalli iu und daher gesonderte Entwicklung, Prüfmitlcl, Wartungsunterlagen und dergleichen erfordern.

Aus der DE-AS 22 09 13b ist eine Anordnung bekannt, die dazu dient, Telegramme für Daten, die von einer Zentraleinheit zu pcripheren Geräten übertragen werden sollen, zu erstellen und Telegramme von pcripheren Geräten zu entschlüsseln und die darin enthaltenen Daten an die Zentraleinheit weiterzugeben. Da die pcripheren Geräte und dementsprechend die Tclegrammstrukturen unterschiedlich sein können, muß die Datcnübertragungsstcucrcinhcit unterschiedliche Telegramme erstellen, je nachdem, welches Gerät das Telegramm erhallen soll. Umgekehrt müssen die empfangenen Telegramme unterschiedlich dccodicrt

■>5 werden. Die bekannte Anordnung enthält einen Speicher, der m Bereiche unterteilt ist, die je einer Übertragungsleitung zu einem pcripheren Gerät zugeordnet sind. In diesen Speicherbereichen sind die jeweiligen Folgen von Signalen gespeichert. Der

wi Speicher kann von der Zentraleinheit geladen werden. Durch Ändern seines Inhaltes kann die Datenübertragungssteucrrinheit an andere Geräte angepaßt werden. Ks ist daher möglich, ohne Änderung von Hardware unterschiedliche Geräte an eine Zentraleinheit an/.u-

·>"> schnellen.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Anordnung der eingangs beschriebenen Art zu schaffen, die zur Anschaltung von vielen Arten

von peripheren Geräten an die Zentraleinheit oder auch allgemein zum gegenseitigen Anpassen von Geräten unterschiedlicher Struktur geeignet ist, die Steuersignale über mehrere Leitungen ausgeben und empfangen, wobei die Anzahl der Ein- und Ausgabeleitungen des ί einen Gerätes von der des anderen verschieden sein kann.

Erfindungsgemäß wird diese Aufgabe mit den im kennzeichnenden Teil des Anspruchs I angegebenen Maßnahmen gelöst. Die erfindungsgemäße Anordnung gestattet, mit einer einzigen Grundstruktur eine Vielzahl von Geräten aneinander anzuschalten. Die Anpaßschaltungen für verschiedene Geräte unterscheiden sich nur durch die im Speicher enthaltenen Signale und gegebenenfalls die Anzahl von verwendeten γί Bausleinen. Die Eingänge der einander anzupassenden Geräte sind mit den Ausgängen der Anpalisehallung, die Ausgänge der Geräte mit den Eingängen der Anpaßschaltung verbunden. Im Speicher sind Informationen hinterlegt, an welchen Eingängen welche Signale auftreten können und über weiche Ausgänge welche Signale in Abhängigkeit der Eingangssignal abgegeben werden müssen. Der Anmeldungsgcgenstand ist Jahcr so aufgebaut, daß die Eingänge, vom Speicher gesteuert, einzeln abgefragt und an die Ausgänge einzeln Signale .»^r> gelegt werden können. Hierzu sind den Ein- und Ausgängen Adressen zugeordnet, die im Speicher hinterlegt sind. Im Grundzustand gibt der Speicher die Adresse der Eingänge aus, denen Signale mögliche.wcisc von außen zugeführt werden können.Tritt ein solches «1 Signal auf, werden in einzelnen Schritten Ausgänge mit Signalen belegt, andere Eingänge abgefragt, in Abhängigkeit des Abfrageergebnisses wieder Ausgänge mit Signalen belegt usf., bis von einem angeschlossenen Gerät ein Endcsignal erhalten wird. Dieses hat ein ü Rücksetzen des Speichers in den Grundzustand zur Folge. Der Anmcldungsgcgenstand hat somit nicht zum Ziel, die zu übertragenden Daten in eine andere Form zu bringen, sondern die Steuersignale der aneinander anzupassenden vJcrälc.

Anhand der Zeichnungen, in denen ein Ausführungsbeispiel gezeigt ist, wird im folgenden die Etfindiing näher beschrieben. Es zeigt

F'ig. I ein Übersichtsschallbild einer Anschaltung eines peripheren Gerätes an eine Zentraleinheit einer 4^r. Datenverarbeitungsanlage,

F i g. 2 Einzelheiten der Anordnung nach F i g. I,

F i g. 3 Strukturen von in der Anordnung nach F" i g. 2 verwendeten Wörtern,

Fig.4 den Signalvcrlauf einer Datenübertragung in ^r>o der Anordnung nach F i g. 2.

In Fig. I sind mit GR I und GR2 zwei Geräte bezeichnet, zwischen denen Daten und Steuerinforma tioncn ausgetauscht werden. Das Gerät GR 1 sei z. B. die Zentraleinheit einer Datenverarbeitungsanlage, der ^γ>ί eine Signalformcreinhcil .SV-'I vorgeschaltet ist, welche die immer wiederkehrenden Slcucrungsabläufe mit dem Gerät GR I abwickelt, sofern sie von einer Anpaßschaltung APSangesteuert ist. Dem Gerät GR 2. das z. B. ein Blattschreiber, ein Lochstreifenleser oder dergleichen w> ist, ist eine Signalformercinheit .SV-"2 vorgeschaltet, welche z. H. eine Pegel- oder eine .Serienparallelumsetzung der Daten vornehmen kann. Die Signalformereinhcilen .SV-'I und .SV'2 stehen mit Anpaßschaltung /l/'.S'in Verbindung, mit der sie eine Vielzahl von Steuersigna- f>^r> lcn austauschen. Die Datensignale, die übet eine Leitung /J/ITgcführt werden, wcrdv.n unverändert übertragen. Die Anpaßschaltung besteht aus einer F.in-Miisgabceinliuil HAf:. einer Steuereinheit .S"/"/:'und einen' Speicher .SW. Die in diesem gespeicherten Wörter stellen u. a. Adressen der Ein- und Ausgänge dar, über welche die Steuersignale von und zu den Signalformereinheiten SVI und .SV-'2 geführt werden, Ferner enthalt der Speicher .SW Informationen, z.B. über Zeitbedingungen. In der Steuereinheit .S'77: werden die vom Speicher .SVV: abgegebenen Adressen und Informationen mit den Eingangs-Steuersignalcn verknüpft und daraus Ausgangssignale gebildet.

In dem in I'ig. 2 gezeigten Beispiel besteht die-Ein/Ausgabeeinheit HAU im wesentlichen aus einem Multiplexer MX. einem Vergleicher VGL. einem Demultiplexer DMX. Demultiplexern mit Speichern DMXS und einem Ausgaberegister AR. Jede dieser Einheiten weist einen Freigabeeingang auf, der von einem Befchlsdecoder BFDC angesteuert ist. Dieser decodiert Befehle, die in einem ersten Teil OPC"der aus dem Speicher SPEausgelcsencn Wörter enthalten sind. Der zweite Teil der Wörter ADR/INFc. ^!.ha11 Adressen oder Informationen. Im Falle der Ansteuerung des Multiplexers MX wird dieser über den Befehlsdccoder BFDC vom Operationscode OPC freigegeben und von den im Wortteil ADR/INF angegebenen Nummern geschaltet. Entsprechend wird der Demultiplexer DMX betätigt, indem er vom Befehlsdecodierer BFDC freigegeben und vom Adressen- und Informationstcil des ausgegebenen Spcicherwortes geschaltet wird. Da ihm als Information stets eine »I« zugefühn wi^rd. ist der mit dem .Speicherwort beschriebene Ausgang mit einem »1 «-Signal belegt.

An den Demultiplexer DMXS sind als Speicher bistabile Kippstufen .S' I. 52, 53 angeschlossen. Ihm ist als Information vom Bcfehlsdecoder BFDCm Abhängigkeil des Operationscodes QPCdes jeweils ausgelesencn Wortes eine »I« oder eine »0« zugeführt, je nachdem, ob der angewählte Ausgang gesetzt oder rückgesetzt werden soll.

Der ebenfalls vom Befehlsdecoder BFDC aufgrund des Operationsteils OPC des ausgclesencn Wortes freigegebene Vcrgleichcr VGL vergleicht eine von einem anzupassenden Gerät eingegebene Information mit der im Adressen- und Informationsteil des ausgelesenen Wortes enthaltenen .Signalkombination.

Das Ausgaberegisicr AR gibt bei Freigabe durch den Befchlsdecoder BFDCden Adressen- und Informationsteil des ausgelcsencn Speicherwortes aus.

Soweit bisher beschrieben, werden mit den gespeicherten Wörtern nur die Bausteine der Ein-/Ausgabeeinheit FAI: angesteuert. Darüber hinaus können auch interne Bausteine, z. B. ein Zcitbaustcin ZT. angesprochen werden. Dieser Baustein hat zwei Steuereingänge LD und V. Gibt der Bcfehlsdecoder BFDC ein Signal auf den Eingang LD. so wird der Adressen- und Informationsteil des vo.n Speicher gerade ausgekisenen Wortes, der in diesem Falle eine Zeitdauer angibt, übernommen. Mit Zeitlaklimpulsen wird dieser Wert auf Null gezählt. Ist der Wert Null erreicht und gibt der Befehlsdecodcr BFDC auf den Eingang AF des Zcitbausteines ZTein Signal, so gibt dieser »!«-Signal ab.

Ein weilerer Baustein, der vom Befehlsdecodcr BFDC für eine Funktion freigegeben wird, ist der Befehlszähler BFZ. der die Adressen für den Speicher .SWausgibt und normalerweise nach dem Aulruf einer Speicherzelle soincn Stand um Eins erhöht und die nächste Zelle aufruft. Dieser Ablauf wird unterbrochen, wenn ihm vom Befchlsdecoder BFDC ein Steuersignal zueefuhri

wird, das bcwirkl. daß in den Befehlszähler IU-'/. der Adressen- und Informationsteil ADR/INI dus ausgclesenen Wortes übernommen wird. Dieser Worlleil hat in einem solchen ("alle die Bedeutung einer Sprungadressc.

Der Multiplexer MX. der Vergleicher VClI. und der Zeilbauslein /7'geben ihre Atisgangssignalc auf einen Akkumulator AK. Da die Atisgangssignalc der gcnann-Ich Hausleine einen Informationsgehalt von nur I Hit haben, braucht der Akkumulator AK nur eine Steile /ti haben. Der Bcfehlsdceoder IiIl)C kann bei Vorliegen eines entsprechenden llefehls feststellen, ob der Inhalt des Akkumulators ΛK »I» oder »0« ist. und in Abhängigkeit davon ein Signal abgeben.

Der Ausgang des ZewbauMems /I braucht nicht direkt auf den Akkumulator AK geführt werden, sondern es ist auch möglich, ihn mit einem Eingang des Multiplexers MX /ii verbinden. In diesem l'alle wird der /eitbiiiiMein /7 mehl unmitielbar durch Zufuhr eines Signal-, auf den Abfrageeingang Ί/ abgefragt, sondern dadurch, daß der Multiplexer Λ/Λ freigegeben und er auf den mit dem Zeiihausiein /7 verbundenen Eingang geschaltet wird.

ΙΊ μ. 3 /eigt cmc Reihe von möglichen, im Speicher .sV'A'abgelegien Wörtern. Die Wörter haben eine Lange von 12 Hn, davon weist der Operationsteil 4 Hit und der Adressen und Informationsteil 8 Hit auf. In dem in l'ig. i gegebenen Beispiel bewirkt der Operationsteil des Wortes ,;. daß der Befehlszähler Hl·"/, vom BefeliMccoder angesteuert wird und die in den Bit 4 bis I I stehenden Signale als neuen Zählerstand übernimmt. Diese Signale stellen eine neue Adresse für den Speicher .SVV: dar. Mit dem Operationsteil des Wortes b wird tier Befehls/ahler IU-"/ ebenfalls angestellt·'"!, jedoch nur unter der Bedingung, daß der Akkumulator AK gesetzt ist. Entsprechend erhall der Befehlszähler Hl-'/ein Ubernahmcsignal. wenn das Wort (.-ausgelesen wird und der Akkumulator AK nicht gesetzt ist. Sind die Bedingungen über den Ladezustand des Akkumulators erfüll;, wird die in den Bit 4 bis 11 stehende Signalkombination als neue Adresse übernommen.

Für die Freigabe eines Demultiplexers mil an dessen Ausgange angeschlossenen Speichern dienen die in den Wörtern d und c enthaltenen Operationsteile. Mit dem Wort d wird der Ausgangsspeicher gesetzt, d. h. dem Informationseingang des Demultiplexers wird eine »1« zugeführt, mit dem Wort c wird ein Speicher zurückgesetzt, indem dem Informationseingang eine »0« zugeführt wird. In beiden Fällen steht die Adresse des Ausganges in den Bit 4 bis II. Zum Erzeugen eines kurzen Ausgangsimpulses von der Dauer einer Taktperiode wird das Wort /"verwendet. In den Bit 4 bis 11 steht die Adres^c des Ausganges, an dem der Impuls erscheinen soll.

Die Eingänge sollen daraufhin abgefragt werden können, ob an ihnen eine »1« oder eine »0« anliegt. Hierzu geeignete Operationscodes enthalten die Wörter g und h. Die Bits 4 bis II geben die Adresse des abzufragenden Einganges an.

Mit den Wörtern c/bis h können, falls die Adressen im Dualcode verschlüsselt sind. 256 Ausgänge gesetzt und rückgesetzt, 256 Eingänge auf »0« oder »In abgefragt und an 256 Ausgängen ein Impuls erzeugt werden. Da Multiplexer und Demultiplexer üblicher Bauart nur acht Ein- bzw. Ausgänge aufweisen, kann man die in den Wörtern Jbis h angegebenen Adressen so aufteilen, daß mit den Bit 4 bis 8 die Nummer eines Multiplexers oder Demultiplexers und mit dem Bit 9 bis Il dessen Ausoder Eingang beschrieben wird.

Mit den Wörtern / und / können Vergleichet· angesprochen werden Bei Ausgabe des Wortes / wird die in den Bit 8 bis 1 I siehende Information mil einem 4-Bil- Worl verglichen, das von außen an einen durch die Hit 4 bis 7 adressierten 4-Bil-Vcrglcichcr angelegl ist. Bei Gleichheit gibt der Vcrgleicher ein Signal ab. das den Akkumulator AK setzt. Bjt Ausgabe des Worles / wird die in den Hit 4 bis Il siehende Information mil einem 8-Bit-Worl verglichen. Bei Gleichheit wird wieder der Akkumulator AK gesetzt.

Die Wörter A und / dienen der Ausgabe von Informationen, und /war wird mit dem Wort A- die in dessen Bit 8 bis Il stehende Information in das durch die BiI 4 bis 7 adressierte Ausgabeicgisler übernommen. Wird das Wort /aus dem Speicher ausgelesen, wird die in den Bit 4 bis I I enlhallene Signalkombinalion in cm achtstelliges Ausgaberegister übernommen. Die Worter / und A bzw. / und / eignen sich /. H. /um Umcodieren von Zeichen. Wird ein bestimmtes /eichen durch ύ^η Vergleich festgestellt, so wird als Folge davon die .Signalkombination für ein anderes Zeichen ausgegeben.

Bei Empfang des Operationsteils des Woftes η gibt der Hefehlsdecoder tier IiIlK ein Signal auf ilen Eingang 1.1) des Zeilbausteins /T. der daraufhin die in den Bil 4 bis I I erhaltene Informaiion übernimmt. Diese kann eine Wartezeit sein, die .m Zeilbauslein auf Null dekri-mentiert wird. Im Beispiel besteht die Informaiion aus zwei !eilen, einer Information INl-X. die die Taktfrequenz angibt, mit der eine vorgegebene Ziffer dekremetitiert wird, und einer Informaiion INI'2. die das Übersetzungsverhältnis eines programmierbaren Frequenzteilers bestimm. Be: Ablauf der eingestellten Zeit wird ein Speicher gesetzt, dessen Zustand durch Eingabe des Wortes η in den Befehlsdecoder HIl)C abgefragt werden kann. Ist bei der Abfrage der Speicher gesetzt, wird der Akkumulator AK gesetzt. Das Won n ist nicht erforderlich, wenn man den Ausgang des Speichers des Zeitbausteines /Tauf einen Eingang des Mul'iplcxers MX führt. In diesem Falle wird der Zeitbaustein dadurch abgefragt, daß man ein Wort vom Typ c/auf den Bcfehlsdecoder gibt, in dessen Bit 4 bis 11 die Adresse des Multiplexereingangcs steht, der mit dem Zeitbaustein verbunden ist.

Es können weitere Wörter mit unterschiedlichen Operationscodes für andere Aufgaben gebildet werden, z. B. um eine weitere Information von 8 Bit mit einer Eingangsinformalion zu vergleichen oder eine Information von 8 Bit parallel in ein Ausgaberegistcr zu übergeben.

Die Funktion der Anordnung nach Fig. 2 wird im folgenden an einem einfachen Beispiel erläuter¹. bei dem Daten vom Gerät GR I zum Gerät GR 2 (F i g. 1) übertragen werden sollen. Fig.4 veranschaulicht die dabei auftretenden Signalverläufe. Es sind drei Gruppen gebildet: Die oberste mit dem Verlauf der Signale, die vom Gerät GR 1 ausgegeben werden, die untere mit den vom Gerät GR 2 abgegebenen Signalen. Die Signale dieser beiden Gruppen werden der Anpaßschaltung zugeführt, deren Ausgangssignale in der mittleren Gruppe gezeigt sind. Signale mit dem Index 1 werden zum Gerät GR 1. Signale mit dem Index 2 zum Gerät GR 2 gesendet. Die Datenübertragung beginnt, wenn am Gerät GR I eine Taste »ANRUF« gedrückt wird. Die Übertragung soll mit einem Zeichen etx enden. Die Anpaßschaltung APS ist im Ausgangszustand, d.h. sie ist in einem Zustand, in dem sie zur Entgegennahme eines Anrufs vom Gerät GR 1 bereit ist. Das im Gerät GR1 erzeugte Anrufsignal anr (Fig.4) wird dem

Eingang ANR des Multiplexers MX /ugefühn. Dieser Eingang wird daher abgefragt, indem vom Speicher wiederholt ein Wort g (Cig. J) mit der Adresse des Einganges ASR ausgelesen wird. Danach wird der Akkumulator AK mit einem Wort c abgefragt, das bewirkt, daß wieder das Wort g aus dem Speicher ausgelesen wird, falls der Akkumulator »0« ist. Tritt nun aK ·· ein Signal anrauf, wird zunächst ein Eingang KLR des Multiplexers MX abgefragt, dem vom Gerät GR 2 dann ein Signal klr zugeführt ist, wenn es für den Empfang von Daten bereit ist. Zu' Abfrage des Einganges KLR dient wieder ein Wort vom Typ g. Auch diese Abfrage wird stets wiederholt, bis ein »!«-Signal erscheint. Sind nun die Signale .mrund A7r»l«, wird das nächste Wort aus dem Speicher SPE ausgelesen, das bewirken soll, daß der Ausgangsspeicher 51 des Demultiplexers DMXS gesetzt wird, daß also am Ausgang DUE »!«-Signal erscheint. Das ausgelesene W;;r! iv. daher voiii Typ des Wortes c/rrii! der Adr"^·'¹ des Ausganges DUE. Das von diesem ausgegebene Signal due wird zum Gerät GRI übertragen und bewirkt, daß eine Lampe brennt, so lange die Datenübertragung läuit. Mit einem weiteren Wort vom Typ d wird der Speicher S2 gesetzt und am Ausgang FAS ein Signal fas 1 ausgegeben, das das Gerät GR I zum Senden eines Datums auffordert. Nach Empfang dieses Signals schaltet das Gerät GR 1 ein Signal fbs und ein Datum dat auf seine Ausgänge. Das Signal fbs gelangt auf den Eingang FßSdes Multiplexers MX, der nach dem Aussenden des Signals fas I auf »!«-Signal arjefragt wird. Trifft das Signal fts ein, wird mit Hilfe eines Wortes vom Typ d der Speicher 52 gesetzt und über dessen Ausgang FAEcm Signal fae2 an das Gerät GR 2 abgegeben, das diesem meldet, die Daten dal zu übernehmen. Danach wird die Anpaßschaltung in Bereitschaft gesetzt, ein Quittungssignal (be, das dem Eingang FBEAn Multiplexers MX zugeführt wird, zu empfangen. Hierzu wird der Eingang FBE des Multiplexers MX wieder mit Hilfe eines Wortes vom Typ g und der Akkumulator AK mit Hilfe eines Wortes vom Typ c oder b abgefragt. Trifft das Quittungssignal fbe ein, wird das Anforderungssignal fael zurückgenommen, indem ein Wort vom Typ c mit der Adresse des Ausganges FAE ausgelesen wird. Das Gerät GR 2 soll darauf mit der Rücknahme des Quittungssignals fbe reagieren. Es wird daher der Eingang FBE mit Hilfe eines Wortes vom Typ h auf »0« abgefragt.

Ist das Signal fbe »0«, kann ein neues Datum übertragen werden, sofern die Datenübertragung noch nicht abgeschlossen ist. Dies wird mit Hilfe eines Signals ctx von 8 Bit gemeldet, das dem Vergleicher VGL zugeführt wird. Ist dieses Signal »0«, bedeutet dies, daß das Gerät GR 1 weitere Daten an das Gerät GR 2 '.enden will Fs ivirrl rlahrr narhrlrm dip Sionalp ia\ 1 und das Quittungssignal fbs des Gerätes GR1 zurückgenommen sind, ein neues Anforderungssignal fas 1 abgegeben. Damit wird die Übertragung eines zweiten Datums gestartet, das auch das letzte dieses Übertragungsvorganges sein soll. Mit der Ausgabe dieses Datums schaltet daher das Gerät GR 1 das Signal ctx ein, so daß nach der Rücknahme des Quittierungssignals fbe das Signal due I zurückgenommen wird, indem der Speicher 5! mittels eines Wortes vom Typ c rückgesetzt wird. Ferner wird das Signal fas I zurückgenommen und damit vom Gerät GR1 die Signale /Zw und dat sowie etx. Die Anpaßschaltung wird wieder in den Zustand geschaltet, in dem der Eingang ANR und der Akkumulator AK zyklisch abgefragt werden.

Hierzu 4 Blatt Zeichnungen

Claims (8)

Patentansprüche:

1. Anordnung zum gegenseitigen Anpassen von Steuersignale austauschenden Geraten mit einem »On einem Befehlszähler gesteuerten Speieher, in dem Programme enthalten sind, welche die Umwandlung von Steuersignalen, die über Eingänge von den Geräten zugeführt sind, in Steuersignale, die über Ausgänge dem anderen Gerät zugeführt sind, steuern, dadurch gekennzeichnet, daß mehrere adressierbare Ein- und Ausgänge (ANR. KLR... DUE, FAE, FAS) vorhanden sind, bei deren Aufruf die anliegenden Eingangssignale abgefragt bzw. Ausgangssignale abgegeben werden und die i^r> dem Speicher (SPE) nachgeschaltet sind, daß im Grundzustand des Befehlszählers (BFZ) bestimmte Eingänge (ANR) abgefragt werden und nach Auftreten eines Steuersignals an einem diener Eingänge (AMR)der Stand des Befehlszählers (BFZ) geändert wifir, so daß andere Ein- oder Ausgänge angesteuert sind, und daß nach Auftreten eines Endesignals (etx)an einem Eingang der Befehlszähler (BFZ)in den Grundzustand zurückgesetzt wird.

2. Anordnung nach Anspruch 1, dadurch gekenn- 2·ί zeichnet, daß die im Speicher enthaltenen Programmwörter aus zwei Teilen bestehen, deren jeweiliger erster Teil (OPC) einem Befehlsdecoder (BFDC)zugeführt ist. der einen Baustein (MX, VGL DMX, DMXS. AR, ZT. AK. BFZ) freigibt, dem der -io zweite Teil der Wörter als Unteradresse oder als Information zugeführt ist.

3. Anordnung nach At.spruch I, dadurch gekennzeichnet, daß der ßefehlsdecodcr (BFDC) die im ersten Teil (OPC) der von dem Speicher (SPE) « ausgegebenen Wörter in Abhängigkeit vom Ladezustand eines Akkumulators (/\K)uccua\cn.

4. Anordnung nach Anspruch J, dadurch gekennzeichnet, daß mehrere Hingänge (ANR. KLR, FIiE, FBS) über mindestens einen Multiplexer (MX) mi ι dem Akkumulator (AK) verbindbar sind und der Multiplexer mit einem Wortteil freigegeben und mit dem anderen in eine bestimmte Schaltstellung gebracht wird.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß mindestens ein Eingangsvergleicher (VGL) vorgesehen ist, der Eingangssignalkombinationen mit vom Speicher (SPE) ausgegebenen .Signalkombinationen vergleicht und dessen Ausgang mit dem Akkumulator verbindbar ist.

6. Anordnung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß mindestens ein Demultiplexer (DMX) vorgesehen ist, der nach Freigabe eine konstante Information auf einen durch den zweiten Wortteil bestimmten Ausgang schaltet.

7. Anordnung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß mindestens ein Demultiplexer (DMXS) vorgesehen ist, der nach Freigabe eine in dem vom Speicher ausgegebenen Wort enthaltene Information auf einen Ausgang schaltet.

8. Anordnung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß mindestens ein Demultiplexer (DMXS) vorgesehen ist, an dessen Ausgang je ein das Ausgangssignal abgebender Ausgabespeicher (Si, 52, 53) angeschlossen ist und dem als Information in vom Speicher (SPE) ausgegebenen Wörtern enthaltene Setz- oder Rücksct/signulc zugeführt sind.