DE2527098B2 - Schaltungsanordnung zur ueberpruefung der uebernahme bei digitalen speichern - Google Patents
Schaltungsanordnung zur ueberpruefung der uebernahme bei digitalen speichernInfo
- Publication number
- DE2527098B2 DE2527098B2 DE19752527098 DE2527098A DE2527098B2 DE 2527098 B2 DE2527098 B2 DE 2527098B2 DE 19752527098 DE19752527098 DE 19752527098 DE 2527098 A DE2527098 A DE 2527098A DE 2527098 B2 DE2527098 B2 DE 2527098B2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- inputs
- outputs
- control unit
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1608—Error detection by comparing the output signals of redundant hardware
- G06F11/1625—Error detection by comparing the output signals of redundant hardware in communications, e.g. transmission, interfaces
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Logic Circuits (AREA)
- Debugging And Monitoring (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung zur Überprüfung der Übernahme von digitalen Signalen in
einen Speicher, wie sie im Oberbegriff des Patentanspruchs 1 genauer angegeben ist.
Bei der Verwendung von Speichern besteht der Wunsch, diese daraufhin zu überprüfen, ob sie in der
richtigen Weise angesprochen haben. Dies ist z. B. wichtig bei Speichern, die in Kreuzsclialtfeldern in der
Studiotechnik zur Ansteuerung der einzelnen Koppelpunkte (z. B. Relais) verwendet werden. Dabei wird
entsprechend der gewünschten Verbindung zwischen einer von mehreren Quellen und einem von mehreren
Verbrauchern in einen Speicher eine Information gegeben, die dem zugehörigen Koppelpunkt zur
Herstellung dieser Verbindung zugeordnet ist. Der Koppelpunkt wird anschließend von dem Speicherausgang
angesteuert und leitend durchgeschalict. Die in solchen Anlagen verwendeten Speicher bestehen
wegen der Länge der zu verarbeitenden Informationen aus mehreren Stufen. Diese Stufen sind jeweils zur
Speicherung von einem Bit vorgesehen.
Es ist bekannt (DT-AS 15 49 053), bei einem Speicher
mit mehreren 1-Bit-Stufen zwecks Überprüfung der Übernahme der zu speichernden Signale einen bitweisen
Vergleich vorzunehmen. Die Aussagen der jeweils für einen Bit vorgesehenen Komparatoren werden
dabei in einer Schaltungslogik zu einer einzigen binären Aussage zusammengefaßt. Bei dieser bekannten Schaltung
sind die ersten Eingänge der Komparatoren direkt an die Ausgänge des Speichers angeschlossen, während
ihre zweiten Eingänge an die Eingänge des Speichers angeschlossen sind. Diese Anordnung erfordert einen
vergleichsweise großen Aufwand an Leitungen, wenn die Komparator-Schaltung vom Speicher entfernt
angeordnet werden soll. Dies ist z. B. dann der Fall, wenn eine Komparator-Schaltung für mehrere, räumlich
voneinander entfernte Speicher mehrfach ausgenutzt werden soll.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zu schaffen, die die erwähnten
Nachteile vermeidet und die darüber hinaus ohne großen Aufwand die mehrfache Ausnutzung einer
Komparator-Schahung ermöglicht.
Diese Aufgabe wird bei einer im Oberbegriff des Patentanspruchs 1 vorausgesetzten Schaltungsanordnung
durch die im Kennzeichen dieses Patentanspruchs beschriebene Erfindung gelöst. Eine Weiterbildung
dieser Erfindung ist im Unteranspruch angegeben.
Bei der erfindungsgemäßen Schaltungsanordnung kann also die Komparator-Schaltung räumlich nahe der
Ansteuereinheit angeordnet sein oder sogar mit dieser zusammengefaßt sein.
Anhand der Zeichnung wird die Erfindung nachstehend näher beschrieben. Es zeigt
Fig. 1 und 2 je eine bekannte Schaltungsanordnung für einen bitweisen Vergleich und
Fig.3 ein Ausführungsbeispiel für die erfindungsgemäße
Schaltungsanordnung.
Zur besseren Übersicht sind in den Fig. 1—3 einander entsprechende Teile mit gleichen Bezugszeichen
versehen. In Fig. 1 ist eine Ansteuereinheit 1 dargestellt, von der ein Speicher 2 angesteuert ist. Die
Ansteuereinneit 1 kann auch noch weitere, nicht dargestellte Speicher ansteuern. Der digitale Speicher 2
ist mit Eingängen DI, D2 ... Dx und mit Ausgängen
Qi,Q2 ... Qx versehen. Außerdem weist der Speicher
2 einen Setzeingang 5 auf, der mit der Ansteuereinheit 1 verbunden ist. Mittels eines Setzbefehls an dem
Setzeingang 5 können die an die Eingänge Dl1 D2 ...
D χ des Speichers 2 von der Steuereinheit 1 gelieferten digitalen Signale gespeichert und an die Ausgänge Q 1,
Q 2. ..Qx übernommen werden.
Von den Ausgängen Öl, Q2 ... Qx können
Leitungen zu einem in Fig. 1 nicht gezeigten weiteren Schaltungsteil führen, in dem die gespeicherten Signale
benötigt und weiter verarbeitet werden können. Jeder der Ausgänge Ql, Q2 ... Qx ist mit einer
Komparator-Schaltung 3 verbunden. Ebenso führt von jedem der Eingänge Dl, D2 ... Dx eine Leitung zur
Komparator-Schaltung 3. Die Komparator-Schaltung 3 (z. B. Texas SN 7485 [4 bit]) enthält χ 1-Bit-Komparatoren,
von denen je einer das Signal an einem Eingang D1, D 2... D χ mit dem nach dem Setzen des Speichers am
zugehörigen Ausgang Ql, Q2 ... Qx auftretenden
Signal vergleicht. Weiterhin enthält die Komparator-Schaltung 3 eine Schalumgslogik, mittels der die
Ergebnisse der Einzelvergleiche durch die 1-Bit-Komparatoren zu einer einzigen binären Aussage darüber
zusammengefaßt werden, ob alle Ergebnisse Gleichheit ergeben haben oder ob mindestens ein Einzelvergleich
negativ ist. Diese binäre Aussage wird der Ansteuereinheit 1 von der Komparator-Schaltung 3 über eine
einzige Rückmeldeleitung 4 mitgeteilt. Obwohl also jeweils mehrere Bits für sich miteinander verglichen
werden, ist für die Übermittlung nur eine Leitung erforderlich. Wenn infolge eines schadhaften Speichers
die von der Ansteuereinheit gelieferten digitalen Signale nicht mit den abgespeicherten übereinstimmen,
wird dies bei dem bitweisen Vergleich durch die Komparatorschaltung 3 festgestellt und dar Ansteuereinheit
1 mitgeteilt. Diese kann dann beispielsweise einen anderen in Fig. 1 nicht dargestellten Speicher
ansteuern, dem ebenfalls eine Komparatorschaltung zum Vergleich zugeordnet ist. Somit können Fehlschaltungen
einer mit digitalen Speichern aufgebauten Schaltung sicher erkannt und auch korrigiert werden.
In Fig. 2 sind mehrere 1-Bit-Speicher 2A, 2B.. 2N
dargestellt, die beispielsweise zur Ansteuerung der nicht dargestellten Koppelpunkte eines Kreuzschaltfeldes
vorgesehen sind. Die Ansteuereinheit 1 enthält in diesem Fall eine sogenannte Kreuzschaltfeldsteuerung,
über die der einer gewünschten Verbindung zugeordnete Koppelpunkt ausgesucht v/ird. Jeder der Speicher 2Λ,
2Ö... 2/Vsteuert je einen Koppelpunkt an.
Wenn der dem Speicher 2A zugeordnete Koppelpunkt durchgeschaltet werden soll, wird dem Speicher
2A von der Ansteuereinheit 1 beispielsweise eine logische »1« zugeführt, während die Eingänge der
anderen Speicher 2ß, ... 2Λ/, deren zugehörige Koppelpunkte nicht durchgpr haltet werden sollen, auf
logisch »0« liegen. Mittels eines Setzbefehls wird der Speicher 2A gesetzt, so daß die logische »1« am
Ausgang des Speichers 2A erscheint und den Koppelpunkt, z. B. ein Relais, während der Dauer der
Speicherung leitend durchschaltet. Bei fehlerfreier Funktion liegen also der Eingang und Ausgang des
Speichers 2A auf logisch »!«,während die Eingänge und
Ausgänge der anderen Speicher 2B ... 2N auf logisch »0« liegen, so daß die Zusammenfassung der obenerwähnten
Einzelvergleiche mittels der Komparatorschaltung 3 positiv ist. Das Vergleichsergebnis wird der
Ansteuereinheit 1 über die einzige Rückmeldeleitung 4
zur Bestätigung der richtig erfolgten Ansteuerung des gewünschten Koppelpunktes mitgeteilt. Dagegen ist bei
der eingangs genannten Schaltung für jeden der Speicher 2A, 2B ... 2N je eine Rückmeldeleitung zur
Ansteuereinheit 1 erforderlich. Im Gegensatz zu der erwähnten Schaltung kann die in Fig.2 dargestellte
Schaltung auch erkennen, ob die Speicher 2A, 2B... 2Λ/
die gewünschte Information abgespeichert haben.
In dem in Fig. 3 gezeigten Ausführungsbeispiel der Erfindung ist ein digitaler Speicher 2 mit vier Eingängen
Dl — D4 und vier Ausgängen Qi--Q4 vorgesehen.
Die Eingänge Dl — D4 des Speichers 2 werden von
einer Treiberstufe 7 angesteuert, der die digitalen Signale von der Ansteuereinheit 1 zugeführt werden.
Die Treiberstufe 7 enthält als steuerbare Schalter sogenannte Tri-State-Gatter 7A, TB, TC und 7D (z. B.
von Typ SN 74 125 von Texas Instruments) deren Ausgänge über jeweils eine Leitung 10,11,12 und 13 mit
je einem der Eingänge Dl —D4 des Speichers 2
verbunden sind. Die Tri-State-Gatter TA bis TD weisen (,0
neben ihrem Eingang und Ausgang noch einen sogenannten Sperreingang auf, über den der Betrieb der
Tri-S'.ate-Galter gesteuert werden kann. Die Wirkungsweise von Tri-State-Gattern beruht darauf, daß sie nur
dann wirksam und für die Weitergabe von digitalen (15
Signalen durchlässig sind, wenn beispielsweise an dem erwähnten Sperreingang eine logische »I« liegt. Bei
einer logischen »0« an dem Sperreingang wird bei einem Tri-State-Gatter dagegen der Ausgang unabhängig
vom eigentlichen Gattereingang in einen besonderen hochohmigen Zustand geschaltet, der die ausgangsseitig
angeschlossene Leitung nicht beeinflußt.
Es ist weiterhin eine Anordnung 6 von anderen Tri-State-Gattern 6.4, 6 B. SC, 6D vorgesehen. Durch
diese Anordnung 6 ist jeder der Ausgänge Q1 — Q4 des
Speichers 2 über je ein Tri-State-Gatter 6A-6D mit dem zugehörigen Eingang Di —D4 verbunden. Diese
Verbindungen sind jedoch nur dann als leitende Verbindungen wirksam, wenn die Tri-State-Gatter
6A—6D der Anordnung 6 »eingeschaltet« sind, ihre
Sperreingänge also auf logisch »1« liegen. Wie in F i g. 3 zu erkennen ist, sind die Sperreingänge der Tri-State-Gatter
6/4—6D und die Sperreingänge der Tri-State-Gatter
TA —TD gemeinsam über einen Inverter 8 durch eine einzige Leitung 14 verbunden, die mit der
Ansteuereinheit über eine Leitung 14a in Verbindung steht. Da die digitalen Signale am Eingang und am
Ausgang des Inverters 8 zueinander invers sind, sind entweder nur die Tri-State-Gatler der Treiherstufe 7
oder die der Anordnung 6 zur Weitergabe digitaler Signale in der Lage.
Zunächst werden dem Speicher 2 die zu speichernden digitalen Signale über die Treiberstufe 7 zugeführt.
Wegen des von der Ansteuereinheit 1 entsprechend angesteuerten Inverters 8 sind zu diesem Zeitpunkt die
Tri-State-Gatter der Anordnung 6 unwirksam, so daß eine an den Ausgängen Qi-Q4 des Speichers 2
vorhandene Information nicht zu den Eingängen Di —D4 gelangen kann. Nach dem Setzbefehl an dem
Setzeingang 5 des Speichers 2 werden die Signale gespeichert und stehen an den Ausgängen Q 1 —Q4zur
Verfugung. Danach erfolgt durch entsprechende Ansteuerung des Inverters 8 von der Ansteuereinheit 1
eine Umschaltung der Tri-State-Gatter 6A—6D;
TA-TD, so daß nunmehr die Tri-State-Gatter 6A—6D
durchlässig sind. Damit sind gleichzeitig die anderen Tri-State-Gatter der Treiberstufe 7 unwirksam. Es ist
nun möglich, die an den Ausgängen Qi-Q4 des
Speichers 2 vorhandenen digitalen Signale über die Leitungen 10,11,12,13, über die zuvor die Ansteuerung
des Speichers 2 erfolgte, zu der Komparatorschaltung 3 zurück zu übertragen, in der ein Vergleich mit den von
der Ansteuereinheit 1 ausgegebenen ursprünglichen Signale erfolgen kann. Das Ergebnis des Vergleichs wird
wieder an die Ansteuereinheit 1 übermittelt. Da zum Vergleich direkt die von der Ansteuereinheit 1
gelieferten Signale herangezogen sind, können auch auf den Leitungen bei der Ansteuerung auftretende Fehler
erkannt werden.
Mit der beschriebenen Schaltung ist es also möglich, die Leitungen 10—13 wahlweise zur Ansteuerung des
Speichers 2 und zur Rückführung der digitalen Signale von den Ausgängen Q 1 —Q 4 zum Komparator für den
Vergleich zu benutzen. Es ist lediglich eine zusätzliche Leitung 14 erforderlich, über welche die Tri-State-Gatter
der Anordnung 6 und der Treiberstufe 7 in der gewünschten Weise gesteuert werden. Von der
Ansteiiereinheit 1 können auch andere, in F i g. 3 nicht
gezeigte Speicher angesteuert werden, denen jeweils eine Anordnung 6 zugeordnet ist. Dabei werden die
Leitungen 10, IS, 12, 13 und die Anordnung 7 mehrfach
ausgenutzt.
Die Schaltung gemäß F i g. J kann in vorteilhafter Weise auch zur Anstciierrng von Koppelpunkten eines
in der eigenen älteren Anmeldung P 25 00 939.6 näher beschriebenen Kreuzschaltfeldes verwendet werden,
bei dem die Ausgänge des Speichers 2 zu einem Decoder geführt sind. Dieser decodiert die gespeicherte
Information, welche in codierter Form den gewünschten Koppelpunkt beinhaltet, und steuert diesen von einem
seiner Decodierausgänge an.
Hierzu 2 Blatt Zeichnungen
Claims (2)
1. Schaltungsanordnung zur Überprüfung der Übernahme von digitalen Signalen in einen Speieher,
dessen Eingänge mit den Ausgängen einer die Signale liefernden Ansteuereinheit verbunden sind,
wobei ein bitweiser Vergleich der an den Eingängen des Speichers anliegenden digitalen Signale mit den
an den Ausgängen des Speichers erscheinenden Signalen vorgenommen wird und wobei die
Ausgänge der jeweils für ein Bit vorgesehenen Komparatoren in einer Schaltungslogik zu einer
einzigen binären Aussage zusammengefaßt sind, die der Ansteuereinheit üb^r eine einzige Leitung
zugeführt wird, dadurch gekennzeichnet, daß die Ausgänge der An.steuereinheit über erste
steuerbare Schalter (7/4 bis 7D) mit den Eingängen (Dt bis D 4) des Speichers (2) verbunden sind, daß
die Eingänge (DX bis D 4) des Speichers (2) einerseits über zweite steuerbare Schalter (6Λ bis
6D) mit den Ausgängen (Q 1 bis Q 4) des Speichers (2) und andererseits mit den ersten Eingängen der
Komparatoren verbunden sind, daß die zweiten Eingänge der Komparatoren mit den Ausgängen der
Ansteuereinheit verbunden sind und daß die steuerbaren Schalter so gesteuert sind, daß über die
Verbindungsleitung zwischen den Eingängen (D i bis D 4) des Speichers (2) und den ersten Schaltern
(7A bis 7D) wahlweise die zu speichernden Signale
zu den Eingängen (DX bis DA) des Speichers (2) oder die gespeicherten Signale von den Ausgängen
(Qi bis Q 4) des Speichers (2) zu den ersten Eingängen der Komparatoren geführt werden.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß in die die ersten und zweiten
steuerbaren Schalter verbindende, mit der Ansteuereinheit ('.I) verbundene Steuerleitung (14) ein
Inverter (ti) eingeschaltet ist.
40
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2527098A DE2527098C3 (de) | 1975-06-18 | 1975-06-18 | Schaltungsanordnung zur Überprüfung der Übernahme bei digitalen Speichern |
SE7606806A SE405293B (sv) | 1975-06-18 | 1976-06-15 | Kretskoppling for kontroll av matningen vid digitala minnen |
AT442076A AT359317B (de) | 1975-06-18 | 1976-06-16 | Schaltungsanordnung zur ueberpruefung der ueber- nahme von digitalen signalen in einen speicher |
NL7606659A NL7606659A (nl) | 1975-06-18 | 1976-06-18 | Schakelinrichting voor het testen van de over- name bij digitale geheugens. |
FR7618675A FR2316700A1 (fr) | 1975-06-18 | 1976-06-18 | Association de circuits pour la verification du transfert dans les memoires numeriques |
BE168061A BE843114A (fr) | 1975-06-18 | 1976-06-18 | Association de circuits pour la verification du transfert dans les memoires numeriques |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2527098A DE2527098C3 (de) | 1975-06-18 | 1975-06-18 | Schaltungsanordnung zur Überprüfung der Übernahme bei digitalen Speichern |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2527098A1 DE2527098A1 (de) | 1976-12-23 |
DE2527098B2 true DE2527098B2 (de) | 1977-09-08 |
DE2527098C3 DE2527098C3 (de) | 1978-05-11 |
Family
ID=5949330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2527098A Expired DE2527098C3 (de) | 1975-06-18 | 1975-06-18 | Schaltungsanordnung zur Überprüfung der Übernahme bei digitalen Speichern |
Country Status (6)
Country | Link |
---|---|
AT (1) | AT359317B (de) |
BE (1) | BE843114A (de) |
DE (1) | DE2527098C3 (de) |
FR (1) | FR2316700A1 (de) |
NL (1) | NL7606659A (de) |
SE (1) | SE405293B (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4556976A (en) * | 1982-08-14 | 1985-12-03 | International Computers Limited | Checking sequential logic circuits |
JPH0766434B2 (ja) * | 1986-09-09 | 1995-07-19 | 三菱電機株式会社 | 半導体装置 |
US4843608A (en) * | 1987-04-16 | 1989-06-27 | Tandem Computers Incorporated | Cross-coupled checking circuit |
DE4425254A1 (de) * | 1994-07-16 | 1996-01-18 | Telefunken Microelectron | Datenübertragungsverfahren in einem Echtzeitdatenverarbeitungssystem |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1805442A1 (de) * | 1968-10-26 | 1970-05-27 | Telefunken Patent | System zur elektrischen Fernbedienung eines Kreuzschaltfeldes von mehreren Fernbedienungsplaetzen aus in der Rundfunk-,Tonfilm- und Schallplatten-Studiotechnik |
-
1975
- 1975-06-18 DE DE2527098A patent/DE2527098C3/de not_active Expired
-
1976
- 1976-06-15 SE SE7606806A patent/SE405293B/xx unknown
- 1976-06-16 AT AT442076A patent/AT359317B/de not_active IP Right Cessation
- 1976-06-18 FR FR7618675A patent/FR2316700A1/fr active Granted
- 1976-06-18 NL NL7606659A patent/NL7606659A/xx not_active Application Discontinuation
- 1976-06-18 BE BE168061A patent/BE843114A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
NL7606659A (nl) | 1976-12-21 |
SE7606806L (sv) | 1976-12-19 |
DE2527098C3 (de) | 1978-05-11 |
BE843114A (fr) | 1976-10-18 |
SE405293B (sv) | 1978-11-27 |
FR2316700B1 (de) | 1982-07-02 |
FR2316700A1 (fr) | 1977-01-28 |
AT359317B (de) | 1980-11-10 |
DE2527098A1 (de) | 1976-12-23 |
ATA442076A (de) | 1980-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69420476T2 (de) | Verriegelungsgesteuerter Ausgangstreiber | |
CH630735A5 (de) | Steuereinrichtung mit einem mikroprozessor. | |
DE2247704A1 (de) | Aus monolithisch integrierten schaltkreisen aufgebaute datenverarbeitungsanlage | |
DE3520003A1 (de) | Elektrisch programmierbare verknuepfungsmatrix | |
DE2203426A1 (de) | Lampenausfalldetektorsystem | |
EP0231434B1 (de) | In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen | |
DE2944370B2 (de) | Schaltung zur Isolierung von Datenquellen gegen eine gemeinschaftlich zu verschiedenen Zeiten benutzte Datenschiene | |
DE2527098C3 (de) | Schaltungsanordnung zur Überprüfung der Übernahme bei digitalen Speichern | |
DE2321200A1 (de) | Einrichtung zur durchfuehrung boolescher verknuepfungen | |
DE4420988A1 (de) | Verfahren zum Testen einer integrierten Schaltung sowie integrierte Schaltungsanordnung mit einer Testschaltung | |
DE1234054B (de) | Byte-Umsetzer | |
DE2647367B2 (de) | Redundante Prozeßsteueranordnung | |
DE69513278T2 (de) | Kombinierte pla- und pal-schaltung | |
DE2937777A1 (de) | Steuereinrichtung in einer elektronischen datenverarbeitungsanlage fuer die durchfuehrung erzwungener operationen | |
EP0905892B1 (de) | RS-Flip-Flop mit Enable-Eingängen | |
DE2618760C3 (de) | Halbleiter-Speichervorrichtung | |
DE3430338A1 (de) | Sendeschaltung fuer signaluebertragungssysteme | |
EP1236306B1 (de) | Bussystem | |
EP0730231A2 (de) | Halbleiterspeicher, dessen Speicherzellen zu einzeln adressierbaren Einheiten zusammengefasst sind und Verfahren zum Betrieb solcher Speicher | |
DE2237579C3 (de) | Taktgesteuerte Master-Slave-Kippschaltung | |
EP0689291A2 (de) | MOS-Treiberschaltung | |
DE2742512C3 (de) | Informationsübertragungs-System | |
DE3418364C2 (de) | ||
DE2326446C2 (de) | Datenverarbeitungsgerät mit einer Steuereinheit | |
DE3531901A1 (de) | Verfahren zur ueberpruefung der funktionstuechtigkeit einer datenausgabeeinheit eines mikroprozessors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: AEG-TELEFUNKEN NACHRICHTENTECHNIK GMBH, 7150 BACKN |
|
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: ANT NACHRICHTENTECHNIK GMBH, 7150 BACKNANG, DE |
|
8339 | Ceased/non-payment of the annual fee |