DE2522984C2 - Elektronischer Koppelpunktbaustein - Google Patents
Elektronischer KoppelpunktbausteinInfo
- Publication number
- DE2522984C2 DE2522984C2 DE2522984A DE2522984A DE2522984C2 DE 2522984 C2 DE2522984 C2 DE 2522984C2 DE 2522984 A DE2522984 A DE 2522984A DE 2522984 A DE2522984 A DE 2522984A DE 2522984 C2 DE2522984 C2 DE 2522984C2
- Authority
- DE
- Germany
- Prior art keywords
- electronic
- module according
- electrode connections
- layer
- comb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008878 coupling Effects 0.000 claims description 22
- 238000010168 coupling process Methods 0.000 claims description 22
- 238000005859 coupling reaction Methods 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 5
- 230000007613 environmental effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electronic Switches (AREA)
Description
Die Erfindung bezieht sich auf einen elektronischen Koppelpunktbaustein mit einer Vielzahl von Koppelpunkten,
die aus monolithisch integrierten MOS-Transistoren gebildet sind, die ein großes Verhältnis von
Kanallänge zu Kanalweite aufweisen, und deren Elektroden kamm- bzw. mäanderförmig ineinander
verschachtelt sind.
Ein Koppelpunktbaustein ist in Fernmeldeanlagen zur Durchschaltung von Sprechwegen einsetzbar. Ein
derartiger Koppelbaustein enthält eine größere Anzahl von Koppelpunkten, die im allgemeinen matrixförmig
angeordnet sind. Bevorzugt werden in den Koppelpunkten MOS-Transistoren als Schaltelemente verwendet,
weil diese in großer Anzahl in monolithisch integrierter Technik auf einem einzigen Substrat hergestellt werden
können, wodurch eine wirtschaftliche Fertigung raumsparender Koppelbausteine ermöglicht wird.
Bei Durchschaltung eines Verbindungsweges soll in den Koppelpunkten ein möglichst geringer Übergangswiderstand
vorhanden sein; es ist aus diesem Grund bekannt, die als Schaltelemente verwendeten MOS-Transistoren
mit einem großen Verhältnis von Kanal- μ länge zu Kanalweite auszubilden. Um Platz einzusparen,
wird ein derartiger MOS-Transistor vorteilhaft so ausgebildet, daß seine Elektroden kamm- bzw.
mäanderförmig ineinander verschachtelt sind. Das große Verhältnis von Kanallänge zu Kanalweite des
MOS-Transistors in einem Koppelpunkt hat jedoch zur Folge, daß zwischen der Drain- und Sourceelektrode
eines solchen Transistors schädliche Koppelkapazitäten auftreten, die die Verwendung eines aus solchen
Koppelpunkten aufgebauten Koppelbausteins insbesondere im Hinblick auf die Übertragung von
Videosignalen erheblich einschränken.
Der Erfindung liegt die Aufgabe zugrunde, einen neuartigen Koppelbaustein anzugeben, bei dem diese
schädlichen Kapazitäten erheblich reduziert sind. Diese Aufgabe wird bei einem elektronischen Koppelpunktbaustein
der eingangs näher bezeichneten* Art erfindungsgemäß dadurch gelöst, daß in einer parallel zu den
Elektrodenanschlüssen der MOS-Transistoren verlaufenden Ebene galvanisch von den Elektrodenanschlüssen
getrennt, zusätzliche Abschirmmittel vorgesehen sind.
Durch diese Maßnahme wird bewirkt, daß schädliche
Koppelkapazitäten zwischen den Elektrodenanschlüssen von kamm- bzw. mäanderförmig ausgebildeten
Elektrodenanschlüssen von als Koppelpunkt verwendeten MOS-Transistoren erheblich verringert werden.
Dadurch eröffnet sich die Möglichkeit, daß ein derartiger Koppelbaustein neben der Durchschaltung
von Sprachwegen auch zur Durchschaltung von Signalwegen geeignet ist, auf denen breitbandigere
Videosignale übertragen werden.
In einem bevorzugten Ausführungsbeispiel der Erfindung wird als Abschirmmittel eine Schicht aus
elektrisch gut leitendem Material vorgesehen, die zumindest jeweils diejenige Fläche jedes Koppelpunktes
überdeckt, die von den kamm- bzw. mäanderförmig ineinander verschachtelten Elektrodenanschlüssen der
MOS-Transistoren eingenommen wird.
Zweckmäßigerweise wird diese Abschirmschicht mit einem festen Potential, beispielsweise mit Erde oder mit
dem Substratanschluß der integrierten MOS-Struktur verbunden.
Weiterhin hat es sich als zweckmäßig erwiesen, diese leitende Abschirmschicht mit einer beispielsweise aus
Glas bestehenden Passivierungsschicht zu überdecken, um den Koppelbaustein vor schädigenden Umwelteinflüssen
zu schützen.
Die Erfindung wird nachfolgend unter Bezug auf die Zeichnung näher erläutert. Dabei zeigt
F i g. 1 in einer schematischen Darstellung eine Aufsicht auf das Lay-out eines niederohmigen MOS-Transistors
mit kamm- bzw. mäanderförmig ineinander verschachtelten Elektrodenanschlüssen,
F i g. 2 einen Längsschnitt durch die Anordnung nach F i g. 1 in vergrößerter Darstellung,
F i g. 3 einen im wesentlichen der F i g. 2 entsprechenden Längsschnitt mit Darstellung des zusätzlich
vorgesehenen Abschirmmittels nach der Erfindung,
Fig. 4 matrixförmig angeordnete MOS-Koppelpjnkttransistoren
mit Zeilen- und Spaltenzuleitungen,
F i g. 5 die kapazitätsarme Ausbildung von Leitungsbahnüberkreuzungen,
F i g. 6 ein Ausführungsbeispiel der erfindungsgemäß vorgeschlagenen Abschirmflärhe in der Ebene der
Zeilenleitungen.
F i g. 1 zeigt in einer schema':ischen Zeichnung eine Aufsicht auf das Lay-out eines MOS-Transistors mit
einem großen Verhältnis von Kanallänge zu Kanalweite, bei dem aus Gründen der Platzersparnis die
Elektrodenanschlüsse mäanderförmig verlaufend bzw. kammförmig ineinander verschachtelt ausgebildet sind.
Mit 1 und 2 sind diejenigen Elektroden bezeichnet, die die Drain- bzw. Source-Gebiete des MOS-Transistors
kontaktieren. Mit 3 ist die zwischen diesen beiden Elektroden verlaufende Gate-Elektrode bezeichnet.
?: F ί g. 2 zeigt einen Schnitt durch die Anordnung nach
Fig. 1 entlang der Linie A-A in vergrößerter Darstellung.
In einem Halbleitersubstrat 6 eines ersten ι Leitfähigkeitstyps sind beispielsweise durch Eindiffusion
geeigneter Dotierungssubstanzen wannenförmige Bereiche 7 eines zweiten Leitfähigkeitstyps erzeugt, die die
Drain- bzw, Sourcebereiche eines MOS-Transistors bilden· Als Kanalweite wird im allgemeinen der Abstand
zwischen diesen beiden Bereichen des Transistors bezeichnet Ein MOS-Transistor, der in durchgeschaltetem
Zustand einen geringen Durchlaßwiderstand haben soll, kann nur dadurch hergestellt werden, daß das
Verhältnis von Kanallänge zu Kanalweite besonders groß gemacht wird. Dadurch ergibt sich aber ein
langgestrecktes Gebilde, das sehr viel Platz beansprucht und der Integration einer größeren Anzahl derartiger
Elemente auf einem einzigen Substrat entgegensteht Aus Plat2ersparnisgründen werden daher derartige
MOS-Transistoren, wie in F i g. 1 dargestellt, derart ausgebildet, daß die Drain- und Sourcegebiete 1 und 2
des Transistors kammartig ineinandergreifen. Auf diese Weise ergibt sich eine kompaktere Anordnuv.g eines
derartigen Transistors. Der zwischen den Drain- und Sourcegebieten des MOS-Transistors liegende Kanalbereich
14 wird von einer dünnen Isolierschicht 8 abgedeckt, auf der galvanisch von den übrigen
Bereichen des MOS-Transistors getrennt die mäanderförmig verlaufende (Fig. 1) Gate-Elektrode 3 angeordnet
ist In bekannter Weise kann das Leitfähigkeitsverhalten eines derartigen MOS-Transistors durch eine an
der Gate-Elektrode angelegte Steuerspannung beeinflußt werden. Zum Schutz vor schädigenden Umwelteinflüssen
wird der Transistoraufbau vorteilhaft mit einer Schutzschicht 9 versehen, die beispielsweise aus Glas
bestehen kann. Ein solchermaßen vorteilhaft ausgebildeter MOS-Transistor hat jedoch auch Nachteile, die
durch das kammförmige Ineinandergreifen der Drain- und Source-Gebiete verursacht sind. Wie in F i g. 2
gestrichelt dargestellt, bilden sich zwischen den in geringem Ab'tand parallel zueinander verlaufenden
Drain- und Source-Gebieten des MOS-Transistors Koppelkapazitäten 10 aus, die sich insbesondere dann
nachteilig bemerkbar machen, wenn ein aus derartigen MOS-Transistoren aufgebauter Koppelbaustein zur
Durchschaltung von Signalwegen verwendet werden soll, auf der.sn breitbandige Videosignale übertragen
werden.
Erfindungsgemäß kann nun eine wesentliche Reduzierung des schädlichen Einflusses dieser Koppelkapazitäten
dadurch erreicht we/den, daß in einer parallel zu den Elektrodenanschlüssen der MOS-Transistoren
verlaufenden Ebene, galvanisch von den Elektrodenanschlüssen getrennt, zusätzliche Abschirmmittel vorgesehen
sind. Diese erfindungsgemäße Maßnahme geht aus F i g. 3 her.or, die im wesentlichen ebenfalls einen schon
in F i g. 2 gezeigten Schnitt durch einen MOS-Transistor darstellt, bei dem Drain- und Source-Gebiete kammförmig
ineinander verschachtelt sind. In einer parallel zu den Elektrodenanschlüssen 1, 2,3 des MOS-Transistors
verlaufenden Ebene ist gemäß der Erfindung eine Schicht 11 aus elektrisch gut leitendem Material
vorgesehen, die auf der Isolierschicht 9 angeordnet und somit galvanisch von den übrigen Elektrodenanschlüssen
des MOS-Transistors getrennt ist. In einem Koppelpunktbaustein kann eine derartige elektrisch gut
leitende Schicht die darunterliegende Anordnung von MOS-Transistoren und zu den MOS-Transistoren
führenden Signal- und Stromversorgungsbahnen völlig abdecken. Dies ist jedoch nicht zwingend notwendig.
Die elektrisch gut leitende Schicht sollte zumindest diejenigen Flächen jedes Koppelpunktes überdecken,
die von den kamm- bzw. mäanderförmig ineinander verschachtelten Elektrodenanschlüssen der MOS-Transistoren
eingenommen wird. Gegenüber einer die ganze Fläche ausfüllenden Abschirmschicht ergibt sich auf
diese Weise unter Umständen noch eine Einsparung von
li, Leitungsmaterial. Vorteilhaft wird die Abschirmschicht
11 mit einem festen Bezugspotential, beispielsweise Erde oder dem Substratanschluß der Transistoranordnung
verbunden. Zweckmäßigerweise wird sodann auch die Abschirmschicht mit einer vor schädigenden
Umwelteinflüssen schützenden Passivi°--ungsschicht 13,
die beispielsweise aus Glas bestehen kai«, abgedeckt
In einem Koppelpunktbaustein mit den erfindungsgemäßen Merkmalen wird der größte Anteil der
Verschiebungsströme von den Elektroden 1 und 2 aber die »Erdkapazitäten« 12 abgeleitet; die Kapazitäten 10
zwischen den Drain- und Gate-Elektroden 1 und 2 des MOS-Transistors sind durch die erfindungsgemäße
Maßnahme im Vergleich mit konventionellen Anordnungen (Fig.2) erheblich reduziert und können sich
daher nicht mehr in dem Maße auf das Schaitverhahen des Koppelpunktbausteins schädigend bemerkbar machen.
Zur niederohmigen Verdrahtung der matrixförmig angeordneten Koppelpunkttransistoren reicht die
üblicherweise in der MOS-Technologie verwendete eine Leiterbahnebene für Aluminiumleiter nicht aus.
Man benötigt eine zweite metallische Leiterbahnebene z. B. zum Durchverbinden der Zeilen, wenn die Spalten
in der ersten Ebene verdrahtet waren. F i g. 4 zeigt diese
■»ο Verdrahtungsanordnung, 14 sind die Koppeltransistoren,
f 5 die Spaltenleitungen, 16 die in der zweiten Ebene
angeordneten Zeilenleitungen. Fig.5 zeigt wie die Oberkreuzung von 15 und 16 durc·- Querschnittsverengung
kapazitätsarm gemacht wird. Fig.6 zeigt als 17
■»5 ein bevorzugtes Ausführungsbeispiel der orfindungsgemäßen
Abschirmfläche in der Ebene der Zeilenleitungen. Darüber hinaus sind andere Formgebungen der
Abschirmfläche zwischen den Zeilenleitungen ebenfalls möglich. Die erfindungsgemäße Abschirmung benötigt
keine zusätzlichen Arbeitsgänge, verursacht nur bei der Maskenherstellung minimale Zusatzkosten.
Bei einem Ausfuhrungsbeispiel der Erfindung konnten schädliche Kopplungskapazitäten 10 (F i g. 2) zwischen
den Elektrodenanschlüssen der MOS-Koppelpunkttransistoren verglichen mit herkömmlichen Schaltungsentwürfen
um den Faktor 20 reduziert werden.
Ein besonderer Vorteil der Erfindung ist darin zu sehen, daß über einen Koppelpunktbaustein mit den
erfindungsgemäßen Merkmaien neben Leitungswegen, über die Sprachsignale übertragen werden, auch
Leitungswege geschaltet werden können, über die breitbandige Videosignale übertragen werden.
Hierzu 2 Blatt Zeichnungen
Claims (5)
1. Elektronischer Koppelpunktbaustein mit einer
Vielzahl von Koppelpunkten, die aus monolithisch integrierten MOS-Transistoren gebildet sind, die ein
großes Verhältnis von Kanallänge zu Kanalweite aufweisen, und deren Elektroden kamm- bzw.
mäanderförmig ineinander verschachtelt sind, dadurch gekennzeichnet, daß in einer parallel
zu den Elektrodenanschlüssen (1, 2, 3) der MOS-Transistoren verlaufenden Ebene galvanisch von
den Elektrodenanschlüssen getrennt, zusätzliche Abschirmmittel vorgesehen sind.
2. Elektronischer Koppelpunktbaustein nach Anspruch 1, dadurch gekennzeichnet, daß als Abschirmmittel
eine Schicht (11) aus elektrisch gut leitendem Material vorgesehen ist, die zumindest
jeweils diejenige Fläche jedes Koppelpunktes überdeckt, die von den kamm- bzw. mäanderförmig
ineinander verschachtelten Elektrodenanschlüssen der MOS-ϊ iansistoren eingenommen wird.
3. Elektronischer Koppelpunktbaustein nach Anspruch 2, dadurch gekennzeichnet, daß die Abschirmschicht
(ti) mit einem festen Bezugspotential verbunden ist
4. Elektronischer Koppelbaustein nach Anspruch 1, 2, 3, gekennzeichnet durch die Anordnung
der Abschirmschicht in der zweiten Metalleiterbahnebene
neben den Matrixanschlüssen einer Orientierung.
5. Elektronischer Koppelpunktbaustein nach Anspruch 2, diiiurch gekennzeichnet, daß die Abschirmschicht
(11) mit einer Passivierungsschicht (13) überdeckt ist.
35
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2522984A DE2522984C2 (de) | 1975-05-23 | 1975-05-23 | Elektronischer Koppelpunktbaustein |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2522984A DE2522984C2 (de) | 1975-05-23 | 1975-05-23 | Elektronischer Koppelpunktbaustein |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2522984A1 DE2522984A1 (de) | 1976-12-09 |
DE2522984C2 true DE2522984C2 (de) | 1983-06-01 |
Family
ID=5947303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2522984A Expired DE2522984C2 (de) | 1975-05-23 | 1975-05-23 | Elektronischer Koppelpunktbaustein |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2522984C2 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2471051A1 (fr) * | 1979-11-30 | 1981-06-12 | Dassault Electronique | Circuit integre a transistors mos protege contre l'analyse et carte comprenant un tel circuit |
US4327355A (en) * | 1980-06-23 | 1982-04-27 | Burroughs Corporation | Digital device with interconnect matrix |
JPS5884455A (ja) * | 1981-11-13 | 1983-05-20 | Fujitsu Ltd | 半導体記憶装置 |
-
1975
- 1975-05-23 DE DE2522984A patent/DE2522984C2/de not_active Expired
Non-Patent Citations (1)
Title |
---|
NICHTS-ERMITTELT |
Also Published As
Publication number | Publication date |
---|---|
DE2522984A1 (de) | 1976-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2542518C3 (de) | ||
DE69031603T2 (de) | Integrierter Torschaltungs-Schaltkreis | |
DE4037876C2 (de) | Laterale DMOS-FET-Vorrichtung mit reduziertem Betriebswiderstand | |
DE3942640C2 (de) | MOS-Halbleitervorrichtung | |
DE2334405B2 (de) | Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen | |
DE1489893B1 (de) | Integrierte halbleiterschaltung | |
DE3601326A1 (de) | Halbleiter, insbesondere hochspannungs-mos-feldeffekt-halbleiter | |
DE3879333T2 (de) | Halbleiteranordnung mit mehrschichtleiter. | |
DE3309223C3 (de) | Integrierte Halbleiterschaltung | |
DE1764567A1 (de) | Integrierte Schaltung mit Auflagen auf unbenutztem,aktiven Flaechenschaltelementen | |
DE2104736A1 (de) | Eingangsschaltkreis für integrierte Schaltungen | |
DE2514012C2 (de) | Monolithisch integrierte halbleiterschaltungsanordnung, insbesondere fuer koppelbausteine von vermittlungssystemen | |
DE3119288A1 (de) | Halbleiteranordnung | |
DE2522984C2 (de) | Elektronischer Koppelpunktbaustein | |
EP0001209A1 (de) | Integrierte Halbleiterschaltung | |
DE10247431A1 (de) | Halbleitervorrichtung | |
DE1614250C3 (de) | Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen | |
DE69025973T2 (de) | Halbleiteranordnung mit Mehrschichtleiterstruktur | |
DE2840278A1 (de) | Einstellbare daempfungsvorrichtung | |
DE2160687C3 (de) | Halbleitervorrichtung | |
DE10335336B4 (de) | Feldeffektbauelemente und Kondensatoren mit Elektrodenanordnung in einer Schichtebene | |
EP0199231B1 (de) | In CMOS-Technik aufgebaute Zelle | |
DE2855816A1 (de) | Integrierte halbleiterschaltungsanordnung mit einer schottky-sperrschichtdiode | |
DE2257648C3 (de) | Integrierte Speicheranordnung | |
DE102004023462B4 (de) | Verfahren zur Ausbildung von Leiterbahnstrukturen auf Halbleiterbauelementen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OF | Willingness to grant licences before publication of examined application | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |