DE2855816A1 - Integrierte halbleiterschaltungsanordnung mit einer schottky-sperrschichtdiode - Google Patents
Integrierte halbleiterschaltungsanordnung mit einer schottky-sperrschichtdiodeInfo
- Publication number
- DE2855816A1 DE2855816A1 DE19782855816 DE2855816A DE2855816A1 DE 2855816 A1 DE2855816 A1 DE 2855816A1 DE 19782855816 DE19782855816 DE 19782855816 DE 2855816 A DE2855816 A DE 2855816A DE 2855816 A1 DE2855816 A1 DE 2855816A1
- Authority
- DE
- Germany
- Prior art keywords
- sgd
- area
- region
- circuit arrangement
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 230000004888 barrier function Effects 0.000 title claims description 13
- 239000012535 impurity Substances 0.000 claims description 75
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 12
- 238000009751 slip forming Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 71
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 5
- 229910021339 platinum silicide Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/084—Diode-transistor logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
GLAWE, DELFS, MOLL & PARTNER
DR.-ING. RICHARD GLAWE. MÖNCHEN DIPL.-ING. KLAUS DELFS, HAMBURG
DIPL.-PHYS. DR. WALTER MOLL, MÖNCHEN* DIPL.-CHEM. DR. ULRICH MENGDEHL, HAMBURG
ZUGELASSENE VERTRETER BEIM
EUROPÄISCHEN PATENTAMT ' ZUGL. DFF. BEST. U. VEREID. DOLMETSCHER
Nippon Electric Company Ltd. Tokyo / JAPAN
Integrierte Halbleiterschaltungsanordnung mit einer Schottky-Sperrschichtdiode
8000 MÖNCHEN 26 POSTFACH 37 LIEBHERRSTR. 20
TEL. (089) 22 65 48 TELEX 52 25 05 spez
MÜNCHEN
A 07
2000 HAMBURG 13 POSTFACH 2570 ROTHENBAUM-CHAUSSEE 58 TEL. (040)41020 08
TELEX 21 29 21 spar
Beschreibung
Die Erfindung bezieht sich allgemein auf eine integrierte Halbleiterschaltungsanordnung mit einer Schottky-Grenzschichtdiode
und insbesondere auf eine integrierte HalbleiterschaltungB-anordnung
mit einer Vielzahl von Schottky-Grenzschiehtdioden, deren Durchlaßspannung niedrig ist.
Bisher wurde eine integrierte Halbleiterschaltungeanordnung, bei der eine Vielzahl von Schottky-Grenzschichtdioden
(im nachfolgenden als SÜD abgekürzt) auf einer Oberfläche eines Bereichs des einen Leitungstyps eines Halbleitersubstrats ausgebildet
sind und eine den SGD1s gemeinsame Elektrode mit einem
BANK: DRESDNER BANK, HAMBURG, 4 030 448
: HAMBURG 147607-200 · TELEGRAMM: SPECHTZIES
ORIGINAL INSPECTED
Teil des Bereichs des einen Leitungstyps verbunden ist,
oft in einer logischen Schaltung verwendet, wie sie beispielsweise in IEEE JOUBNAL OP SOLID-STATES CIRCUITS,
Band SC-10, Nr. 5, Oktober 1975, Seite 343-348, beschrieben ist. Wenn in einer derartigen Anordnung die gemein-
saa· Elektrode eine vorbestimmte Gestalt aufweist, so ist es erforderlich, daß die Vielzahl von SGD1s gleichzeitig
arbeiten. Da jedoch die Durchlaßspannung V„ einer an einer
von der Elektorde entfernten Stelle vorgesehener SGD höher
wird ale die einer SGD in der Nähe der Elektrode, wird
der gleichzeitige Betrieb der SGD1s unmöglich. In einer
integrierten Halbleiterschaltungsanordnung sind auf einem Isolierfilm zwischen den SGD1s Verdrahtungsschichten vorgesehen, die mit den anderen Teilen der Anordnung so zu ver-
binden sind, daß natürlich der Abstand zwischen der gemeinsamen Elektrode und der SGD lang und die Durchlaßspannung
Vp dee SGD noch höher wird.Als eine Lösung dieses Problems
kann ein Bereich des einen Leitungstyps mit hoher Störstellenkonzentration in der Halbleiteroberfläche zwischen den SGD1s,
wo kein SGD ausgebildet ist, vorgesehen sein. Aber selbst das Vorsehen eines derartigen Bereichs liefert noch kein zufriedenstellende· Ergebnis.
Demgegenüber besteht eine wesentliche Aufgabe der Erfindung darin, eine integrierte Halbleiterschaltungsanordnung
mit einer Schottky-Grenzechichtdiode zu schaffen, die in
909826/0983
-Β-
einem Bereich des einen Leitungstyps in einem Halbleitersubstrat ausgebildet ist, wobei die Durchlaßspannung V- der
Schottky-Grenzschichtdiode verringert wird.
Eine weitere wesentliche Aufgabe der Erfindung besteht darin, eine integrierte Halbleiterschaltungsanordnung mit
einer Schottky-Grenzschichtdiode zu schaffen, bei der der Grad der Integration der integrierten Halbleiterschaltung
durch Verminderung der Durchlaßspannung der Grenzschichtdiode
innerhalb eines bestimmten Bereichs vergrößert werden kann.
Erfindungsgemäß ist die integrierte Halbleiterschaltungsanordnung mit einem Halbleitersubstrat, einem darin vorgesehenen
Störstellenbereich des einen Leitungstyps, einer ersten gemeinsamen Verdrahtungsschicht, die vorzugsweise über
einen ersten im Störstellenbereich ausgebildeten Bereich des einen Leitungstyps mit hoher Störstellenkonzentration mit dem
Störeteilenbereich verbunden ist, einer auf der Oberfläche des Störstellenbereichs vorgesehenen SGD und einer zweiten
Verdrahtungsschicht, die mit der SGD verbunden ist und sich
entlang der Oberfläche eines auf dem Halbleitersubstrat ausgebildeten Isolierfilms erstreckt, dadurch gekennzeichnet,
daß die SGD aus mindestens zwei kleinen SGD1s besteht, die
gemeinsam mit der zweiten Verdrahtungsschicht oder einer Elektrode verbunden sind, mit der die zweite Verdrahtungs-
909826/09Ö3
-ι-
schicht verbunden ist. Allgemein beträgt die Oberflächen-
17 Störstellenkonzentration des Störstellenbereichs 10 Atome/
cm oder weniger zur Ausbildung der SGD mit Metall oder Metallsilizid.
Bei einer bevorzugten Ausführungsform der Erfindung ist die Fläche der kleinen SGD1s jeweils kleiner als 200 um .
Vorzugsweise kann die kleine Sehottky-Grenzschiehtdiode, nämlich die von der anderen getrennte SGD direkt zwischen dem
Störstellenbereich und der zweiten Verdrahtungsschicht oder
der Elektrode, wie etwa Aluminium ausgebildet sein. Vorzugsweise kann die kleine SGD zwischen dem Störstellenbereich und
einer auf einem Teil des Störstellenbereichs ausgebildeten Metallschicht, wie etwa einer Flatinsilizidschicht ausge* _ldet
sein und die zweite Verdrahtungsschicht oder die Elektrode ist mit der Oberseite der Metallschicht verbunden.
Bei einer anderen Ausführungeform der Erfindung ist ein zweiter Bereich des einen Leitungstype mit einer hohen Störstellenkonzentration,
der eine höhere Störstellenkonzentration als der Störstellenbereich aufweist, ia Störeteilenbereich
des einen Leitungstyps zwischen den kleinen SGD's ausgebildet,
wo keine kleine SGD ausgebildet ist,und auf einem Isolierfilm
oberhalb des zweiten Bereichs mit hoher Störstellenkonzentraion ist eine zweite Verdrahtungsachicht oder eine Elektrode ausge-
-A-
909826/098 3
bildet, um die kleinen SGD's miteinander zu verbinden.
18 *5 Bereichs ist vorzugsweise 10 Atome/cm oder mehr. Die
Breite des zweiten Bereichs in Richtung der kleinen SGD1s
ist vorzugsweise 3 /im oder mehr und der Abstand zwischen
der kleinen SGD und dem zweiten Bereich liegt vorzugsweise zwischen 4 JP1 und 15 jum. Der Abstand zwischen den kleinen
SGD's liegt vorzugsweise zwischen 11 Jim und 50 jam, wenn der
zweite Bereich mit hoher Störstellenkonzentration vorhanden
ist. Wenn der zweite Bereich mit hoher Störetellenkonzentration nicht zwischen den kleinen SGD's ausgebildet ist, so
liegt der Abstand zwischen den kleinen SGD's im Bereich von 4 um bis 15 Mm. Die untere Grenze dieser ¥erte wird durch
die Maskenausrichtung oder die Photolackschicht bestimmt und
die obere Grenze wird durch den Grad der Integration bestimmt.
Bei einem weiteren Ausführungsbeispiel der Erfindung weist die integrierte Halbleiterschaltungsanordnung auf: Ein Halbleitersubstrat, einen Störstellenbereich des einen Leitungstyps,
der im Halbleitersubstrat vorgesehen und im wesentlichen von einem Isolierbereich des entgegengesetzten Leitungetype umgeben
ist, eine Vielzahl von in der Oberfläche des Störstellenbereiche des einen Leitungstyps ausgebildeten und in einer Richtung ausgerichteten Schottky-Grenzschichtdioden, einen ersten Bereich
909826/0983
mit hoher Störstellenkonzentratlon des einen Leitungstype,
der in einem Teil des Störstellenbereichs ausgebildet ist, eine erste Verdrahtungsschicht, die eine gemeinsame Elektrode
für die SGB1S darstellt und mit dem ersten Bereich mit hoher
Störstellenkonzentration einen ohmschen Kontakt bildet, eine Vielzahl von zweiten Verdrahtungsschichten, die jeweils elektrisch
ait den SÜD1s verbunden sind, wobei jede SGD mindestens
aus zwei kleinen SGD1s besteht, die durch einenauf der Oberfläche
des Störstellenbereichs ausgebildeten Isolierfilm voneinander getrennt und gemeinsam mit der zweiten Verdrahtungsschicht oder einer Elektrode verbunden sind, eine Vielzahl
von zweiten Bereichen mit hoher Störstellenkonzentration des einen Leitungstyps, die in dem Störstellenbereich zwischen je
einem Paar von kleinen SGD1B und getrennt davon ausgebildet
sind, sowie einen dritten Bereich mit hoher Störstellenkonzentration des einen Leitungstyps, der im Störstellenbereich
zwischen den kleinen BGD's und getrennt davon vorgesehen ist.
Sie Oberflächenstörstellenkonzentration des ersten, zweiten
und dritten Bereichs mit hoher Störstellenkonzentration ist 10 Atome/cm oder mehr und höher als die des Störstellenbereichs.
Biese drei Bereiche können kontinuierlich im gleichen Herstellungsverfahren ausgebildet werden.
Ausführungsbeispiele der Erfindung werden anhand der
Zeichnungen näher beschrieben. Es zeigen :
909826/0983
Fig. 1A eine Draufsicht auf eine bekannte integrierte
Halbleiterschaltungsanordnung mit Schottky-Grenzschichtdioden;
Fig. 1B einen Querschnitt durch die Anordnung nach
Fig. 1A entlang der Linie B-B1J
Fig. 2A eine Draufsicht auf eine andere Ausführungeform einer bekannten integrierten Halbleiterschaltungsanordnung
mit Schottky-Grenzschichtdioden, wobei
zwischen den SGD1s ein Bereich mit hoher Stör-Stellenkonzentration
vorgesehen ist;
Fig. 2B einen Querschnitt durch die Anordnung nach Fig. 2A entlang der Linie B-B1}
Fig. JA eine Draufsicht auf eine Vereuchsanordnunf, die zur
experimentellen Bestimmung der Beziehung der Fläche S einer Schottky-Grenzschichtdiode zu einem Wert
des Durchlaßströme Is konzipiert wurde, und zwar
bei einer Durchspannung V„=0 und einem Reihenwiderstand
*d der SGDj
Fig. 3B eine Querschnitteansicht der Anordnung nach Fig. 3A
entlang der Linie B-B1j
909826/0983
Fig. 4 ein Kurvenschaubild, das die Beziehung der Fläche S einer Schottky-Grenzschichtdiode zu
deren Durchlaß strom Is zeigt, wenn V111=O erfüllt
ist, wobei die Ergebnisse mittels der Versuchsanordnung nach Fig. 3 erhalten wurden;
Fig. 5 ein Kurvenschaubild, das die Beziehung der
Fläche S einer Schottky-Grenzschichtdiode zu deren Reihenwiderstand ^d zeigt, wobei die Ergebnisse
mittels der Versuchsanordnung nach Fig. 3 erhalten wurden;
Fig. 6a eine Draufsicht auf eine erste Ausführungsform der Erfindung;
Fig. 6b eine Querschnittsansicht der Ausführungsform nach Fig. 6a entlang der Linie B-B1;
Fig. 6C eine weitere Querschnittsansicht der gleichen Ausführungsform
nach Fig. 6A entlang der Linie C-C;
Fig. 7 ein Blockschaltbild einer logischen Schaltung, in die Erfindung verwendbar ist;
Fig. 8 eine detailliertere Darstellung der logischen Schaltung
nach Fig. 71 wobei teilweise ein Schaltungs-
diagrama dargestellt ist;
909826/0981 8-
285581$
Fig. 3k eine Draufsicht auf eine erfindungsgemäße integrierte
Halbleiterschaltungsanordnung, die für den durch eine gestrichelte Linie umrahmten Teil
der Schaltung nach Pig. 8 verwendbar ist, und
Fig. 9B eine Querschnittsansicht der Anordnung nach Fig. $k
entlang der Linie B-B1.
Fig. 1A und 1B zeigen eine bekannte Ausführungsform einer
integrierten Halbleiterschaltungsanordnung mit Schottky-Grenzschichtdioden,
bei dem in einem p-Halbleiterkörper 1 eine vergrabene
ρ -Schicht 2 mit einem spezifischen Flachenviderstand von 20JV/D und eine n-Epitaxialschicht 3 mit einer Dicke e
von 5 pm und einem spezifischen Widerstand von 0,8.n.cm und einer
15 /3 Störstellenkonzentration von 8· 10 Atome/cm darauf vorgesehen
ist, und zwar getrennt bzw. isoliert durch einen p-Isoliertrennbereich
4. Ein Halbleitersubstrat weist den Körper 1 und die Schicht 3 auf. Auf dieser epitaktischen oder Epitaxialschicht
sind Schottky-Grenzschichtdioden (im nachfolgenden SGD genannt)
5,15 und 25 und darauf wiederum Elektroden 9, 19 und 29 ausgebildet,
die als Verdrahtungsechiohten 91, 19' und 29« der SGD's
dienen, wobei die Verdrahtungsschichten sich auf einem Isolierfilm
7 erstrecken. Die SGD's sind zwischen der Oberfläche der Epitaxialschicht 3 und darauf als Metallschichten ausgebildeten
. Platinsilizidechichten 6, 16, 26 ausgebildet und die Elektroden
909826/0983
werden auf der Oberfläche der Platinsilizidschichten kontaktiert. Die Abmessungen a und b der SGrD1 β sind bei
SGD
spielsweise 60 um bzw. 5 Mm» so daß die Fläche der
ο
gleich 300 um ist. Außerdem beträgt der Abstand d der Oberfläche der epitaktischen Schicht 3 zur vergrabenen Schicht gleich 3»5 pm und der Abstand f eines ersten η -Bereichs 12 mit einer hohen Störstellenkonzentration, der einen spezifischen Widerstand von lOJi/Q und eine Ober-
gleich 300 um ist. Außerdem beträgt der Abstand d der Oberfläche der epitaktischen Schicht 3 zur vergrabenen Schicht gleich 3»5 pm und der Abstand f eines ersten η -Bereichs 12 mit einer hohen Störstellenkonzentration, der einen spezifischen Widerstand von lOJi/Q und eine Ober-
21 -5 flächenstörstellenkonzentration von 1,5*10 Atome/cm auf-
weist, zur vergrabenen Schicht 2 gleich 2,5 Vm. Der erste
n+-Bereich 12 mit hoher Störeteilenkonzentration weist
eine Breite g von 8 pm und Länge von 60 um auf, so daß
2 die Fläche S1 des Bereichs 12 gleich 480 jam ist. Darüber
hinaus ist der η -Bereich 12 mit einer als erste gemeinsame Verdrahtungsschicht dienenden Verdrahtungsschicht 8
verbunden, die als gemeinsame Elektrode der Vielzahl von SGD's 5, 15 und 25 dient und die eich auf einem Isolierfilm 7 auf der Oberfläche des Substrats 1 erstreckt. Bei
einer derartigen integrierten Halbleiterschaltungsanordnung sind notwendigerweise auch andere Verdrahtungsschichten
zum Verbinden der anderen Elemente (nicht dargestellt) auf den Isolierfilmen 7 zwisohen den SGD's vorgesehen, so daß
der Abstand c zwischen dem n+-Bereioh 12 und der SGD 25
eine Länge von 150 lim aufweist und damit auch der Wider-
stand dazwischen hoch ist. Der Widerstand zwischen dem Seder
reich 12 und/SGD 25 wurde beim dargestellten Ausführungsbei
- 10 -
909826/0983
spiel gemessen und es wurde ein Wert von 162.Λ. erhalten.
Bei einem Durchlaßstrom I- von 3mA wurde an der SGD 25
eine Durchlaßspannung V_ von 97OmV gemessen. Diese Durchlaßspannung
weist eine beträchtliche Höhe auf, so daß sich unterschiedliche Eigenschaften der SGD1s 5 und 15 ergeben.
Zur Verminderung der Durchlaßspannung V^ und zum Ausgleich
der Durchlaßspannungen V^, der entsprechenden SGD1s
5, 15 und 25 wurde bereits vorgeschlagen, η -Bereiche 30
mit hoher Störstellenkonzentration zwischen den SGD1s 5
und 15 und zwischen den SGD1s 15 und 25 vorzusehen, die
eine Tiefe i von 1 tun aufweisen und von den SGD1s getrennt
sind, wie es in den Fig. 2A und 2B dargestellt ist. Der spezifische Flächenwiderstand der Bereiche 30 ist 10.Π./Π
und die Oberflächenstörstellenkonzentration beträgt 1,5*10
Atome/cm . Bei dieser veränderten Ausführungsform sind die Bedingungen für die entsprechenden Teile, die gleich sind
wie in Fig. 1A und 1B, gleich wie die in Verbindung mit den
Fig. 1A und 1B beschrieben. Wenn η -Bereiche mit hoher Stör-Stellenkonzentration
und einer Abmessung Ip in Längsrichtung von 50 um vorgesehen sind, so sind die entsprechenden Abmessungen
I1, I^ und 1, in den Fig. 2A und 2B gleich 6 jam,
20 um bzw. 24 um. In einer derartigen integrierten Halbleiterschaltungsanordnung
wurde der Widerstand zwischen den ersten η -Bereich 12 mit hoher Störstellenkonzentration, der mit der
- 11 -
909826/0933
für die SGD1s gemeinsamen Elektrode 8 verbunden ist, und
der SGD 25 gemessen und es wurde ein Wert von 155jLer"
halten. Bei einem Durchlaßstrom I_ von 3mA wurde die Durchlaßspannung
V_ von 948mV gemessen. Dieser Wert ist wohl etwas besser als bei der Anordnung nach Fig. 1A und 1B, er ist jedoch
noch nicht ausreichend.
Es wurde daher versucht einen optimalen Bereich der Fläche S der SGD1s dadurch zu erhalten, daß untersucht wurde,
wie der Durchlaßstrom Is und der Widerstand _d, die die Durchlaßspannung V-, bestimmen, durch die Fläche S der SGD
beeinflußt werden.
Die für die Erfindung verwendete Theorie wird im nachfolgenden beschrieben. Allgemein genügt die Durchlaßspam _*ig
Vn, einer Schottky-Grenzschichtdiode den folgenden Gleichungen:
Jb
Vp = (nKT/q)-In(lF/l8) + *
F/l8
8 t, SAT2 exp (-qyB/kT) (2)
Wobei die entsprechenden Symbole die folgenden Größen darstellen:
V7n : Durchlaßspannung einer SGD. I- : Durchlaßetrom einer
Jc Jc
SGD, I : Wert von Ln, bei Vn=O, η : Ideale Konstante einer
s ü ü
- 12 -
909826/0983
SGD, jjl : Eeihenwiderstand einer SGD, S : Fläche einer
SGD, 0~ : Höhe einer Grenzschicht in einer SGD, k :
Boltzmann-Konstante, A: Eichardson-Konetante, T : Absoluttemperatur
und q. : elektrische Ladung.
Aus den Gleichungen (1) und (2) ergibt sich, daß für eine niedrige Durchlaßspannung V„ einer SGD der durch die
Gleichung (2) dargestellte Wert des DurchlaßStroms I0 groß
sein sollte. Aber im Hinblick auf die Metalle zur Ausbildung einer SGD, die stabil arbeitet, billig herzustellen und für
*" die Massenproduktion geeignet ist, sind die Veränderungsmöglichkeiten
beschränkt und natürlich wird auch die Höhe jL·
einer Grenzschicht in einer SGD bestimmt. Demnach besteht eine feste Beziehung zwischen der Fläche S einer SGD und dem
Durchlaßstrom Ig auf der Basis der Gleichung (2). Es wurden
daher Versuchsanordnungen, wie sie in den Fig. 3A und 3B dargestellt
sind, konzipiert, um den Einfluß der Fläche S auf den Durchlaßstrom I3 bzw. den Widerstand _fd zu untersuchen,
während die Fläche S der SGD verändert wurde.
Die Versuche wurden so durchgeführt, daß die Abmessung χ der zwischen einer Epitaxialschicht 43 und einer Metallschicht
aus Flatinailizid 50 gebildeten SGD zwischen 3 und 10 Jim und
die Abmessung y zwischen 10 und 1000 nm verändert wurde. Der
Mittenabstand ζ zwischen der SGD 45 und dem η -Bereich 46
hoher Störeteilenkonzentrat ion betrug 20 um und es wurden als
- 13 -
009826/0983
285581Θ
Ergebnis die in Pig. 4 und 5 dargestellten Daten erhalten.
In diesem Fall war die Versuchsanordnung derart konzipiert, daß in einem p-Halbleiterkörper 4I eine vergrabene ρ -Schicht
mit einem spezifischen Flächenwiderstand von 20J\./I3 vorgesehen
ist, auf der eine n-Epitaxialschicht 43 mit einem
spezifischen Widerstand von 0,8j\.cm und einer Dicke von 5 pm
vorgesehen ist, die von einem p-Isoliertrennbereich 44 eingeschlossen
wird. Ein Halbleitersubstrat weist den Körper 4I, die Schicht 42 und die Schicht 45 auf. Zusätzlich dazu ist
ein n+-Bereich 46 mit einer Fläche von 48Ο tun ( = 60 um 1 8 jum)
vorgesehen, der mit der Kathode 48 der SGD verbunden ist und
einen spezifischen Flächenwiderstand von 10A./Q und eine Tiefe
von 1 Jam aufweist. Die Abmessungen d und f betragen 3» 5 /im
bzw. 2,5 lim und eine Yerdrahtungsschicht 49 ist elektrisch mit
der SGD 45 verbunden und erstreckt sich über einen Isolierfilm 47« Es ist festzustellen, daß selbst dann, wenn in der Versuchsanordnung die Störstellenkonzentrationen, die Schichtdicken,
die Abmessung ζ zwischen 10 und 200 yam usw. verändert werden,
die in den Fig. 4 und 5 dargestellten Daten die gleiche Tendenz
aufweisen, und daß selbst dann, wenn die Grundkonfiguration verändert wird, beispielsweise in eine kreisförmige Gestalt,
die Tendenz immer noch nicht verändert wird.
Eine charakteristische Kurve, die die Beziehung zwischen der Fläche und dem Durchlaßstrom Ig einer SGD bei V51=O zeigt,
ist im Kurvenschaubild in Fig. 4 dargestellt.
- 14 -
909826/0983
ad
Aus Pig. 4 ist zu ersehen, daß in einem Bereich von relativ großen Flächen S der Wert von I„ mit Gleichung (2)
zusammenfällt, daß jedoch Ig im Bereich von kleineren Flächen
S einen größeren Wert einnimmt als in der Gleichung (2). Daraus folgt, daß selbst dann, wenn die Fläche S der SGD fortlaufend
vermindert wird, der Wert von Ie nicht mehr kleiner
wird. Aus Gleichung (1) ist auch zu ersehen, daß zur Verminderung der Durchlaßspannung V-, der SGD eine Verminderung des
Reihenwiderstands r_d der SGD erforderlich ist. Der Reihenwiderstand
jrd wird bestimmt durch die Störstellenkonzentration, die Dicke der Halbleiterschicht, den Abstand zwischen Kathode
und SGD und die Fläche der SGD. Aber selbst dann, wenn die Konzentration der Halbleiterschicht erhöht und die Dicke der Schicht
zum Zwecke der Verminderung des Reihenwiderstands der SGD verringert wird, so bestehen doch im Hinblick auf die Stehspannung
und den Kriechstrom bzw. Leckstrom der SGD Grenzen und der Abstand zwischen der Kathode und der SGD muß auch eine bestimmte
Größe aufweisen, um eine bequeme Verdrahtung der Schaltungselemente durchführen zu können. Die Vergrößerung der Fläche der
SGD ist auch daher nicht günstig, weil es zu einer Erhöhung der parasitären Kapazität dee Elemente, einer Vergrößerung der
Chip-Fläche und einer Erhöhung der Herstellungskosten führt.
Eine charakteristische Kurve, die die Beziehung der Fläche S einer SGD und einem Reihenwideretand xd. zeigt, iet im
Kurvenschaubild von Fig.5 dargestellt.
- 15 -
909826/0983
Vie aus Pig. 5 zu ersehen ist, verschwindet im Bereich
von kleinen Flächen S der SGD die umgekehrt proportionale Beziehung zwischen der Fläche S und dem Reihenwiderstand r_d
und wird der Reihenwiderstand r_d selbst bei einer Verminderung der Fläche S nicht größer.
Es wurde also erkannt, daß im Bereich von kleinen Flächen S der SGD der Grad der Veränderung von I0 oder rd bezüglieh
der Fläche S klein ist im Vergleich zum Bereich mit relativ großen Flächen S.
Unter Verwendung dieses Phänomens sollt durch die Erfindung eine SGD mit niedriger Durchlaßspannung in einer integrierten
Halbleiterschaltungsanordnung gebildet werden, ohne daß die Fläche der SGD erhöht wird.
Aus den oben genannten Daten ist ersichtlich, daß die
2 Fläche einer SGD vorzugsweise kleiner als 200 tun sein sollw.
So muß insbesondere dann, wenn eine große Fläche eines SGS erforderlich ist, die SGD nur in zwei oder mehr kleinere SGD1s
und diese kleineren SGD1s mit der Verdrahtungsschicht oder den
Verdrahtungsschichten verbunden werden, die aus dem gleichen Metall wie das der kleineren SGD1β oder aus einem verschiedenen
Metall gebildet werden und sich auf einem Isolierfilm erstrecken, so daß die kleineren SGD1s zusammen als einzelne SGD verwendet
werden können.
- 16 -
909826/0983
Eine bevorzugte Ausführungsform der Erfindung ist
in den Fig. 6A, OB und 6C dargestellt, wobei die zu der
Anordnung nach Fig. 1 und 2 gleichen Komponenten gleiche Bezugszeichen aufweisen. Bei dieser bevorzugten Ausführungsform
sind die Schottky-Grenzschichtdioden 5» 15 und 25 nach
den Fig. 1 und 2 weiter aufgeteilt in kleinere SGD1s 5» und
5", 15' und 15" sowie 25» und 25" und auch die Metallschichten
aus Platinsilizid 6, 16 und 26 sind aufgeteilt, beispielsweise in 26' und 26", und Elektroden 37, 38, 39,
die über diesen kleineren SGD1s ausgebildet sind und jeweils
ein Paar von diesen miteinander verbinden, dienen selbst als Verdrahtungsschichten 371» 3Q1 bzw. 39'» um als
einzelne SGD zu arbeiten. Eine derartige Aufteilung einer SGD in kleinere SGD wurde aus den in den Fig. 4 und 5 dargestellten
Versuchsergebnissen entnommen. Bei der dargestellten Ausführungsform ist die Breite b der kleineren SGD
mit 5 )&m etwa gleich der der SGD in Fig. 1 und 2 , während
die Länge der kleineren SGD1s gleich 21 um ist. Die kleinere
SGD ist zwischen der Oberfläche der Epitaxialschicht 3 als einem Störstellenbereich und einer darauf ausgebildeten Platinsilizidschicht
ausgebildet und die Aluminiumelektrode ist auf der Oberfläche der Platinsilizidsohicht ausgebildet.
Bei der dargestellten Ausführungsform sind weiterhin zweite
η -Bereiche 31 mit hoher Störstellenkonzentration und einem
spezifischen Flächenwiderstand von 10M- /Q zwischen je einem
- 17 -
009826/0983
2855818 23
V_ zu verbessern. Die Breite m dieser zweiten Bereiche 31 in
ΐ
Richtung des Paars von kleineren SGD's ist 6 pm und der Trennabstand k zwischen diesen Bereichen und dem angrenzenden kleineren SGD ist auch 6 jam. Die zweiten Bereiche 31 mit hoher
Störstellenkonzentration, die dritten Bereiche 30 mit hoher Störstellenkonzentration , die den Bereichen in Fig. 2 entsprechen, und der erste Bereich 12 mit hoher Störstellenkonzentration, der mit einer gemeinsamen Verdrahtungsschicht oder
einer gemeinsamen Kathode 8 verbunden ist, Bind kontinuierlich bzw. stetig in der Epitaxialschicht 3 ausgebildet. Bei einer
derartigen Konstruktion wurde der Widerstand der Elektrode 8 und der aus den kleineren SGD's 25' und 25'* bestehenden SGD
25 gemessen und ein Widerstandswert von etwa 100JV. erhalten.
Dieser Widerstandswert ist um etwa 40 % niedriger als der
Widerstandewert der Anordnung nach Fig. 2. Dies wird durch die Aufteilung in zwei kleinere SGD1s und den Umgehungs- bzw.
Überbrüokungseffekt des zweiten n+-Bereichs 31 mit hoher Störstellenkonzentration bewirkt. Andererseits ist die Fläche eines
einzigen kleineren SGD'β gleich 5 χ 22 = 110 um und der Durchlaßstrom Ig eines kleineren SGD ergibt sich aus Fig. 4 zu 3,4 x
10"11A.
Damit ist der Durchlaßstrom Ig von zwei kleineren SGD1β
gleich 6,8 χ 10"* A. Dieser Wert bedeutet eine Zunahme um etwa
40 io gegenüber den Anordnungen nach Fig. 1 und 2 , bei denen
- 18 -
909826/0983
2855818 QM
2
die Fläche S der SGS gleich 300 um und der Wert von Ig
die Fläche S der SGS gleich 300 um und der Wert von Ig
nach Fig. 4 gleich 5 x 10" A ist. Es ist hier anzumerken,
daß die Abmessung a in Fig. 6 gleich 2n+2k+m und im dargestellten Ausführungsbeispiel der Wert von a gleich 60 um
ist, also gleich wie der Wert von a in Fig. 1 und 2. Damit
weist die integrierte Schaltung nach Fig. 6 den gleichen Integrationsgrad wie die integrierten Schaltungen nach Fig.
1 und 2 auf. Bei der bevorzugten Ausführungeform der Erfindung
wurde die Durchlaßspannung V-, der aus den kleineren SGD1s
25' und 251' gebildeten SGD 25 dadurch gemessen, daß die Plusklemme
einer Spannungsquelle mit der zweiten Verdrahtungsschicht 39' Tinc!· die Minueklemme mit der ersten gemeinsamen
Verdrahtungsschicht 8 verbunden wurde. Bei einem Durchlaßstrom
Lp, von 3mA betrug die Durchlaß spannung V_ 775mV. Dadurch
konnte die Durchlaßspannung V51 bei der bevorzugten
Ausführungsform um etwa 20OmV im Vergleich zur Durchlaßspannung
V-c, nach den Fig. 1 und 2 verbessert werden. TIm bei
Beibehaltung des aus dem Stand der Technik bekannten Aufbaus die DurchlaßSpannung V_ im gleichen Maße zu verbessern, müßte
die Fläche der SGD um das 1,7-fache vergrößert werden.
Fig. 7 zeigt ein Blockschaltbild einer integrierten Halbleiterschaltungsanordnung in DTL-Technik (Diode Transistor
Logic), in der mehrere SGD1s verwendet werden. In dieser Schaltungsanordnung
sind in der vorderen Stufe ein UND-Glied 1, ein NAND-Glied 2 und ein MOR-Glied 1 und in der rückwärtigen Stufe
- 19 -
909826/0983
ein NAND-Glied 3, ein NAND-Glied 4 und ein NAND-Glied 5 vorgesehen, denen jeweils ein Eingangssignal von einem
Glied der vorderen Stufe zugeführt wird. Zusätzlich dazu wird den Gliedern NAND 3, NAND 4 und NAND 5 der rückwärtigen
Stufe als anderes Eingangssignal ein Ausgangssignal eines
zusätzlichen Glieds NAND 1 zugeführt. Wenn damit der Ausgang des Glieds NAND 1 auf einen höheren Pegel eingestellt wird,
so wird die Datenübertragung von den Gliedern der vorderen Stufe zu den Gliedern der rückwärtigen Stufe ermöglicht,
während durch Einstellen des Ausgangs des Glieds NAND 1 auf niedrigeren Pegel die Datenübertragung gesperrt wird.
Die gleiche integrierte Halbleiterschaltungsanordnung ist in Fig. 8 dargestellt, wobei der Teil der Glieder NAND ,
NAND 3, NAND 4 und NAND 5 in detaillierterer Form dargestellt
ist. Diese Schaltung ist ein Beispiel für eine logische Schaltung, bei der die Durchlaß spannung T-, der SGS1S notwendigerweise
vermindert werden muß, wenn der durch eine gestrichelte Linie umschlossene Teil in integrierter Form auf einem HaIbleiterplättchen-
oder -scheibe ausgebildet wird.
Wenn beim Betrieb der Schaltung nach Fig. 8 ein Transistor Q, eingeschaltet wird und sein Kollektor einen niedrigen
Pegel annimmt, so fließen die Ströme, die durch die Widerstände B7, Rq und R11 in den mit dem Kollektor dee Transistors
Q. verbundenen Eingangsschaltungen für die Schaltungen der rück-
- 20 -
909826/0903
wärtigen Stufe fließen über die SGD1s D51 D7 und D- in
den Kollektor des Transistors Q,. und bringen damit die Basen der Transistoren CL·, Q7 und Q„ auf niedrigeren
Pegel. Ton diesen drei Basispunkten wird jedoch an dem Punkt,an dem der niedrigere Pegel relativ hoch ist, manchmal
die Abschaltzeit des Transistors, dessen Basis mit dem Punkt verbunden ist, verzögert, so daß dann, wenn der niedrigere
Spannungspegel an dem Punkt extrem hoch ist, eine Störung auftritt. Die Ursache für den Anstieg des niedrigeren
Pegels kann darin bestehen, daß die Durchlaßspannungen
T„ der SGD's Dc, D„ und DQ groß werden und daß eine Kollektor-Emitter-Sättigungsspannung
V™ des Transistors Q1. hoch ist.
Insbesondere wird in dem Falle, wenn die oben erwähnten drei Dioden in einem Chip des Halbleitersubstrats ausgebildet
sind, der Reihenwiderstand ^d zwischen der SGD D7 oder Dq,
die entfernt von der gemeinsamen Kathode angeordnet ist, und der Kathode groß werden und damit natürlicherweise der niedrigere
Spannungspegel der Basis des Transistors Q7 oder Q Q
ansteigen. Zur Lösung dieses Problems ist es lediglich erforderlich, den in Fig. 8 mit einer gestrichelten Linie umschlossenen
Teil erfindungsgemäß so auszubilden, wie er in
Fig. 9 dargestellt ist.
In einem in Fig. 9 dargestellten p-Halbleiterkörper 61
sind vergrabene n-Schichten 62 und 62· ausgebildet, auf 2^ denen eine in zwei Inseln 65 und 65' getrennte n-Schicht
- 21 -
909826/0983
vorgesehen ist, und zwar durch Bildung einer p-Isoliertrennschicht
64. Das Halbleitersubstrat weist den Körper 61, die Schichten 62, 62',64 und die Inseln 63 und 6?« auf. In
der einen Insel 63 ist ein p-Basisbereich 65, ein n-Emitterbereich
66 und ein n-Kollektorkontaktbereich 67 ausgebildet und auf der Insel 63 ist ein Isolierfilm 68 aufgebracht. Der
Isolierfilm 68 weist Öffnungen auf und in einer dieser Öffnungen ist auf der Insel 63 eine Metallschicht 69 zur Ausbildung
eines SGD1s D11 nach Fig. 8 aufgebracht. Dann wird die Aluminiumverdrahtung
71 so aufgebracht, daß die Öffnungen bedeckt sind. Es wird dann ein Transistor Q., der den Bereich 63 als
Kollektor, dem Bereich 65 als Basis und dem Bereich 66 als Emitter verwendet, und eine Schottky-Grenzdiode D11 gebildet,
die mit der Basis und den Kollektor des Tranistors Q. verbunden ist. Andererseits sind in der Insel 63' η -Bereiche
70 und 72 mit hoher Konzentration vorgesehen. Dabei wird
der unterhalb einer Öffnung im Isolierfilm 68 angeordnete Bereich 70 als eine gemeinsame Kathode für die SGD's D^, D7
und Dq verwendet. Zusätzlich dazu Bind in den übrigen drei
Öffnungen im Isolierfilm 68 Metallechichten zur Ausbildung kleinerer SGD1β angeordnet. Damit werden die aus den kleineren
SGD1S 81' und 81" bestehende SGD D5, die aus den kleineren
SGD's 82' und 82" bestehende SGD D7 und die aus den kleineren
SGD1S 83' und 83" bestehende SGD Dg gebildet. Es werden
dann darüber Aluminiumschichten 71 zur Ausbildung der Verdrahtungen
- 22 -
909826/0983
für die SGD1B D5, D7 und Dg und gleichzeitig Terdrahtungen
L1, L2 und L_, die für eine Schaltungsanordnung verwendet
werden, auf dem Isolierfilm 68 ausgebildet.
Bei der dargestellten Ausführungsform gemäß der Erfindung ist jede SGD in zwei kleinere SGD1s aufgeteilt und auch in
dem Bereich, über dem sich die Terdrahtungen L., L« und L,
erstrecken, ist ein Bereich 72 vom gleichen Leitungstyp (n-Leitungetyp) wie die Insel 63' und mit einer höheren Störstellenkonzentration als die Insel 63' vorgesehen, der sich
weiter über die Zwischenräume zwischen den paarweise angeordneten SGD's erstreckt, aber nicht daran angebracht ist.
Dadurch kann ein Stromweg gebildet werden, der sich von den Anoden der SGD1s D5, D„ und D_ in den Bereich 72 mit
niedrigem Widerstand und weiter von dem Bereich 72 zur Katho
de 70 erstreckt. Da der Widerstandswert des Bereichs 72
extrem gering ist, wird der Reihenwiderstand r_d von der
Anode zur Kathode der SGD sehr klein. Zusätzlich dazu ist erfindungsgemä£ ein verlängerter Abschnitt im Bereich 72
vorgesehen, auf dessen beiden gegenüberliegenden Seiten
mindestens ein Paar von kleineren SGD's angeordnet ist, die
durch eine Metallverdrahtungsschicht miteinander verbunden
sind. Eine derartige Konstruktion wurde gewählt, um den Durchlaß strom Ig pro Flächeneinheit bei einer Durchlaßspannung Vp
von 0 T zu erhöhen und den Reihenwiderstand j?d zu vermindern.
- 23 -
909826/0983
α«
Dabei wird von den Tatsachen, die in den Fig. 4 und 5 dargestellt
sind, Gebrauch gemacht, daß nämlich selbst dann, wenn die Fläche der SGB vermindert wird, der Durchlaßstrom
Ig nicht proportional abnimmt und der Reihenwiderstand ^d
nicht in umgekehrt proportionaler Weise zunimmt.
Wenn beispielsweise der spezifische Widerstand der Epitaxialschichten 63 und 65' 0,8jvcm, der spezifische Flächenwiderstand
der vergrabenen Schichten 62 und 62' 20 JL./ Q,
die Dicke der Epitaxialschichten 63 und 63' 5 p&i die Dicke
der vergrabenen Schichten 62 und 62* in den Epitaxialschichten
63 und 631 gleich 1,5 pm ist, so ist der spezifische Flächenwiderstand
des Kollektorkontaktbereichs 67, des Kathodenbereichs und des η -Bereiche mit hoher Störstellenkonzentration
gleich 10.fl./p , die Fläche von jeder der kleineren SGS1S 83'
und 83*' gleich 150 ^im , und der Abstand zwischen Anode und
Kathode der SGD D- gleich 130 tun. Im Vergleich zur herkömmlichen
Struktur, bei der der Reihenwiderstand des SGS D^ gleich 13OjH- ist, kann der Reihenwiderstand der in Fig. 9
dargestellten erfindungegemäßen Anordnung auf 90_fl_ vermindert
werden, was etwa das 0,7-fache des Widerstandswerts der herkömmlichen Struktur ist.
Änderungen und Ausgestaltungen der beschriebenen Ausführungsformen
sind für den Fachmann ohne weiteres möglich und fallen in den Rahmen der Erfindung. So kann selbstver-
- 24 -
909826/0983
ständlich der oben beschriebene p-Körper auch als n-Körper
ausgebildet sein, wenn alle Leitungstypen umgekehrt werden. Beispielsweise kann auch ein besseres Ergebnis erzielt
werden, wenn der Bereich 72 mit hoher Störstellenkonzentration,
der in der oben beschriebenen Ausführungsform in der Oberflächenschicht der Insel 63' ausgebildet ist, noch dicker
ausgebildet wird, bis er die vergrabene Schicht 62' erreicht.
Vie aus der obigen Beschreibung ersichtlich ist, kann
mit Hilfe der Erfindung die Durchlaßspannung einer Schottky-Grenzschichtdiode
vermindert werden, ohne daß die für die Schottky-Grenzschichtdiode benötigte Fläche erhöht wird.
909826/0983
Claims (1)
- Patentansprüche^j/. Integrierte Halbleiterschaltungsanordnung mit einem Halbleitersubstrat, einem darin vorgesehenen Störstellen'b- reich des einen Leitungstyps, einer Schottky-Sperrschichtdiode, einer Metallschicht, die einen Teil des Störstellen-5 bereichs mit einer Schottky-Grenzschicht dazwischen berührt, einer elektrischen Verbindung als eine Elektrode der mit dem Störstellenbereich einen ohmschen Kontakt aufweisenden Schottky-Grenzschichtdiode, und einer elektrisch mit der Metallschicht stetigen Verdrahtungsschicht als weitere Elektrode der Schottky-10 Grenzschichtdiode , dadurch gekennzeichnet , daß die Schottky-Grenzschichtdiode aus mindestens zwei voneinander getrennten Schottky-Grenzsohichtdioden besteht, die gemeinsam mit der Verdrahtungsschicht verbunden sind.909826/09832. Integrierte Halbleiterschaltungsanordnung nach Anspruch 1 , dadurch gekennzeichnet , daß die Metallschicht und die Verdrahtungsschicht aus dem gleichen Material bestehen und kontinuierlich bzw. stetig ausgebildet sind.5. Integrierte Halbleiterschaltungsanordnung nach Anspruch 1 , dadurch gekennzeichnet , daß sie einen ersten Bereich des einen Leitungstyps mit hoher Störstellenkonzentration aufweist, der eine höhere Stör-Stellenkonzentration hat als der Störstellenbereich und daß die elektrische Leitung eine zweite mit der Oberfläche des ersten Bereiche mit hoher Störstellenkonzenträion verbundene Verdrahtungsschicht aufweist.4« Integrierte Halbleiterschaltungsanordnung nach Anspruch 3 , dadurch gekennzeichnet , daß sie einen zweiten Bereich dea einen Leitungstyps mit hoher Störstellenkonzentration aufweist, der eine höhere Störstellenkonzentration hat als der Störeteilenbereich in seinem Oberflächenabschnitt zwischen den getrennten Schottky-Grenzschichtdioden an einer Stelle abseits von den getrenn ten Schottky-Grenzschichtdioden.5. Integrierte Halbleiterschaltungsanordnung nach Anspruch 1 , dadurch gekennzeichnet, daß909826/0983die Fläche der getrennten Schottky-Grenzschichtdiode2 gleich, oder kleiner als 200 /im ist.6. Integrierte Halbleiterschaltungeanordnung nach Anspruch 4 » dadurch gekennzeichnet , daß sie einen dritten Bereich des einen Leitungstyps mit hoher Störttellenkonzentration aufweist, der eine höhere Störstellenkonzentration hat als der Störstellenbereich in seinem Oberflächenabsohnitt zwischen dem ersten und zweiten Bereich mit hoher Störstellenkonzentration, wobei der erste, der zweite und der dritte Bereich mit hoher Störstellenkonzentration kontinuierlich ausgebildet sind.7* Integrierte Halbleiterschaltungsanordnung nach einem der Ansprüche 1-6 mit einer Tielzahl von Schottkygrenzschiohtdioden, die in der Oberfläche des Störstellen- bereichs ausgebildet und in einer Richtung ausgerichtet sind, dadurch gekennzeichnet, daß sie aufweist: Einen ersten Bereich des einen Leitungstyps mit einereinehohen Störeteilenkonzentration, der/höhere Störstellenkonzentration hat als ein Teil des Störstellenbereiohs, eine erste Verdrahtungsschicht, die als gemeinsame Elektrode für die mit dem ersten Bereich mit hoher Störstellenkonzentration verbundenen Schottky-Grensschichtdioden dient, eine Tielzahl von dritten Bereichen des einen Leitungstyps mit909826/09932855916hoher Störstellenkonzentration, der eine höhere Störstellenkonzentration als der Störetellenbereich zwischen den Schottky-GrenzBchichtdioden hat, jedoch davon getrennt ist, eine Vielzahl von zweiten Verdrahtungsschichten, die jeweils elektrisch mit den Schottky-Grenzschichtdioden verbunden sind, wobei jede Schottky-Grenzschichtdiode aus mindestens zwei kleinen Schottky-Grenzschichtdioden besteht, die voneinander getrennt und elektrisch gemeinsam mit der zweiten Verdrahtungsschicht verbunden sind.8. Integrierte Halbleiterschaltungsanordnung nach Anspruch 7 » dadurch gekennzeichnet, daß sie eine Vielzahl -von zweiten Bereichen dee einen Leitungstyps mit einer hohen Störstellenkonzentration aufweist, die eine höhere Störstellenkonzentration haben als der Störstellenbereich und die in dem Störstellenbereich zwischen, jedoch getrennt von einem Paar von kleinen Schottky-Grenzschichtdioden ausgebildet sind.9. Integrierte Halbleiterschaltungsanordnung nach Anspruch 7 , dadurch gekennzeichnet , daß die Fläche der kleinen Schottky-Grenzechichtdiode gleich2
oder kleiner ist 200 um.10. Integrierte Halbleitereohaltungsanordnung nach Anspruch 8 , dadurch gekennzeichnet , daß909826/0983285581$der erste, der zweite und der dritte Bereich mit hoher Störstellenkonzentration kontinuierlich bzw. stetig ausgebildet sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15885577A JPS5499580A (en) | 1977-12-27 | 1977-12-27 | Semiconductor integrated circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2855816A1 true DE2855816A1 (de) | 1979-06-28 |
DE2855816C2 DE2855816C2 (de) | 1983-10-06 |
Family
ID=15680869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2855816A Expired DE2855816C2 (de) | 1977-12-27 | 1978-12-22 | Integrierte Halbleiterschaltungsanordnung mit einer Schottky-Sperrschichtdiode |
Country Status (3)
Country | Link |
---|---|
US (1) | US4316202A (de) |
JP (1) | JPS5499580A (de) |
DE (1) | DE2855816C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0130737A1 (de) * | 1983-06-30 | 1985-01-09 | Fujitsu Limited | Halbleiteranordnung mit Eingangsschutzschaltung |
EP0435105A1 (de) * | 1989-12-15 | 1991-07-03 | Kabushiki Kaisha Toshiba | Methode zur Herstellung eines Schottkydioden-Bauelements |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4573064A (en) * | 1981-11-02 | 1986-02-25 | Texas Instruments Incorporated | GaAs/GaAlAs Heterojunction bipolar integrated circuit devices |
JPS62131452U (de) * | 1986-02-13 | 1987-08-19 | ||
US6342997B1 (en) | 1998-02-11 | 2002-01-29 | Therm-O-Disc, Incorporated | High sensitivity diode temperature sensor with adjustable current source |
US5955793A (en) * | 1998-02-11 | 1999-09-21 | Therm-O-Disc, Incorporated | High sensitivity diode temperature sensor with adjustable current source |
CN113203930B (zh) * | 2021-04-23 | 2022-11-11 | 深圳市时代速信科技有限公司 | 一种肖特基结可靠性评估方法及装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3585412A (en) * | 1968-08-27 | 1971-06-15 | Bell Telephone Labor Inc | Schottky barrier diodes as impedance elements |
US3770606A (en) * | 1968-08-27 | 1973-11-06 | Bell Telephone Labor Inc | Schottky barrier diodes as impedance elements and method of making same |
US3660822A (en) * | 1969-12-15 | 1972-05-02 | Ibm | Variable breakdown storage cell with negative resistance operating characteristic |
US3719797A (en) * | 1971-12-16 | 1973-03-06 | Bell Telephone Labor Inc | Solid state temperature sensor employing a pair of dissimilar schottky-barrier diodes |
US3780320A (en) * | 1971-12-20 | 1973-12-18 | Ibm | Schottky barrier diode read-only memory |
US3995301A (en) * | 1973-03-23 | 1976-11-30 | Ibm Corporation | Novel integratable Schottky Barrier structure and a method for the fabrication thereof |
US4199775A (en) * | 1974-09-03 | 1980-04-22 | Bell Telephone Laboratories, Incorporated | Integrated circuit and method for fabrication thereof |
DE2509530C2 (de) * | 1975-03-05 | 1985-05-23 | Ibm Deutschland Gmbh, 7000 Stuttgart | Halbleiteranordnung für die Grundbausteine eines hochintegrierbaren logischen Halbleiterschaltungskonzepts basierend auf Mehrfachkollektor-Umkehrtransistoren |
JPS5240081A (en) * | 1975-09-26 | 1977-03-28 | Hitachi Ltd | Bi-polar rom |
GB1580977A (en) * | 1976-05-31 | 1980-12-10 | Siemens Ag | Schottkytransisitor-logic arrangements |
US4159915A (en) * | 1977-10-25 | 1979-07-03 | International Business Machines Corporation | Method for fabrication vertical NPN and PNP structures utilizing ion-implantation |
-
1977
- 1977-12-27 JP JP15885577A patent/JPS5499580A/ja active Granted
-
1978
- 1978-12-22 DE DE2855816A patent/DE2855816C2/de not_active Expired
-
1981
- 1981-02-17 US US06/234,848 patent/US4316202A/en not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
US-Z.: "JEEE Spectrum" Bd. 7, H. 3, März 1970, S. 83-89 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0130737A1 (de) * | 1983-06-30 | 1985-01-09 | Fujitsu Limited | Halbleiteranordnung mit Eingangsschutzschaltung |
US4680600A (en) * | 1983-06-30 | 1987-07-14 | Fujitsu Limited | Semiconductor device |
EP0435105A1 (de) * | 1989-12-15 | 1991-07-03 | Kabushiki Kaisha Toshiba | Methode zur Herstellung eines Schottkydioden-Bauelements |
US5148241A (en) * | 1989-12-15 | 1992-09-15 | Kabushiki Kaisha Toshiba | Method of manufacturing a schottky diode device |
Also Published As
Publication number | Publication date |
---|---|
DE2855816C2 (de) | 1983-10-06 |
JPS6159535B2 (de) | 1986-12-17 |
JPS5499580A (en) | 1979-08-06 |
US4316202A (en) | 1982-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69331793T2 (de) | Integriertes Leistungshalbleiterschaltkreisbauelement mit gleichförmiger elektrischer Feldverteilung | |
DE2439875C2 (de) | Halbleiterbauelement mit negativer Widerstandscharakteristik | |
DE112010005546B4 (de) | Halbleitervorrichtung | |
DE3136682C2 (de) | ||
DE3942640C2 (de) | MOS-Halbleitervorrichtung | |
DE19811297A1 (de) | MOS-Halbleitervorrichtung mit hoher Durchbruchspannung | |
DE3046749A1 (de) | "mos-halbleiterbauelement fuer hohe betriebsspannungen" | |
DE4037876A1 (de) | Laterale dmos-fet-vorrichtung mit reduziertem betriebswiderstand | |
DE1489893B1 (de) | Integrierte halbleiterschaltung | |
DE112013007363T5 (de) | Halbleitereinrichtung | |
DE3227536A1 (de) | Darlington-transistorschaltung | |
DE2704647A1 (de) | Widerstand mit gesteuert einstellbarer groesse | |
DE2527621A1 (de) | Feldeffekt-halbleiterbauelement mit mis-schichtaufbau | |
DE2300116A1 (de) | Hochfrequenz-feldeffekttransistor mit isolierter gate-elektrode fuer breitbandbetrieb | |
DE1614300B2 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
DE3021042A1 (de) | Widerstandselement mit hoher durchbruchsspannung fuer integrierte schaltungen | |
DE2658090C2 (de) | Monolithisch integrierter bipolarer Transistor mit niedrigem Sättigungswiderstand | |
DE4022022C2 (de) | Vertikal-Halbleitervorrichtung mit Zenerdiode als Überspannugsschutz | |
DE2855816A1 (de) | Integrierte halbleiterschaltungsanordnung mit einer schottky-sperrschichtdiode | |
EP0017980B1 (de) | Thyristor mit Steuerung durch Feldeffekttransistor | |
DE3206060A1 (de) | Halbleiteranordnung | |
DE2046053A1 (de) | Integrierte Schaltung | |
DE102018108561B3 (de) | Transistorbauelement mit gate-widerstand | |
DE2559361C2 (de) | Halbleiterbauelement mit mehreren, Feldeffekttransistoren definierenden Zonen | |
DE2922926C2 (de) | Mit zwei Anschlüssen versehener, optisch zündbarer, monolithischer Zweiweg-Thyristor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAR | Request for search filed | ||
OB | Request for examination as to novelty | ||
8110 | Request for examination paragraph 44 | ||
8105 | Search report available | ||
8126 | Change of the secondary classification |
Ipc: H01L 29/48 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |