DE2513339A1 - Tuner for HF superheterodyne receiver - has oscillator whose frequency is tuned by control voltage to receive required transmitter frequency - Google Patents

Abstract

Two time intervals are periodically compared first time interval is constant, and the second time interval is determined by a main counter. This counter monitors the oscillator oscillations applied to the counter through a divider stage programmed in accordance with the corresponding waveband time corresponds to the counting time for oscillations from the required sender or channelis generated by the comparison results, and changes the oscillator frequency so that the difference is reduced. The apparatus includes a coding device connected to a store which in turn is connected to a comparator.

Description

Abstimmschaltung für Hochfrequenz-Überlagerungsempfänger Die Erfindung betrifft eine Abstimmschaltung gemäß dem Gberbegriff des Anspruchs 1.Tuning circuit for high frequency heterodyne receivers The invention relates to a tuning circuit according to the generic term of claim 1.

Die Abstimmung eines Hochfrequenz-Uberlagerungsempfäiigers erfolgt im allgemeinen mit einen Abstimtnknopf, bei dessen Drehung ein mittels einer Wellenbereichsumschaltung vorgewählter '«'ellenbereich überstrichen wird. Die Anzeige erfolgt dabei mit einem Zeiger entlang einer Skala. Bei dieser analog arbeitenden abstimmung ist die Anzeige des eingestellten Senders auf der Skala auf Grund mechanischer Toleranzen relativ ungenau. Es läßt sich im allgemeinen nicht mit Sicherheit von der Skala ablesen, auf welchen Sender abgestimmt ist. Außerdem muß bei der Abstimmung-für den einwandfreien Empfang des Senders ein optimaler Abstimmpunkt genau eingestellt werden, wozu meistens noch eine Abstimmanzeige vorgesehen ist.A high-frequency superimposition receiver is tuned generally with a tuning knob which, when turned, turns on by means of a waveband switching preselected '«' area is swept over. The display takes place with a Pointer along a scale. In this analogue voting, the display is of the set transmitter on the scale due to mechanical tolerances relative inaccurate. In general it cannot be read with certainty from the scale, which station is tuned to. In addition, it must be flawless when voting-for Reception of the transmitter an optimal tuning point can be set exactly, which is usually done a voting display is also provided.

Es ist auch bekannt, die Abstimmung digital durchzuführen (Zeitschrift Radio-Nentor 1973, 5. 366 - 370). Dabei ist ein Phasenregelkreis ("Phase Locked Lopp" = PLL) vorgesehen, der einen Phasendiskriminator enthält. Die Frequenz eines spannungsgesteuerten Oszillators des Überlagerungsempfängers wird durch einen Frequenzteiler, dessen Teilerverhältnis in ganzzahligen Schritten veränderlich ist, geteilt, dem Phasendiskriminator zugeführt und dort mit einer Vergleichsfrequenz verglichen, die von einem Quarzoszillator durch Teilung gewonnen werden kann. Die digitale Einstellung des Teilerverhältnisses erfolgt vom Frequenzwähler.It is also known to carry out the voting digitally (magazine Radio-Nentor 1973, pp. 366-370). A phase locked loop ("Phase Locked Lopp "= PLL) is provided, which contains a phase discriminator. The frequency of a voltage controlled oscillator of the heterodyne receiver is through a Frequency divider, whose division ratio is variable in whole number steps, divided, the Phase discriminator supplied and compared there with a comparison frequency, which can be obtained by dividing a crystal oscillator. The digital setting the dividing ratio is done by the frequency selector.

Solange die beiden dem Phasendiskriminator zugefuhrten Schwingungen in Frequenz und Phase nicht übereinstimmen, erzeugt der Phasendiskriminator eine von der Abweisung abhänge Spannung, durch die die Frequenz des Oszillators verändert wird. Die Verstimmung der Frequenz des Oszillators erfolgt solange, bis Frequenz und Phase der dem Phasendiskriminator zugeführten beiden Schwingungen übereinstimmen. Durch minderung des Teilerverhaltnisses des Teilers können so viele verschiedene Frequenzen eingestellt werden, wie der Teiler Einstellmögliciikeiten hat. Mit der beschriebenen Anordnung kann beispielsweise im UoV-Bereich eine digitale Abstimmung im 50-kHz-Raster vorgenommen werden.As long as the two vibrations fed to the phase discriminator do not match in frequency and phase, the phase discriminator generates a voltage, which changes the frequency of the oscillator, depends on the rejection will. The frequency of the oscillator is detuned until frequency and phase of the two oscillations fed to the phase discriminator match. By reducing the ratio of the divider, so many different Frequencies can be adjusted as the divider has adjustment possibilities. With the The arrangement described can, for example, be digitally tuned in the UoV area in a 50 kHz grid.

Bei den bekannten PL-Schaltungen muß nach dem PhasendisXriminator ein Tiefpaß angeordnet sein, der die vom Diskriminator kommende Vergleichsfrequenz unterdrückt. Je größer die Unterdrückung ist, um so besser ist die Nachstellspannung für die Kapazitätsdioden des Mischoszillators geglättet, d.h. der Mischoszillator kann nicht zusätzlich mit der Vergleichsfrequenz moduliert werden, wodurch statt einer gewünschten Mischoszillator-Frequenz ein kleines Spektrum im Abstand der Vergleic-hsfrequenz auftreten würde und somit die Trennschärfe vermindert wäre. Je größer aber die Unterdrückung der Vergleichsfrequenz ist-, desto instabiler ist der Regelkreis, so daß sich der Fang- und Haltebereich erheblich verkleinert.In the known PL circuits, after the phase discriminator a low-pass filter can be arranged which contains the comparison frequency coming from the discriminator suppressed. The greater the suppression, the better the readjustment voltage smoothed for the capacitance diodes of the mixer oscillator, i.e. the mixer oscillator cannot additionally be modulated with the comparison frequency, which takes place a desired mixer oscillator frequency, a small spectrum at a distance of the comparison frequency would occur and thus the selectivity would be reduced. But the greater the oppression the comparison frequency, the more unstable the control loop, so that the Catch and hold area significantly reduced.

In den AM-Bereichen kann die vom Mischoszillator heruntergeteilte Frequenz doppelt so groß sein, als die Vergleichsfrequenz. In diesem Fall fängt die PLL-Schaltung falsch und es kann eine Zweideutigkeit bei der Abstimmung auftreten. Bei den bekannten PZL; Schaltungen tritt auch noch der Nachteil auf, daß der Gleichspannungsanteil, der den Mischoszillator in die richtige Frequenzrichtung zieht, um so kleiner ist, je größer die Frequenzabweichung des Mischoszillators ist.In the AM ranges, the one divided by the mixer oscillator Frequency must be twice as large as the comparison frequency. In this case it starts the PLL circuit is wrong and there may be ambiguity in the tuning. With the well-known PZL; Circuits also has the disadvantage that the direct voltage component, the pulls the mixer oscillator in the correct frequency direction, the smaller it is the frequency deviation of the mixer oscillator is greater.

Der Erfindung liegt die Aufgabe zugrunde, eine Abstimmschaltung für Hochfrequenz-0berlagerungsempfanger zu schaffen, bei der die genannten Nachteile nicht auftreten.The invention is based on the object of a tuning circuit for To create high-frequency superposition receiver in which the disadvantages mentioned do not occur.

Die Lösung der Aufgabe erfolgt bei einem eingangs vorausgesetzten Hochfrequenz-Überlagerungsempfänger durch die im Kennzeichen des Anspruchs 1 angegebenen Merkmale. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.The task is solved with one that was assumed at the beginning High-frequency heterodyne receiver by the specified in the characterizing part of claim 1 Characteristics. Advantageous further developments of the invention are set out in the subclaims described.

Durch den bei Anwendung der Erfindung vorgesehenen vergleich zweier Zeitintervalle, von denen das erste Zeitintervall konstant und das zweite Zeitintervall durch den in den zugehörigen t.;ellenbereich liegenden gewünschten Sender bestimmt ist, ergibt sich der Vorteil, daß der stattfindende Vergleich zur Erzeugung der Abstimmspanung keinen Einfluß auf die Stabilität des Regeikreises zur Nachregelung der Frequenz des Oszillators hat. Der Regelkreis besitzt eine große Stabilität. Außerdem können beine Zweideutigkeiten bei der Abstimmung auftreten. Das Regelverhalten ist sehr stabil, weil die Abstimmspannung proportional den Frequenzabweichungen ist.Due to the comparison of two provided when applying the invention Time intervals, of which the first time interval is constant and the second time interval determined by the desired station located in the associated t.; ellen area is, there is the advantage that the comparison that takes place to generate the Tuning voltage has no influence on the stability of the control loop for readjustment the frequency of the oscillator. The control loop has great stability. In addition, there may be ambiguities in voting. The control behavior is very stable because the tuning voltage is proportional to the frequency deviations is.

An Hand des in der Zeichnung dargestellten Ausführungsbeispiels wird die Erfindung nachstehend näher erläutert. Es zeigen: -Fig. 1 das Blockschaltbild der Ausführungsform einer erfindungsgemäßen Abstimmeinrichtung, Fig. 2 und Fig. 3 die graphische Darstellung des Vergleichs zweier Zeitintervalle und Fig. 4 eine Schaltung zur Erzeugung von Zählimpulsen durch Drehen eines Abstimmknopfes des Hochfrequenz-tIberlagerungsempfängers.On the basis of the embodiment shown in the drawing the invention explained in more detail below. It show: -Fig. 1 the block diagram the embodiment of a tuning device according to the invention, Fig. 2 and Fig. 3 the graphic representation of the comparison of two time intervals and FIG. 4 a Circuit for generating counting pulses by turning a tuning button of the high-frequency superposition receiver.

In Fig. 1 gelangen die von einer Antenne 1 empfangenen Hochfrequenzschwingungen zu einem Hochfrequenz-tIberlagerungsempfänger 2, der unter anderem eine Wellenbereichsumschaltung 3 und einen Oszillator 4 für die Erzeugung einer Zwischenfrequenz besitzt.In Fig. 1, the high-frequency vibrations received by an antenna 1 arrive to a high-frequency superimposition receiver 2 which, among other things, has a waveband switching 3 and an oscillator 4 for generating an intermediate frequency.

Der Oszillator 4 ist ein sogenannter spannungsgesteuerter Oszillator, dessen Frequenz unter Verwendung von Kapazitätsdioden mittels einer Abstimmspannung veränderbar ist. Die Oszillatorschwingungen des Oszillators 4 werden einer Teilerstufe 8 zugeführt, dessen Teilerverhältnis digital einstellbar ist. Die Wellenbereichsumschaltung 3 ist über einen Codierer 5 zur digitalen Einstellung des Ibilerverhältnisses mit der Teilerstufe 8 verbunden, so daß jedem Wellenbereich ein bestimmtes Teilerverhältnis zugeordnet ist. Für die Teilerstufe 8 kann beispielsweise der bekannte Baustein SN 7493 (Texas Instruments) verwendet werden.The oscillator 4 is a so-called voltage controlled oscillator, its frequency using varactor diodes by means of a tuning voltage is changeable. The oscillator oscillations of the oscillator 4 become a divider stage 8 supplied, the division ratio of which is digitally adjustable. The waveband switching 3 is via an encoder 5 for digital setting of the Ibiler ratio the divider stage 8 connected, so that each wave range has a certain division ratio assigned. For the divider stage 8, for example, the known module SN 7493 (Texas Instruments) can be used.

Die heruntergeteilten Oszillatorschwingungen werden von einem Hauptzähler 12 gezählt, der beispielsweise durch die Reihenschaltung zweier Zählerstufen 12a und 12b gebildet ist. Die beiden Zählerstufen 12a, 12b können auf einen gewünschten Zählerstand setzbare Zählerstufen vom Typ SN 74190 (Texas Instruments) sein.The divided oscillator oscillations are recorded by a main counter 12 counted, for example by the series connection of two counter stages 12a and 12b is formed. The two counter stages 12a, 12b can be set to a desired one Counter readings can be set counter steps of the type SN 74190 (Texas Instruments).

Dies sind Dezimalzähler im BCD-Code. Der so aufgebaute Xauptzähler 12 kann sowohl als Vorwärts- als auch Rückwärtszahler benutzt werden. Die Zählerstufe 12a zählt die Einer-Dezimalstellen und die Zählerstufe 12b die Zehner-Dezimalstellen.These are decimal counters in BCD code. The main counter constructed in this way 12 can be used both as a forward and backward counter. The counter level 12a counts the units-decimal places and the counter stage 12b counts the tens-decimal places.

Es ist weiterhin ein durch die Zählerstun9a, 9b gebildeter Nebenzähler 9 vorgesehen, wobei die Zählerstufen 9a, 9b, ebenso wie die Zählerstufen 12a, 12b vom Typ SN 74190 (Texas Instruments) sein können. Die Zählerstufe 9a ist den Einer-Dezimalstellen und die Zählerstufe 9b den Zehner-Dezimalstellen zugeordnet. Uber Eingangsklemmen 9c, 9d kann der Nebenzähler 9 durch Zuführung der zur gewünschten Zahl im Dual-Code zugehörigen logischen Signale "O" und "1" auf einen gewünschten Zählerstand gesetzt werden. Soll der Nebenzähler 9 beispielsweise auf die Zahl 25 gesetzt werden so wird die binär-codierte 5 der Zählerstufe 9a und die binär-codierte 2 der Zählerstufe 9b zugeführt. Der Nebenzähler 9 kann auch die seinem Zähleingang 36 zugeführten Zählimpulse zählen. Für die optischen Darstellung des Zählerstandes des Nebenzählers 9 ist eine Anzeigeeinrichtung 19 vorgesehen.It is also a secondary counter formed by the counter steps 9a, 9b 9 is provided, the counter stages 9a, 9b, as well as the counter stages 12a, 12b may be of the type SN 74190 (Texas Instruments). The counter stage 9a is the units-decimal places and the counter stage 9b assigned to the tens decimal places. Via input terminals The secondary counter 9 can 9c, 9d by supplying the desired number in dual code associated logic signals "O" and "1" are set to a desired count will. If the secondary counter 9 is to be set to the number 25, for example, then so is the binary-coded 5 of the counter stage 9a and the binary coded 2 fed to the counter stage 9b. The secondary counter 9 can also use its counter input 36 counting pulses supplied. For the visual display of the meter reading of the secondary counter 9, a display device 19 is provided.

Die Anzeige kann beispielsweise mit sogenannten 7-Segment-Lnzeigeröhren erfolgen.The display can, for example, be made with so-called 7-segment linear tubes take place.

Der Nebenzähler 9 wird über die Eingangsklemmen 9c, 9d von der Bedienungsperson beispielsweise über Tasten oder über Sensoren auf einen dem gewünschten Sender bzw. Kanal zugeordneten Zählerstand gesetzt. Wird z.B. der Kanal Nr. 25 gewünscht, wird der Nebenzahler auf den Zählerstand 25 gesetzt. Durch die beiden Schalter 10 und 11 ist symbolisch angedeutet, daß der Zahlerstand des Nebenzählers 9, im vorliegenden Fall also die Zahl 25, zu einer bestimmten Zeit, wenn die beiden Schalter 10, 11 kurz geschlossen sind, von dem Haupt zähler 12 übernomren wird. Die Ubernahme des Zählerstandes des Nebenzihlers 9 in den Hauptzähler 12 wird in noch naher zu erläuternder preise jeweils zu Beginn einer Meßperiode von einem W;D-Gatter 24 gesteuert. :i:ie bereits erwähnt, ist diese tbernahme durch die beiden Schalter 10 und 11 nur symbolisch angedeutet. Tatsächlich erfolgt die Ubernahme bei den verwendeten bekannten Bausteinen SN 74190 durch eine logische "0", die zu einer bestimmten Zeit am Ausgang des UND-Gatters 24 auftritt.The sub-counter 9 is controlled by the operator via the input terminals 9c, 9d for example via buttons or sensors to a desired transmitter or Counter reading assigned to the channel is set. For example, if channel no.25 is required, the secondary payer is set to the counter reading 25. With the two switches 10 and 11 is symbolically indicated that the counter reading of the secondary counter 9, in the present So the number 25, at a certain time when the two switches 10, 11 are short-circuited, from the main counter 12 is taken over. The takeover of the The counter reading of the secondary counter 9 in the main counter 12 will be explained in more detail below prices are controlled by a W; D gate 24 at the beginning of a measuring period. : i: ie already mentioned, this takeover by the two switches 10 and 11 is only symbolic indicated. In fact, the transfer takes place with the known building blocks used SN 74190 by a logical "0" which occurs at a certain time at the output of the AND gate 24 occurs.

Der Hauptzähler 12 ist mit einem Flip-Flop 13 (z.B. SN 7476 von Texas Instruments) verbunden, welches die Betriebsart (Vorwärts-oder Rückwärtszählen) des Hauptzählers 12 bestimmt. In dem einen stabilen Zustand des Flip-Flops 13 arbeitet der Hauptzähler 12 als ein Vorwärts-Zähler und in dem anderen stabilen Zustand des Flip-Flops 13 als ein Rückwärts-Zähler. Das Flip-Flop 13 wird von dem bereits erwähnten UND-Gatter 24 zu Beginn einer Neßperiode, wenn auch der Hauptzähler 12 auf den Zählerstand des Nebenzählers 9 gesetzt wird, in einen solchen Zustand gesetzt, daß der Hauptzähler 12 als Rückwärts-Zähler arbeitet. Von dem Ausgang des UND-Gatters 24 wird zu Beginn jeder Meßperiode über eine Leitung 17 auch eine Teilerstufe 16 zurückgesetzt, um zu Beginn jeder Meßperiode ein definiertes Teilerverhältnis zu gewährleisten.The main counter 12 is provided with a flip-flop 13 (e.g., SN 7476 from Texas Instruments), which indicates the operating mode (up or down counting) of the main counter 12 is determined. In the one stable state of the flip-flop 13 operates the main counter 12 as an up counter and in the other stable state of the Flip-flops 13 as a down counter. The flip-flop 13 is of the already mentioned AND gate 24 at the beginning of a measurement period, even if the main counter 12 is on the count of the sub counter 9 is set in such a state that the main counter 12 works as a down counter. From the exit of the AND gate 24 is also a divider stage 16 via a line 17 at the beginning of each measurement period reset to a defined division ratio at the beginning of each measurement period guarantee.

Die Teilerstufe 16 ist beispielsweise durch den bekannten Zählerbaustein SN 7493 (Texas Instruments) gebildet. Die Teilerstufe 16 dient zusammen mit dem als Zeitbasis vorgesehenen Quarzoszillator 15 zur Erzeugung konstanter periodischer Zeitintervalle. Wie weiter unten erläutert ist, wird innerhalb jeder Meßperiode das konstante Zeitintervall mit einem anderen Zeitintervall verglichen, dessen Beginn mit dem konstanten Zeitintervall zur am menfällt und dessen Ende durch einen bestimmten Zählerstand des Hauptzählers 12 gegeben ist.The divider stage 16 is, for example, through the known counter module SN 7493 (Texas Instruments). The divider 16 is used together with the quartz oscillator 15 provided as a time base for generating constant periodic Time intervals. As explained below, within each measurement period the constant time interval compared with another time interval, the beginning of which with the constant time interval to fall and its end by a certain Count of the main counter 12 is given.

Der Hauptzähler 12 ist außer mit dem Flip-Flop 13 noch mit einem Komperator 18 (z.B. SN 7485 von Texas Instrumentss) verbunden.In addition to the flip-flop 13, the main counter 12 also has a comparator 18 (e.g., SN 7485 from Texas Instruments).

An den Komperator 18 ist über einen Codierer 6 und einen Speicher 14 eine binär-codierte Zahl angelegt, deren Größe von dem durch die TWellenbereichsumschaltung 3 eingestellten Wellenbereich abhängt. Jedem möglichen Wellenbereich ist eine bestiiiunte Zahl zugeordnet, die in dem Speicher 14 gespeichert ist.A coder 6 and a memory are connected to the comparator 18 14 a binary-coded number is applied, the size of which differs from that caused by the T waveband switching 3 depends on the selected waveband. Every possible wave range is a specific one Assigned number which is stored in the memory 14.

Wie bereits erwähnt, ist der Hauptzähler 12 über das. Flip-Flop 13 zu Beginn einer Meßperiode als Rückwärts-Zähler geschaltet.As already mentioned, the main counter 12 is via the flip-flop 13 switched as a down counter at the beginning of a measuring period.

In dem oben genannten Fall eines Zählerstandes von 25 verringert sich der Zählerstand des Hauptzählers 12 mit jeder N-ten Oszillatorschwingung, die dem Hauptzähler 12 über die Teilerstufe 8 zugeführt wird, um Eins. Nach N 25 Schwingungen beträgt der Zählerstand des Hauptzählers Null. Durch diesen Zählerstand wird das Flip-Flop 13 in seine andere stabile Lage gekippt, so daß der Hauptzähler 12 nunmehr als ein Vorwärts-Zähler arbeitet und die ihm über die Teilerstufe 8 zugeführten Zählimpulse (Oszillatorschwingungen des Oszillator 4) vorwärts zahlt. Das Umschalten auf das Vorwärtszählen kann durch eine dem Flip-Flop 13 von dem Hauptzähler 12 zugeführte logische "1" erfolgen, die auch an den einen Eingang 22 eines UND-Gatters 20 geführt ist und aus dem Zählerstand Null des Haupt zählers abgeleitet wird.In the above-mentioned case, a count of 25 is reduced the count of the main counter 12 with every N-th oscillator oscillation that the Main counter 12 is fed through the divider 8 to one. After N 25 oscillations the counter reading of the main counter is zero. This counter reading will make the Flip-flop 13 flipped into its other stable position, so that the main counter 12 is now works as an up-counter and the ones supplied to it via the divider stage 8 Counting pulses (oscillator oscillations of oscillator 4) counts forward. Switching on the counting up can be fed to the flip-flop 13 from the main counter 12 by a Logical "1" take place, which is also led to one input 22 of an AND gate 20 is and from the Counter reading zero of the main counter is derived.

Der Komperator 18 vergleicht den Zählerstand des Hauptzählers 12 mit der an ihn angelegten Zahl, die dem eigestellten Wellenbereich zugeordnet ist. Wenn der Komperator 18 während des Vorwärtszählens des Hauptzählers 12 Gleichheit zwischen dem Zählerstand und seiner eingespeicherten Zahl feststellt, erzeugt er eine logische "1", die dem rechten Eingang 21 des UND-Gatters 20 zugeführt wird. Zu diesem Zeitpunkt ist das zweite Zeitintervall beendet und an dem Ausgang 23 des UND-Gatters 20 tritt eine dieses Ende signalisierende logische 1 auf. Die Zeitdauer des derart erzeugten Zeitintervalls ist also durch die Zählzeit des Hauptzählers 12 bzw. durch die Summe zweier Zeitbereiche gegeben.The comparator 18 compares the count of the main counter 12 with the number applied to it, which is assigned to the set waveband. if the comparator 18 during the counting up of the main counter 12 equals between detects the counter reading and its stored number, it generates a logical one "1", which is fed to the right input 21 of the AND gate 20. At this time the second time interval is ended and occurs at the output 23 of the AND gate 20 a logical 1 signaling this end. The duration of the generated The time interval is therefore through the counting time of the main counter 12 or through the sum given in two time ranges.

Der erste Zeitbereich ergibt sich aus derjenigen Zeit, die der Hauptzähler 12 benötigt, um die dem gewünschten Sender bzw. dem gewünschten Kanal zugeordnete Zahl bis auf den Zählerstand Null zurückzuzählen. Der sich daran anschließende, dera Vorwärtszänlen zugeordnete Zeitbereich ist durch diejenige Zeit bestimmt, die der Hauptzähler 12 benötigt, um bis zu der dem Wellenbereich zugeordneten bestimmten Zahl vorwärtzuzählen. Die für das ckwärts- und Vorwärtszählen des Hauptzählers 12 erforderliche Zeit ist außerdem von dem jeweiligen Teilerverhältnisses der Teilerstufe 8 abhängig. Nach dem Ende des zweiten Zeitintervalls wird über die WiD-Gatter 20, 24 wieder der Zählerstand des Nebenzählers 9 in den Hauptzähler 12 übernommen. Gleichzeitig wird über die Leitung 17 das Flip-Flop 13 gekippt und die Teilerstufe 16 zurückgesetzt.The first time range results from the time that the main counter 12 needed to get the assigned to the desired station or the desired channel Count down the number to zero. The subsequent the time range assigned to forward counting is determined by the time that the main counter 12 needs to count up to the particular one assigned to the waveband Count up the number. The ones for the up and down counting of the main counter 12 The time required is also dependent on the respective divider ratio of the divider level 8 dependent. After the end of the second time interval, the WiD gate 20, 24 the counter reading of the secondary counter 9 is taken over into the main counter 12 again. Simultaneously the flip-flop 13 is flipped via the line 17 and the divider stage 16 is reset.

Es kann auch der Fall eintreten, daß bereits während des Rückwärtszählens des Hauptzählers dessen Zählerstand die in dem Komperator 18 gespeicherte Zahl überläuft und der Komperator 18 die Gleichheit feststellt. Da jedoch während des Rückwärtszählens des Hauptzählers 12 der eine Eingang 22 des UND-Gatters 20 auf -logisch >'0" liegt, wird wegen der fehlenden UND-Bedingung des UND-Gatters 20 das Feststellen der Gleichheit nicht weitervermittelt. Nur wenn während des Vorwärtszählens des Hauptzählers 12 die Gleichheit festgestellt wird, kann an dem Ausgang 23 des W+D-Gatters 20 eine logische "1" auftreten, die das Erreichen der Gleichheit signalisiert.It can also happen that already during the countdown of the main counter whose count overflows the number stored in the comparator 18 and the comparator 18 determines the equality. Since, however, during the countdown of the main counter 12 of the one input 22 of the AND gate 20 to -logic> '0 " is, because of the missing AND condition of the AND gate 20, the determination of equality not passed on. Only if during counting up of the main counter 12 the equality is determined, can at the output 23 of the W + D gate 20 a logical "1" occur, which signals the achievement of equality.

Zur Auswertung der bei dem Vergleich der beiden Zeit intervalle auftretenden Zeitdifferenzen sind unter anderem zwei UND Gatter 25, 26 vorgesehen. Die beiden UN-Gatter 25, 26 weisen je einen invertierenden Eingang 27, 28 auf. Man kann sich die beiden dick gezeichneten Punkte 27 und 28 also als Inverter vorstellen. Zusamen mit den Schaltern 29, 30, 31, den Kondensatoren 32, 33 und dem Widerstand 34, der an eine positive Betriebsspannwg + angeschlossen ist, bilden die beiden TALID-estter 25, 26 einen Digital-Änalogwandler zur Erzeugung einer kbstimmspannung, die dem spannungsgesteuerten Oszillator 4 über eine Leitung 35 und einen zur Siebung vorgesehenen Tiefpa 7 zugeführt wird.To evaluate the intervals that occur when comparing the two time intervals Time differences include two AND gates 25, 26. The two UN gates 25, 26 each have an inverting input 27, 28. You can So imagine the two bold points 27 and 28 as inverters. Together with the switches 29, 30, 31, the capacitors 32, 33 and the resistor 34, the is connected to a positive operating voltage +, form the two TALID esters 25, 26 a digital-analog converter for generating a tuning voltage that corresponds to the voltage-controlled oscillator 4 via a line 35 and one provided for sieving Tiefpa 7 is supplied.

In Fig. 2 und Fig. 3 ist der durc.>se-hrte Vergleich der beiden Zeitintervalle graphisch dargestellt. Fig. 2 liegt der Fall einer zu geringen Oszillatorfrequenz zugrunde, d.n., dem gewünschten Sender entspricht eine größere Frequenz (Sollwert) als die gerade vorhandene Frequenz des Oszillators 4 (Istwert). In der obersten Reihe ist das konstante, von dem Quarzoszillator 15 über die Teilerstufe 16 erzeugte Zeitintervall durch einen Impuls 45 mit konstanter Impulsbreite dargestellt. Das durch die Impulsbreite gegebene konstante Zeitintervall kann beispielsweise 10 ms umfassen. Unterhalb des Impulses 45 ist ein Impuls 46a dargestellt, dessen Impulsbreite durch die Zeitdauer t des zweiten Zeitintervalls gegeben ist. Wenn in dem in Fig. 2 vorausgesetzten Fall die Frequenz des Oszillators zu niedrig ist, bedeutet das, daß die für das Vorwärts- und Rückwärtszählen erforderliche Zeit größer ist als die Zeitdauer des konstanten Zeitintervalls. Der Hauptzähler 12 zählt von dem übernommenen Zählerstand, der dem gewünschten Sender bzw. Kanal zugeordnet ist, rückwärts bis auf Null und anschließend vorwärts bis zum Erreichen des dem eingestellten Wellenbereiches zugeordneten Zählerstandes.In FIG. 2 and FIG. 3, the thorough comparison of the two is shown Time intervals shown graphically. Fig. 2 is the case of an oscillator frequency that is too low based on, i.e. the desired transmitter corresponds to a higher frequency (setpoint) than the currently existing frequency of the oscillator 4 (actual value). In the top The series is the constant generated by the crystal oscillator 15 via the divider stage 16 Time interval represented by a pulse 45 with a constant pulse width. That The constant time interval given by the pulse width can be, for example, 10 ms include. Below the pulse 45, a pulse 46a is shown, the pulse width of which is given by the duration t of the second time interval. If in the one shown in Fig. 2 assuming the frequency of the oscillator is too low, this means that the time required for counting up and down is greater than the duration of the constant time interval. The main counter 12 counts from the transferred one Counter reading assigned to the desired station or channel, backwards to to zero and then forward until it is reached of the set Meter reading assigned to the waveband.

Der Impuls 46a ist hier breiter als der konstante Impuls 45. Auf Grund der beiden unterschiedlichen Impulsbreiten entsteht über das UND-Gatter 25 ein Differenzimpuls 47a, dessen Impulsdauer gleich der Zeitdifferenz der beiden Impulse 45 und 46a ist. Der Differenzimpuls 47a tritt beispielsweise in Form einer logischen "1" am Ausgang 25b des UND-Gatters 25 auf. Während des Vorhandenseins des Differenzimpulses 47a ist der symbolisch gedachte chalter 29 als geschlossen anzunehmen, so daß die mit dem Bezugspotential H verbundenen Kondensatoren 32 und 33 aufgeladen werden.The pulse 46a is wider here than the constant pulse 45. Due of the two different pulse widths, a differential pulse is generated via the AND gate 25 47a, the pulse duration of which is equal to the time difference between the two pulses 45 and 46a. The difference pulse 47a occurs, for example, in the form of a logic "1" at the output 25b of the AND gate 25. During the presence of the differential pulse 47a the symbolically intended switch 29 is to be assumed as closed, so that the with the capacitors 32 and 33 connected to the reference potential H are charged.

Der Schalter 29 ist periodisch während jeder Meßperiode für die Zeitdauer des Differenzimpulses 47a geschlossen. -tXuf der Leitung 35 bildet sich daher eine Gleichspannung aus, die nach Siebung über den Tiefpaß 7 den Oszillator 4 als bstimnspannung zugeführt wird. Diese Abstimmspannung bewirkt eine Erhöhung der Frequenz des Oszillators 4, so daß die 3ifferenzim.pulse 47a sehr schnell schmaler werden, weil auf Grund der erhöhten Oszillatorfrequenz das Vorwärts- und Rückwärtszahlen des Hauptzählers 12 schneller erfolgt und deshalb die Zeitdauer t & des zweigen Impulses sich verringert. Der Vorgang wiederholt sich so lange, bis die Zeitdauer des konstanten Intervalls 45 (Sollwert) gleich der Zeitdauer des zweiten Intervalls 46a (Istwert) ist.The switch 29 is periodic during each measurement period for the duration of the differential pulse 47a closed. -tXuf of line 35 is therefore formed DC voltage, which after sieving through the low-pass filter 7, the oscillator 4 as a bstimnspannung is fed. This tuning voltage increases the frequency of the oscillator 4, so that the 3ifferenzim.pulse 47a very quickly become narrower because of the increased oscillator frequency the up and down counting of the main counter 12 takes place more quickly and therefore the duration t & of the branched pulse itself decreased. The process is repeated until the duration of the constant Interval 45 (setpoint) equal to the duration of the second interval 46a (actual value) is.

In Fig. 3 ist der Fall dargestellt, der sich ergibt, wenn die Oszillatorfrequenz des Oszillators 4 zu hoch ist, daß Rückwärts-und Vorwärtszählen des Hauptzählers 12 also eine geringere Zeitdauer tb beansprucht, als die erwähnten 10 ms des konstenten Zeitintervalls. Dieser Fall tritt auf, wenn dem gewünschten Sender eine niedrigere Oszillatorfrequenz als die des gerade empfangenen Senders(+ZF) entspricht. Auf Grund der unterschiedlichen Impulsbreiten der Impulse 45 und 46b tritt an dem Ausgang 26b des UND-Gatters 26 der Differenzimpulse 47b auf. Während der Zeitdauer des Differenzimpulses 47b sind die beiden symbolisch gedachten Schalter 30 und 31 geschlossen, wodurch die -Kondensatoren 32 und 33 entladen werden. Dieser Vorgang wiederholt sich periodisch Auf der Leitung 35 bildet sich nunmehr eine Gleichspannung aus, die durch den Tiefpaß 7 geglättet und dem Oszillator 4 als eine dessen Frequenz erniedrigende Abstimmspannung zugeführt wird. Als Folge davon werden die Differenzimpulse 47b schmaler, bis die Impulsbreiten 45 und 46b gleich sind (Sollwert und Istwert stinmen überein). Damit ist die Abstimmung auf den gewünschten Sender erreicht.In Fig. 3, the case is shown which results when the oscillator frequency of the oscillator 4 is too high that the main counter is counting down and up 12 therefore takes up a shorter period of time tb than the 10 ms of the constant Time interval. This case occurs when the desired station has a lower Oscillator frequency than that of the currently received transmitter (+ ZF). Because of the different pulse widths of pulses 45 and 46b occurs at the output 26b of the AND gate 26 of the difference pulses 47b. During the duration of the differential pulse 47b, the two symbolically imagined switches 30 and 31 are closed, whereby the capacitors 32 and 33 are discharged. This process is repeated periodically on the line 35 now forms a DC voltage that is generated by the low-pass filter 7 smoothed and the oscillator 4 as a tuning voltage lowering its frequency is fed. As a result, the difference pulses 47b become narrower until the Pulse widths 45 and 46b are the same (setpoint and actual value agree). In order to tuning to the desired station is achieved.

Die in Fig. 2 und 3 gezeigte graphische Darstellung dient zur Verdeutlichung der Entstehung der Differenzimpulse 47a, 47b.The graphic representation shown in FIGS. 2 and 3 is used for clarification the emergence of the difference pulses 47a, 47b.

Tatsächlich tritt an dem Ausgang 16a der Teilerstufe 16 während des konstanten Zeitintervalls eine logische "0" und danach eine logische 1 auf. Es erscheint an dem Ausgang 23 des FLT9-Gatters 20 während des gesamten Zählvorganges des Hauptzählers 12, eine logische "O" und danach eine logische "1".In fact occurs at the output 16a of the divider 16 during the constant time interval a logical "0" and then a logical 1. It appears at the output 23 of the FLT9 gate 20 during the entire counting process of the main counter 12, a logical "O" and then a logical "1".

Es wurde bisher vorausgesetzt, daß die Abstimmung auf einen gewünschten Sender dadurch erfolgt, daß der Nebenzähler 9 auf eine dem gewünschten Sender bzw. Kanal zugeordnete Zahl gesetzt wird.It was previously assumed that the vote on a desired Transmitter takes place in that the secondary counter 9 is set to one of the desired transmitter or Channel assigned number is set.

Es ist jedoch auch eine manuelle Abstimmung mittels eines nicht dargestellten Drehknopfes möglich. Zu diesem Zweck werden bei der Drehung des Abstimmknopfes Zählimpulse erzeugt und dem Zählt in gang 36 des Nebenzählers 9 zugeführt. Dessen Zählerstand wird jeweils zu Beginn einer Meßperiode in den Hauptzähler 12 übernommen, und der Empfänger wird-in der beschriebenen Weise auf den dem neuen Zählerstand zugeordneten Sender abgestimmt. Es erfolgt also eine digitale Abstimmung in diskreten Frequenzschritten.However, it is also a manual vote by means of a not shown Rotary knob possible. For this purpose, counting pulses are generated when the tuning knob is turned generated and fed to the counter in gear 36 of the secondary counter 9. Its counter reading is transferred to the main counter 12 at the beginning of a measuring period, and the Receiver is assigned to the new counter reading in the manner described Channel tuned. So there is a digital tuning in discrete frequency steps.

Beispielsweise erfolgt die digitale Abstimmung bei UKW in einem Frequenzraster von 50 kHz, bei Mittelwelle und tangwelle 9 kHz und bei Kurzwelle 5 kHz. Die Genauigkeit, mit der die Oszillatorfrequenz des Oszillators 4 eingehalten wird, hängt von der Genauigkeit des Quarzoszillators 15 und der Länge der Meßperiode ab. Beispielsweise beträgt im Kurzwellenbereich bei einer 2uarzoszillatorfrequenz von 10 NHz die maximale Abweichung nur 100 Hz.For example, VHF digital voting takes place in a frequency grid of 50 kHz, with medium wave and tang wave 9 kHz and with short wave 5 kHz. The precision, with which the oscillator frequency of the oscillator 4 is maintained, depends on the Accuracy of the crystal oscillator 15 and the length of the measuring period. For example is the maximum in the short wave range at a 2-quarto oscillator frequency of 10 NHz Deviation only 100 Hz.

Eine eventuelle Asynchronität zwischen der Frequenz des Quarzoszillators und der Frequenz des Oszillators 4 wird ausgeregelt, weil sich in jedem Fall der Funkt einstellt, wo die beiden in Fig. 2 erwähnten Impulse gleich sind. Die Frequenz des Oszillators kann beispielsweise zu 1,6384 PEz gewählt werden, weil dann die Zeitdauer von 10 ms für das konstante Zeitintervall nicht entschlüsselt zu werden braucht (21 = 16384). Die Zeitdauer von 10 ms ist deshalb vorteilhaft, weil in dieser Zeit sich die Frequenz des Oszillators 4 nur unwesentlich verändern kann und die Häufigkeit der Vergleiche der beiden Zeitintervalle bei einem Sende rwe chsel eine sehr schnelle Nachregelung der Abstimmspannung zuläßt.Any asynchronicity between the frequency of the crystal oscillator and the frequency of the oscillator 4 is regulated, because in each case the funct sets where the two pulses mentioned in Fig. 2 are equal. The frequency of the Oscillator can be chosen to be 1.6384 PEz, for example, because then the duration of 10 ms for the constant time interval does not need to be decrypted (21 = 16384). The duration of 10 ms is advantageous because it takes this time the frequency of the oscillator 4 can change only insignificantly and the frequency the comparisons of the two time intervals in the event of a change of senders a very fast one Adjustment of the tuning voltage allows.

Die den Wellenbereichen zugeordneten Zahlen, die deren Komperator 18 zugeführt werden, sind beispielsweise wie folgt gewählt: NW = 90 und LW = 90 und K = 50. Im MW-Bereich zählt also bei dem gewünschten Kanal Nr. 25 der Hauptzätler 12 von 25 rückwärts bis auf Null und danach vorwärts bis zum Zählerstand 90, bis der Komperator 18 Gleichheit feststellt, wodurch das zweite Zeitintervall beendet ist.The numbers assigned to the wavebands and their comparator 18 are supplied, for example, are selected as follows: NW = 90 and LW = 90 and K = 50. In the MW range, the main counter counts for the desired channel 25 12 from 25 backwards to zero and then forwards to counter reading 90, to the comparator 18 determines equality, whereby the second time interval ends is.

In Fig. 4 ist eine Schaltung dargestellt, mittels derer bei manueller Abstimmung durch Drehen des Abstimmknopfes Zählimpulse für den Nebenzähler 9 erzeugt werden können. Der nicht dargestellte Abstimmknopf ist mit einer Lochscheibe 38 verbunden, die sich zusammen mit dem Abstimmknopf dreht. Die Lochscheibe 38 ist zwischen einer lichtemittierenden Diode 37 und einem Fototransistor 39 angeordnet. Der Emitter des Fototransistors 39 ist über einen Widerstand 40 mit der Basis eines Transistors 41 verbunden, in dessen Kollektorzweig ein Arbeitswiderstand 42 liegt. Der Kollektor ist mit dem Eingang eines Gatters 43 verbunden. Zur Unterdrückung von Impuls spitzen kann ein Kon--densator 44 vorgesehen werden.In Fig. 4 a circuit is shown by means of which in manual Voting generated by turning the tuning button counting pulses for the secondary meter 9 can be. The tuning button, not shown, has a perforated disk 38 connected, which rotates together with the tuning knob. The perforated disk 38 is arranged between a light emitting diode 37 and a phototransistor 39. The emitter of the phototransistor 39 is connected to the base of a resistor 40 Connected transistor 41, in the collector branch of which a load resistor 42 is located. The collector is connected to the input of a gate 43. To oppression A capacitor 44 can be provided for pulse peaks.

Bei Drehung der Lochscheibe fällt Licht auf den Fototransistor 39, wodurch dieser Strom zieht. Der Strom gelangt zum Transistor 41 und verursacht einen Spannungsabfall an dem Arbeitswiderstand 42. In der beschriebenen Art entstehen also an der Klemme 36 Impulse, die dem Nebenzähler 9 zugeführt werden. Die Anzahl der Impulse ist davon abhängig, wie weit der Äbstimmknopf und damit die Lochscheibe gedreht wird. Die Impulse werden von dem Nebenzähler 9 gezahlt, dessen Zählerstand sich dadurch ändert. Auf Grund des neuen Zählerstandes erfolgt in der oben beschriebenen Art eine Änderung der Frequenz des Oszillators 4 und damit eine Abstimmung auf einen anderen Sender.When the perforated disk is rotated, light falls on the phototransistor 39, whereby this current draws. The current goes to the transistor 41 and causes a voltage drop across the load resistor 42. In the described Art, therefore, pulses are generated at terminal 36, which are fed to the secondary counter 9. The number of impulses depends on how far the tuning button and thus the Perforated disc is rotated. The pulses are counted by the secondary counter 9, its This changes the counter reading. Due to the new count, the type described above a change in the frequency of the oscillator 4 and thus a Tuning to another station.

Claims (25)

Patentansprüche Claims t1.J Abstimmschaltung für Hochfrequenz-berlagerungsempfäner mit einem Oszillator, dessen Frequenz zur Abstimmung auf gewünschte Sender oder Kanäle durch eine Abstimmspannung veränderbar ist, dadurch gekennzeichnet, daß ein sich periodisch wiederholender Vergleich zweier Zeitintervalle (45, 46a; 45, 46b) vorgesehen ist, von denen das erste Zeitintervall (45) konstant und das zweite Zeitintervall (46a, 46b) durch die Zählzeit eines programmierbaren, die Oszillatorschwingungen zahlenden Hauptzählers (12) bestimmt ist, dem die Oszillatorschwingungen über eine in Abhängigkeit des zugehörigen Wellenbereiches prograr.ierbare Teilerstufe (8) zugeführt sind, und daß die Zählzeit des Hau?tzählers (12) die für das Abzählen einer durch den gewünschten Sender bzw. Kanal bestimmten Anzahl von Oszillatorschwingungen erforderliche Zeit ist, und daß aus den öei den ergleic auftretenden Zeitdifferenzen die Abstimmspannung erzeugt wird, welche die Frequenz des Oszillators (4) in eine die Zeitdifferenz verringernden Sinn verändert.t1.J Tuning circuit for high-frequency heterodyne receivers with a Oscillator whose frequency is used to tune to the desired station or channels a tuning voltage is changeable, characterized in that a periodically repeated comparison of two time intervals (45, 46a; 45, 46b) is provided, of which the first time interval (45) is constant and the second time interval (46a, 46b) by the counting time of a programmable one that pays the oscillator oscillations Main counter (12) is determined to which the oscillator oscillations are dependent on a the associated wave range programmable divider stage (8) are supplied, and that the counting time of the main counter (12) is that for counting one by the required transmitter or channel specific number of oscillator oscillations Is time, and that the tuning voltage is derived from the same time differences that occur is generated, which converts the frequency of the oscillator (4) into a time difference diminishing sense changed. 2. Abstimmschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die gezählte Anzahl der Oszillatorschwingungen en die Summe einer de:n gewünschten Sender zugeordneten Zahl und einer dem zugehörigen Wellenbereich zugeordneten Zahl ist. 2. tuning circuit according to claim 1, characterized in that the counted number of oscillator oscillations en the sum of one de: n desired Number assigned to the transmitter and a number assigned to the associated waveband is. 3. Abstimmschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der Hauptzähler (12) zu Beginn des Vergleichs auf die dem gewünschten Sender bzw. Kanal zugeordnete Zahl gesetzt ist. 3. tuning circuit according to claim 2, characterized in that the main counter (12) at the beginning of the comparison for the desired transmitter or Channel assigned number is set. 41 Abstimmschaltung nach Anspruch 3, dadurch gekennzeichnet, daß der Hauptzähler (12) während des Abzählens derjenigen Anzahl von Oszillatorschwingungen, die gleich der dem gewünschten Sender bzw. Kanal zugeordneten Zahl ist, als Rückwärts-Zähler geschaltet ist. 41 tuning circuit according to claim 3, characterized in that the main counter (12) while counting that number of oscillator oscillations, which is equal to the number assigned to the desired transmitter or channel, as a downward counter is switched. 5. Abstimmschaltung nach Anspruch 4, dadurch gekennzeichnet, daß der Hauptzähler während des Abzählens derjenigen Anzahl von Oszillatorschwingungen, die gleich der dem Wellenbereich zugeordneten Zahl ist, als Vorwärts-Zähler geschaltet ist. 5. tuning circuit according to claim 4, characterized in that the main counter while counting the number of oscillator oscillations, which is the same as the number assigned to the waveband is switched as an up counter is. 6. Abstimmschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die dem Wellenbereich zugeordnete Zahl einem Komperator (18) zugeleitet ist, der den Zählerstand des Hauptzählers (12) mit der gespeicherten Zahl vergleicht und ein das Ende der Zählzeit des Hauptzählers (12) kennzeichnendes Steuersignal erzeugt.6. tuning circuit according to claim 5, characterized in that the the number assigned to the waveband is fed to a comparator (18) which has the Compare the count of the main counter (12) with the stored number and enter the end of the counting time of the main counter (12) characterizing control signal generated. 7. Abstimmschaltung nach Angruch 6, dadurch gekennzeichnet, daß die jeweilige Betriebsart des Hauptzählers (12) durch einen der beiden stabilen Zustände eines Flip-Flops (13) bestimmt ist. 7. tuning circuit according to Angruch 6, characterized in that the respective operating mode of the main counter (12) through one of the two stable states a flip-flop (13) is intended. 8. Abstimmschaltung nach Anspruch 7, dadurch gekennzeichnet, daß das Flip-Flop (13) durch ein aus dem Zählerstand Null des =.auptzählers (12) abgeleitetes oteuersignal in den einen stabilen Zustand gekippt ist.8. tuning circuit according to claim 7, characterized in that the Flip-flop (13) by one derived from the count zero of the main counter (12) oteuersignal has flipped into a stable state. 9. Abstimmschaltung nach Anspruch 7, dadurch gekennzeichnet, daß das Flip-Flop (13) am Ende der Zählerzeit des Hauptzahlers (12) in den anderen stabilen Zustand gekippt ist. 9. tuning circuit according to claim 7, characterized in that the flip-flop (13) at the end of the counter time of the main payer (12) in the other stable State is tilted. 10. Abstimmschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Zeitdifferenzen durch Impulse (47a, 47b) dargestellt sind, deren Impulsbreite (Impulsdauer) (ta, tb) ein Maß für die Größe der Zeitdifferenz ist.10. tuning circuit according to claim 1, characterized in that the time differences are represented by pulses (47a, 47b), the pulse width of which (Pulse duration) (ta, tb) is a measure of the size of the time difference. 11. Abstimmschaltung nach Anspruch 10, dadurch gekennzeichnet, daß ein Digital-Analogwandler zur Erzeugung der Abstimmspannung aus den Impulsen vorgesehen sind.11. tuning circuit according to claim 10, characterized in that a digital-to-analog converter is provided to generate the tuning voltage from the pulses are. 12. Abstimmschaltung nach Anspruch 11, dadurch gekennzeichnet, daß die Impulse (47a), die in dem Fall auftreten, daß das konstante Zeitintervall (45) kleiner als das zweite Zeitintervall (46a) ist, einem ersten Digital-Analogwandler zugeführt sind, der eine die Frequenz des Oszillators (4) erhöhende Abstimmspannung erzeugt.12. tuning circuit according to claim 11, characterized in that the pulses (47a) which occur in the event that the constant Time interval (45) is smaller than the second time interval (46a), a first digital-to-analog converter are supplied, the one the frequency of the oscillator (4) increasing tuning voltage generated. 13. Abstimmschaltung nach Anspruch 11, dadurch gekennzeichnet, daß die Impulse (47b) die in dem Fall auftreten, daß das konstante Zeitintervall (45) größer als das zweite Zeitintervall (46b) ist, einem zweiten Digital-Analogwandler zugeführt sind, der eine die Frequenz des Oszillators (4) verringernde Abstimnspannung erzeugt.13. tuning circuit according to claim 11, characterized in that the pulses (47b) that occur in the event that the constant time interval (45) is greater than the second time interval (46b), a second digital-to-analog converter are supplied, the tuning voltage reducing the frequency of the oscillator (4) generated. 14. Abstimmschaltung nach Anspruch 3, dadurch gekennzeichnet, daß den Stellen der Zahl des gewünschten Kanals bzw. Senders je eine programmierbare Zählerstufe (9a, 9b) zugeordnet ist, die über eine Eingabe- und Codiervorrichtung auf einen durch die Ziffern der zugeordneten Stelle bestimmten Zählerstand gesetzt sind, und daß die Zählerstände der Zählerstufen (9a, 9b) zu Be-Sinn jedes Vergleiches in die Zählerstufen (12a, 12b) des die Oszillatorschwingungen zählenden Hauptzählers (12) übernommen werden.14. tuning circuit according to claim 3, characterized in that the digits of the number of the desired channel or station each have a programmable one Counter stage (9a, 9b) is assigned, which has an input and coding device is set to a counter reading determined by the digits of the assigned position are, and that the counter readings of the counter stages (9a, 9b) for Be-sense of each comparison into the counter stages (12a, 12b) of the main counter that counts the oscillator oscillations (12) can be adopted. 15. Abstimmschaltung nach Anspruch 14, dadurch gekennzeichnet, daß die Zählerstufen (9a, 9b) zu einer Zählerkette zusammengeschaltet sind und einen Nebenzähler (9) bilden, und daß dem Nebenzähler (9) manuell von der Bedienungsperson erzeugte Impulse zuführbar sind.15. tuning circuit according to claim 14, characterized in that the counter stages (9a, 9b) are interconnected to form a counter chain and one Form secondary counter (9), and that the secondary counter (9) manually by the operator generated pulses can be supplied. 16. Abstimmschaltung nach Anspruch 15, dadurch gekennzeichnet, daß eine Anzeigevorrichtung (19) zur optischen Darstellung des Zählerstandes des Nebenzählers (9) vorgesehen ist.16. tuning circuit according to claim 15, characterized in that a display device (19) for the visual display of the counter reading of the secondary counter (9) is provided. 17. Abstimmschaltung nach Anspruch 15, dadurch gekennzeichnet, daß die Impulse durch.Drehung eines Abstimmknopfes des Hochfrequenztberlagerungsempfängers erzeugt werden, wobei jeweils nach Drehung um einen bestimmten Drehwinkel ein Signal auftritt.17. tuning circuit according to claim 15, characterized in that the impulses by turning a tuning button of the high-frequency heterodyne receiver are generated, each after rotation around a certain Rotation angle a signal occurs. 18. Abstimmschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das konstante Zeitintervall (45) durch einen Quarzoszillator (15) mit nachgeschalteter Teilerstufe (16) erzeugt wird, und daß am Ausgang der Teilerstufe (16) Rechtecksignale auftreten, deren beide möglichen Pegel die logischen digitalen Signale "1" und 11011 darstellen.18. tuning circuit according to claim 1, characterized in that the constant time interval (45) by a quartz oscillator (15) with a downstream Divider stage (16) is generated, and that at the output of the divider stage (16) square-wave signals occur, the two possible levels of which are the logical digital signals "1" and 11011 represent. 19. Abstimmschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das konstante Zeitintervall (45) 10 ms lang ist.19. Tuning circuit according to claim 1, characterized in that the constant time interval (45) is 10 ms long. 20. Abstimmschaltung nach Anspruch 1, dadurch zekennzeichnet, daß ein von der Wellenbereichsurnschaltung (3) angesteuerter Codierer (5) zur digitalen Einstellung des Teilungsverhältnisses der programmierbaren Teilerstufe (8) vorgesehen ist.20. Tuning circuit according to claim 1, characterized in that an encoder (5) controlled by the waveband switching circuit (3) for digital Setting of the division ratio of the programmable divider stage (8) is provided is. 21. Abstimmschaltung nach Anspruch 9, dadurch gekennzeichnet, da3 ein erstes UND-Gatter (20) vorgesehen ist, dessen einer Eingang (22) von dem Flip-Flop (13) angesteuert ist, welches nach dem Rückwärtszählen des Hauptzählers (12) bei Erreichen des Zählerstandes Null durch diesen Zählerstand gesetzt wird, wodurch dem einen Eingang (22) des W{D-Gatters (20) eine logische "1" zugeführt wird, und dessen anderer Eingang (21) von dem Komperator (18) bei Erreichen der Gleichheit zwischen der dem Wellenbereich zugeordneten Zahl und dem Zählerstand des Hauptzählers (12) ebenfalls mit einer logischen "1" angesteuert ist.21. Tuning circuit according to claim 9, characterized in that da3 a first AND gate (20) is provided, one input (22) of which from the flip-flop (13) is controlled, which after counting down the main counter (12) at Reaching the counter reading zero is set by this counter reading, whereby one input (22) of the W {D gate (20) is supplied with a logic "1", and its other input (21) from the comparator (18) when equality is reached between the number assigned to the waveband and the count of the main counter (12) is also controlled with a logical "1". 22. Abstimmschaltung nach Anspruch 21, dadurch gekennzeichnet, daß der Ausgang (23) des UND-Gatters (20) über einen Inverter (27) -mit dem einen Eingang eines zweiten UND-Gatters (25) und direkt mit dem einen Eingang (26a) eines dritten UND-Gatters (26) verbunden ist.22. Tuning circuit according to claim 21, characterized in that the output (23) of the AND gate (20) via an inverter (27) -with one input a second AND gate (25) and directly to one input (26a) of a third AND gate (26) is connected. 23. Abstimmschaltung nach Anspruch 22, dadurch gekennzeichnet, daß die das konstante Zeitintervall (45) darstellenden Rechteckimpulse dem zweiten Eingang (25a) des zweiten UND-Gatters (25) direkt und dem zweiten Eingang des dritten UND-Gatters (26) über einen Inverter (28) zugeführt sind.23. Tuning circuit according to claim 22, characterized in that the square-wave pulses representing the constant time interval (45) to the second input (25a) of the second AND gate (25) directly and the second input of the third AND gate (26) are supplied via an inverter (28). 24. Abstimmschaltung nach Anspruch 23, dadurch gekennzeichnet, daß die das konstante Zeitintervall (45) darstellenden echteckimpulse und die Ausgangssignale des ersten UND-Gatters (20) den beiden Eingängen eines vierten UND-Gitters (24) zugeführt sind, durch dessen Ausgangssignal der Hauptzähler (12) gesetzt und die Teilerstufe (16) zurückgesetzt wird.24. tuning circuit according to claim 23, characterized in that the real corner pulses representing the constant time interval (45) and the output signals of the first AND gate (20) the two inputs of a fourth AND gate (24) are supplied, set by the output signal of the main counter (12) and the Divider stage (16) is reset. 25. Abstimmschaltung nach Anspruch 24, dadurch lekennzeictnet, daß die an den Ausgängen (25b, 26b) des zweiten (25) und dritten UND-Gatters (26) auftretenden Spannungen Kondensatoren (32, 33) auf- oder entladen, wodurch über einen tiefpaß (7) die Abstimmspannung erzeugt wird.25. Tuning circuit according to claim 24, characterized in that lekennzeictnet those occurring at the outputs (25b, 26b) of the second (25) and third AND gate (26) Voltages capacitors (32, 33) are charged or discharged, whereby a low-pass filter (7) the tuning voltage is generated.