DE2506351C3 - Bistabile elektronische Schaltungsanordnung - Google Patents
Bistabile elektronische SchaltungsanordnungInfo
- Publication number
- DE2506351C3 DE2506351C3 DE2506351A DE2506351A DE2506351C3 DE 2506351 C3 DE2506351 C3 DE 2506351C3 DE 2506351 A DE2506351 A DE 2506351A DE 2506351 A DE2506351 A DE 2506351A DE 2506351 C3 DE2506351 C3 DE 2506351C3
- Authority
- DE
- Germany
- Prior art keywords
- output
- input
- memory
- state
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318522—Test of Sequential circuits
- G01R31/318525—Test of flip-flops or latches
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/013—Modifications of generator to prevent operation by noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
Speichers hat, wird diese Aufgabe gemäß der Erfindung
durch die kennzeichnenden Merkmale des Hauptanspruches gelöst
Im folgenden wird die Erfindung anhand der Zeichnung näher erläutert welche ein bevorzugtes
Ausführungsbeispiel der erfindungsgemäßen Vorrichtung darstellt
Dabei ist folgendes vorauszuschicken: Ein logisches Automatisierungssystem hat üblicherweise Endschaltungen,
welche eine eigene Verzögerung zwischen dem Steuersignal und dem Ansprechen des Ausganges
haben. So ist z. B. ein elektrisches System, das auf eine
Anlage Ober ein Relais wirkt, nicht imstande, eine Steuermaßnahme durchzuführen, wenn die elektrische
Steuerung der Relaisspule nicht über die Mindesten- is Sprechzeit des Relais ansteht die meist einige
Millisekunden beträgt
Wenn Tr die Mindestansprechzein der Endschaltung
ist kann irgendein Pulssignal mit geringerer Dauer als Tr sicher keine Steuerungsmaßnahme auslösen. Man
kann also kurzzeitige Pulssignale zur Überprüfung der
Wirksamkeit der verschiedenen Teile des Systems auch während des Betriebes benutzen, ohne dabei unechte
Maßnahmen auszulösen. Es genügt, wenn die zu überprüfenden Teile auf solche kurzzeitigen Impulse
ansprechen wie auf tatsächliche Steuersignale. Während dies im allgemeinen bei den logischen Operatoren der
Fall ist, welche normale logische Operationen aus Summe, Produkt, Negierung und Kombinationen daraus
ausführen, haben die normalen, als Speicher verwendeten bistabilen Schaltungsanordnungen die Tendenz, als
Antwort auf Eingangspulssignale permanente Ausgangssignale zu geben, und sie können daher mit der
genannten Methode nicht überprüft werden.
Die Erfindung besteht nun in einer als Speicher zu verwendenden, bistabilen elektronischen Schaltungsanordnung,
die im normalen Betriebszustand (beispielsweise mit dem Speicherausgang im logischen Zustand
»0«) die am Eingang X anstehenden Pulssignale S unterscheidet und sich verschieden verhält, je nachdem
es sich um tatsächliche Steuerimpulse oder um Prüfimpulse handelt.
Die tatsächlichen Steuerimpulse erzeugen die stabile
Umschaltung des Speicherausgangs in den Steuerungszustand (z. B. in den Zustand »1«).
Die Prüfimpulse, deren Dauer geringer als diejenige der normalen SET-Impulse ist, erzeugen die Umschaltung
des Ausgangs in den Zustand »1« und bringen als Bestätigung der Stabilität des erreichten Zustandes
nach einer kleiner als Tn ausgelegten Zeit den Speicher
in den Anfangszustand zurück. Eine Schaltungsanordnung, welche dies ausführen kann, wird nachstehend
anhand der F i g. 1 beschrieben.
Die im Beispiel gezeigten logischen Tort gehören zu den integrierten Stromkreisen des Komplementär-MOS-Typs;
es ist aber klar, daß die gleichen Funktionen auch von logischen Operatoren anderer, an sich
bekannter Typen ausgeführt werden können. Es sei noch bemerkt, daß die logischen Mittel, welche die
Prüfimpulse an den Eingang anlegen und am Ausgang überprüfen, nicht gezeigt und beschrieben sind, da sie an
sich bekannt sind.
Die erfindungsgemäße Vorrichtung besteht aus:
- zwei Eingängen Xund Kfür die Signale S(SET) und
Λ (RESET) (in positiver Logik);
- einem Ausgang Z für das Ausgangssignal Q (in positiver Logik);
— einer bistabilen Schaltung als HilfsSpeicher mit den
beiden über Kreuz verbundenen Toren A\ und A2,
mit einem SET-Eingang At-i und einem RESET-Eingang
A2-S und einem Vorzugsausgang /4t-3 für das
SET-Signal;
— einer ersten Verzögerungsschaltung, bestehend aus einem Kondensator C1 und einem Widerstand R 1,
die mit dem SET-Eingang A^-i des Hilfsspeichers
verbunden ist und die Umschaltung von »0« auf »1« um eine Zeit T' sowie die Umschaltung von »1« auf
»0« um eine Zeit T"verzögert;
— einer zweiten Verzögerungsschaltung, bestehend aus einem Kondensator CZ einem Widerstand RZ,
einer Diode D 2 und einem Tor Bi, dessen Eingang
mit dem Ausgang des Hilfsspeichers verbunden ist und die die Umschaltung von »0« auf »1« um eine
Zeit T2 verzögert, die größer ist als 7"'und 7™und die
Umschaltung von »1« auf »0« um eine vernachlässigbare Zeit verzögert die im Beispiel auf die Diode
D 2 zurückzuführen ist, die beim Leitendwerden die Wirkung der Zeitkonstante R2 — C2 aufhebt;
— einem ersten logischen Operator, bestehend aus einem Tor B2, dessen Ausgang B2-A mit dem
Ausgang der Vorrichtung verbunden ist und dessen Ausgangssignal als_ logisches Produkt aus dem
negierten Signal R des RESET-Signals R am Eingang Y der Vorrichtung und aus dem Ausgang
des zweiten Verzögerers, also aus den beiden an den Eingängen B2S und ft-6 anstehenden Signalen
erhalten wird;
— einer dritten Verzögerungsschaltung, bestehend aus
einem Kondensator C3, einem Widerstand R3 und
einer Diode D 3, wobei die Verzögerungsschaltung mit Z und B2A verbunden ist und die Umschaltung
von »0« auf »1« um eine Zeit Tz und die Umschaltung
von »1« auf »0« um eine vernachlässigbare Zeit verzögert;
— einem zweiten logischen Operator, bestehend aus einem Tor &, dessen Ausgang mit dem Eingang der
ersten Verzögerungsschaltung und mit dem Eingang der ersten Verzögerungsschaltung und mit dem
RESET-Eingang des Hilfsspeichers verbunden ist, also Bs-XQ mit R 1 und A2S, und dessen Ausgangssignal
aus der Summe des SET-Signals S am Eingang X der Vorrichtung und dem Ausgangssignal der
dritten Verzögerungsschaltung, also aus der Summe der beiden an B3-S und ft-9 anstehenden Signale
erhalten wird.
In der folgenden Beschreibung der Wirkungsweise der Vorrichtung ist angenommen, daß sich in der normalen
Betriebsstellung alle Signale, S, R und Q, im Zustand »0«
befinden.
Es sei nun angenommen, daß am Eingang Xein Signal
S (SET-Steuersignal) in Pulsform erscheint, dessen
Dauer T, geringer ist als T2 und größer als T1 1. Nach
Ablauf der Zeit T\ erscheint das SET-Signal am Eingang A\-\ des Hilfsspeichers und dessen Ausgang
A\-3 schaltet auf den Zustand »1« um, auch wenn am Eingang A2-% das RESET-Steuersignal vorhanden ist,
weil der Ausgang >4i-3 für das SET-Signal bevorzugt ist.
Nach Ablauf der Zeit T1 verschwindet das RESET-Signal
am Eingang A2-6, während am Eingang Ai-I das
SZT-Signal verbleibt. Der Ausgang Λι-3 verbleibt im
Zustand »1« in stabiler Weise. Nach Ablauf der Zeit T2
geht auch der Ausgang ßi-3 der zweiten Verzögerungsschaltung in den Zustand »1« über und schaltet also das
Ausgangssignal Q am Ausgang Z in den Zustand »1«. Auf diese Weise kann man die Umschaltung des Signals
Q als Folge eines Steuersignals S(SET) am Eingang X überprüfen.
Es muß nun überprüft werden, ob dieser Zustand stabil ist, d. h. ob nach Verschwinden des SET-Signals
das Selbsthaltesystem der bistabilen Vorrichtung funktioniert. Hierzu genügt es zu überprüfen, ob der
zweite logische Operator, also das Tor &, funktioniert, dessen Aufgabe es ist, am Ausgang Z der Vorrichtung
das SET-Signal zu ersetzen, welches am Eingang X der Vorrichtung verschwinden kann, ohne daß eine
Änderung des geschalteten Zustandes eintritt.
Der zweite Teil der Überprüfung geht wie folgt vor sich: Nach Ablauf der Zeitdauer T3 des Signals Q im
Zustand »1« geht auch der Eingang By9 in den Zustand
»1« über, und wenn der zweite logische Operator funktioniert, geht auch der Ausgang /fe-lO in den
Zustand »1« über. Während nun die erste Verzögerungsschaltung den SET-Eingang des Hilfsspeichers für
eine nicht geringere Zeit als Ti" im Zustand »0« hält, empfängt der RESET-Eingang A2-S das Steuersignal
sofort. Somit geht der Ausgang Ai-3 in den Zustand »0«
zurück, und da die zweite und dritte Verzögerungsschaltung bei dieser Umschaltung eine vernachlässigbare
Verzögerung ergeben, kehrt das Signal Q in den »O«-Zustand zurück und ebenso die Anschlüsse #3-9,
&-10 und A2-6. Mit anderen Worten, das Verschwinden
des Ausgangssignales Q nach Ablauf einer Zeit Tj dient zur Überprüfung der ordnungsgemäßen Arbeitsweise
der Vorrichtung auch für den Fall, daß tatsächlich am Eingang Xem SET-Steuersignal vorhanden ist
Angenommen, das S-Signal habe eine Dauer, die langer ist als T2 +T3. In diesem Falle geht das
Ausgangssignal der dritten Verzögerungsschaltung am Eingang B3-9 in den Zustand »1« über, während das
r, S-Signal noch vorhanden ist, d. h. also während das
SET-Steuersignal noch am Eingang Ai-I des Hilfsspeichers ansteht. Somit kann die Umschaltung des
Ausgangs Ai-3 des Hilfsspeichers auf »0« nicht erfolgen,
da dieser Ausgang für das S-Signal bevorzugt ist. Der
in Zustand »1« bleibt also stabil in der Kette der drei
Verzögerungsschaltungen und am Ausgang Z vorhanden.
Die Wiederherstellung des Zustandes »0« des Speichers kann erst erfolgen, wenn das Ä-Signal am
Eingang Y, das bisher auf »0« war, auf »1« umschaltet. Der erste logische Operator, also das Tor Bi, dessen
Eingänge in negativer Logik arbeiten, schaltet den Ausgang Q auf »0« um. Wenn nun das /{-Signal auf »0«
zurückkehrt, kehrt der Ausgang Q auf »1« zurück, aber
da am Eingang X kein S-Signal vorhanden ist verhält
sich die Vorrichtung wie im zweiten Teil der Überprüfung, d. h. nach einem Verbleib im Zustand »1«
für die Dauer T3 kehrt der Ausgang Q endgültig in den
Zustand »0« zurück.
Wenn das an die Vorrichtung angeschlossene logische System eine Verzögerungszeit rrbeim Ansprechen der Endschaltungen hat so muß zur Erreichung der
Aufgaben der Erfindung die dritte Verzögerungsschaltung so ausgelegt sein, daß T3 kleiner ist als Tr. In diesem
Falle, und wenn T3 kleiner ist als T2 und größer als Ti',
kann der als Prüfsignal verwendete Impuls eine Dauer gleich T3 haben.
Claims (4)
1. Bistabile elektronische Schaltungsanordnung zur Verwendung als Speicher in logischen Automat!- s
sierungssystemen, die auch während des Normalbetriebes überprüfbar ist, mit einem Eingang für das
Stell-Steuersignal, einem Eingang für das Rückstell-Steuersignal und einem Ausgang für das Ausgangssignal des Speichers, dadurch gekennzeich-
net, daß die Schaltungsanordnung im wesentlichen
besteht aus:
— einer bistabilen Schaltung als Hilfsspeicher (A\,
Ai) m'1 einem Steuereingang (A2S) und einem
Ausgang (A\-3);
— einer ersten Verzögerungsschaltung (CX, RX),
deren Ausgang mit dem Steuereingang (A\-\) des HilfsSpeichers verbunden ist und die die Umschaltung von »O« auf »1« um eine Zeit 7V und
die Umschaltung von »1« auf »0« um eine Zeit 71" verzögert;
— einer zweiten Verzögerungsschaltung (C2, R 2,
Dl, B\), deren Eingang mit dem Ausgang (A\-3)
des Hilfsspeichers verbunden ist und die die Umschaltung ihres Ausgangs von »O« auf »1«
um eine Zeit T2 verzögert, die größer ist als 71'
und 7Ί";
— einem ersten logischen Operator (B2), dessen
Ausgang (B2-A) mit dem Ausgang (Z) der
Schaltungsanordnung verbunden ist und dessen Ausgangssignal als logisches Produkt aus dem
negierten Signal (R) des Rückstell-Steuersignals (R) am Eingang (Z) der Schaltungsanordnung
und dem Ausgang der zweiten Verzögerungsschaltung erhalten wird;
— einer dritten Verzögerungsschaltung (C 3, R 3, B3), deren Eingang mit dem Ausgang des ersten
logischen Operators (B 2) verbunden ist und die die Umschaltung ihres Ausgangs von »0« auf »1«
um eine Zeit T3 verzögert, die kleiner ist als Tr
(— Mindestansprechzeit der Endschaltungen);
— einem zweiten logischen Operator (B3), dessen
Ausgang (B3-XQ) mit dem Eingang der ersten
Verzögerungsschaltung und mit dem Wiederherstellungseingang (Ai-6) des Hilfsspeichers ver- «
bunden ist und deren Ausgangssignal als logische Summe aus dem Steuersignal (S) am Eingang (X)
der Schaltungsanordnung und dem Ausgangssignal der dritten Verzögerungsschaltung erhalten
wird.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die genannten logischen Operatoren aus zu integrierten Stromkreisen des
Komplementär-MOS-Typs gehörenden elektronischen Toren bestehen.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Verzögerungsschaltungen aus ÄC-Gliedern bestehen, die vorzugsweise ebenfalls als integrierte Schaltungen ausgeführt sind.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die von der
dritten Verzögerungsschaltung erzeugte Verzögerung (T3) gleich der Dauer des Prüfimpulses ist, der
an den Eingang (X) der Schaltungsanordnung angelegt wird.
Die Erfindung betrifft eine bistabile elektronische Schaltungsanordnung zur Verwendung als Speicher in
logischen Automatisierungssystemen.
In den logischen Automatisierungssystemen wird häufig als Speicher eine bistabile Schaltungsanordnung
verwendet, die eine bestimmte binäre Information — »0« oder »1« — für eine beliebige Zeit speichern kann.
Für solche Speicherfunktionen dienen z. B. bistabile Relais mit doppelter Steuerung und bistabile elektronische Multivibratoren. Die Umschaltung des Speichers
vom Zustand »0« zum Zustand »1« und umgekehrt wird durch an die Eingänge des Speichers angelegte
Steuersignale hervorgerufen. In der Technik sind verschiedenen Ausführungen solcher Schaltungsanordnungen bekannt, die sich vor allem im Steuerungsverfahren unterscheiden. Im allgemeinen handelt es sich
aber grundsätzlich um bistabile Stromkreise, weshalb im folgenden von einer solchen Schaltungsanordnung
ausgegangen wird.
Die Schaltungsanordnung enthält einen Eingang für ein logisches Stellsigna! 5(SET) des Speichers, welches
die Umschaltung des Ausgangssignals Q des Speichers in den logischen Zustand »1« hervorruft Der Speicher
verbleibt in diesem Zustand auch nach dem Verschwinden des Eingangssignals S. Der Ausgang Q des
Speichers kehrt dagegen in den Zustand »0« zurück, wenn am zweiten Eingang ein Wiederherstellungssignal
R (RESET) erscheint Für den Fall, daß Signale gleichzeitig an beiden Eingängen vorhanden sind, kann
man das Ausgangssignal für SET als bevorzugt wählen, so daß der Ausgang sicher den Zustand »1« annimmt,
oder man kann auch das Ausgangssignal für RESET als bevorzugt wählen, so daß der Ausgang sicher den
Zustand »0« annimmt.
In einigen Automatisierungssystemen wird eine Reihe von wichtigen Steuerungsmaßnahmen, z. B. zum Schutz
der zu kontrollierenden Anlage, gerade durch die Umschaltung des Speichers von einem Normalbetriebszustand (beispielsweise vom Zustand »0«) in einen
Steuerungszustand (beispielsweise in den Zustand »1«) veranlaßt. Die Sicherheit der Steuerungsmaßnahme ist
also von der Wirksamkeit des Speichers abhängig, da eine Störung, welche den Speicher verhindert, in den
Zustand »1« umzuschalten und in diesem Zustand auch nach dem Verschwinden des SET-Signals stabil zu
verbleiben, die ordnungsgemäße Steuerungsmaßnahme verhindert.
Die bekannten bistabilen Schaltungsanordnungen können während des Normalbetriebes nicht überprüft
werden, ohne daß eine ungewollte Steuerungsmaßnahme ausgelöst oder die Sicherheit von Maßnahmen
beeinträchtigt wird, die während der Überprüfung tatsächlich erforderlich werden sollten.
Der Erfindung liegt die Aufgabe zugrunde, eine bistabile Schaltungsanordnung zur Verwendung als
Speicher in logischen Automatisierungssystemen derart auszubilden, daß ihre Funktion auch während des
Normalbetriebes überprüft werden kann; dabei soll überprüft werden können, ob eine stabile Umschaltung
vom Normalbetriebszustand auf den Steuerungszustand eintreten kann, ohne daß infolge der Überprüfung
unechte Steuerungsmaßnahmen ausgelöst werden und ohne die Sicherheit eventueller tatsächlicher, während
der Überprüfung erforderlicher Steuerungsmaßnahmen zu beeinträchtigen.
Ausgehend von einer solchen Schaltungsanordnung, welche einen Eingang für das Rückstell-Steuersignal
(SET), und einen Ausgang für das Ausgangssignal des
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT49300/74A IT1004381B (it) | 1974-03-15 | 1974-03-15 | Dispositivo elettronico bistabile verificabile durante il servizio |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2506351A1 DE2506351A1 (de) | 1975-09-18 |
DE2506351B2 DE2506351B2 (de) | 1981-06-11 |
DE2506351C3 true DE2506351C3 (de) | 1982-05-27 |
Family
ID=11270262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2506351A Expired DE2506351C3 (de) | 1974-03-15 | 1975-02-14 | Bistabile elektronische Schaltungsanordnung |
Country Status (10)
Country | Link |
---|---|
US (1) | US3970873A (de) |
BE (1) | BE825909A (de) |
CA (1) | CA1030608A (de) |
CH (1) | CH586976A5 (de) |
DE (1) | DE2506351C3 (de) |
ES (1) | ES435128A1 (de) |
FR (1) | FR2264427B1 (de) |
GB (1) | GB1497745A (de) |
IT (1) | IT1004381B (de) |
NL (1) | NL177961C (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4742247A (en) * | 1985-04-26 | 1988-05-03 | Advanced Micro Devices, Inc. | CMOS address transition detector with temperature compensation |
US5541882A (en) * | 1995-01-09 | 1996-07-30 | Texas Instruments Incorporated | Method of performing a column decode in a memory device and apparatus thereof |
US20090067616A1 (en) * | 2007-09-07 | 2009-03-12 | Kerby William Suhre | CAN echo cancellation level shifter |
TR201917294A2 (tr) | 2019-11-07 | 2021-05-21 | Univ Istanbul Teknik | Tersi̇ni̇r ve korunumlu kapilardan yararlanilarak cmos devrelerde oluşan eş zamanli hatalarin tamami̇yle tespi̇ti̇ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3870953A (en) * | 1972-08-01 | 1975-03-11 | Roger Boatman & Associates Inc | In circuit electronic component tester |
US3833853A (en) * | 1973-04-13 | 1974-09-03 | Honeywell Inf Systems | Method and apparatus for testing printed wiring boards having integrated circuits |
-
1974
- 1974-03-15 IT IT49300/74A patent/IT1004381B/it active
-
1975
- 1975-01-02 US US05/537,849 patent/US3970873A/en not_active Expired - Lifetime
- 1975-01-20 CA CA218,237A patent/CA1030608A/en not_active Expired
- 1975-01-30 NL NLAANVRAGE7501108,A patent/NL177961C/xx not_active IP Right Cessation
- 1975-02-14 GB GB6308/75A patent/GB1497745A/en not_active Expired
- 1975-02-14 DE DE2506351A patent/DE2506351C3/de not_active Expired
- 1975-02-25 BE BE2054172A patent/BE825909A/xx unknown
- 1975-02-25 FR FR7506503A patent/FR2264427B1/fr not_active Expired
- 1975-02-27 ES ES435128A patent/ES435128A1/es not_active Expired
- 1975-03-05 CH CH274375A patent/CH586976A5/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
FR2264427A1 (de) | 1975-10-10 |
BE825909A (fr) | 1975-06-16 |
IT1004381B (it) | 1976-07-10 |
NL177961B (nl) | 1985-07-16 |
CA1030608A (en) | 1978-05-02 |
NL7501108A (nl) | 1975-09-17 |
NL177961C (nl) | 1985-12-16 |
DE2506351B2 (de) | 1981-06-11 |
DE2506351A1 (de) | 1975-09-18 |
ES435128A1 (es) | 1977-02-01 |
US3970873A (en) | 1976-07-20 |
FR2264427B1 (de) | 1980-01-11 |
GB1497745A (en) | 1978-01-12 |
CH586976A5 (de) | 1977-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3200894C2 (de) | ||
EP0007579B1 (de) | Schaltungsanordnung zur Überwachung des Zustands von Signalanlagen, insbesondere von Strassenverkehrs-Lichtsignalanlagen | |
DE2059797B1 (de) | Taktversorgungsanlage | |
DE3032568C2 (de) | Generator für Taktsignale mit durch Befehlssignale steuerbarer Periodenlänge | |
DE2506351C3 (de) | Bistabile elektronische Schaltungsanordnung | |
EP0033125B1 (de) | Schaltkreis für ein D-Flip-Flop | |
DE2505662C2 (de) | Vorrichtung zur Überprüfung der Funktionsfähigkeit eines an einer logischen Steuereinheit gehörenden Zeitgebers | |
DE69636198T2 (de) | Logische schaltungen | |
DE2602169C2 (de) | Schaltungsanordnung zum zyklischen Erzeugen einer signaltechnisch sicheren Folge von Steuerimpulsen | |
DE2907682C2 (de) | Schaltungsanordnung zum Speichern der Phasenlage einer Wechselspannung | |
EP0193943A1 (de) | Schaltungsanordnung zur Störbefreiung von Binären Datensignalen in einem digitalen Übertragungssystem | |
DE2415103C3 (de) | Schaltungsanordnung für die Phasensynchronisierung von Rechteckimpulstaktgeneratoren | |
DE2931414C2 (de) | Schalteinrichtung für eine Sicherheitsanlage | |
DE2616186C3 (de) | Verfahren zur Prüfung des Speicherteiles einer Steuereinrichtung für eine Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage | |
DE2758776C2 (de) | Elektrische Übertragungsanlage, insbesondere Wechsel-, Gegen- oder Lautsprechanlage | |
DE3531033C2 (de) | ||
DE3813816C2 (de) | Torschaltung | |
DE1282693C2 (de) | Schaltungsanordnung zur UEberwachung eines aus mehreren bistabilen Stufen bestehenden elektronischen Impulszaehlers | |
DE2716530A1 (de) | Einrichtung zum ueberwachen eines oder mehrerer elektrischer signale | |
DE1188647B (de) | Schaltungsanordnung zur Unterdrueckung von Prellimpulsen | |
DE1616026A1 (de) | Schaltungsanordnung zur Signalisierung von Zustandsaenderungen | |
DE2327671A1 (de) | Schalt8ngsanordnung zur unterdrueckung von stoerimpulsen | |
DE2331592B2 (de) | Alarmanlage | |
DE19707512C1 (de) | Verfahren und Vorrichtung zum Regenerieren/Substituieren eines Taktpulses auf einen Ausgangspuls | |
DE2361680B2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
OGA | New person/name/address of the applicant | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |