DE2506351B2 - Bistabile elektronische Schaltungsanordnung - Google Patents
Bistabile elektronische SchaltungsanordnungInfo
- Publication number
- DE2506351B2 DE2506351B2 DE2506351A DE2506351A DE2506351B2 DE 2506351 B2 DE2506351 B2 DE 2506351B2 DE 2506351 A DE2506351 A DE 2506351A DE 2506351 A DE2506351 A DE 2506351A DE 2506351 B2 DE2506351 B2 DE 2506351B2
- Authority
- DE
- Germany
- Prior art keywords
- output
- input
- memory
- state
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318522—Test of Sequential circuits
- G01R31/318525—Test of flip-flops or latches
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/013—Modifications of generator to prevent operation by noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
Speichers hat, wird diese Aufgabe gemäß der Erfindung durch die kennzeichnenden Merkmale des Hauptanüpruches
gelöst
Im folgenden wird die Erfindung anhand der Zeichnung näher erläutert, welche ein bevorzugtes
Ausführungsbeispiel der erfindungsgemäßen Vorrichtung darstellt
Dabei ist folgendes vorauszuschicken: Ein logisches Automatisierungssystem hat üblicherweise Endschaltungen,
welche eine eigene Verzögerung zwischen dein Steuersignal und dem Ansprechen des Ausganges
haben. So ist z. B. ein elektrisches System, das auf eine Anlage über ein Relais wirkt, nicht imstande, eine
Steuermaßnahme durchzuführen, wenn die elektrische Steuerung der Relaisspule nicht über die Mindestan-Sprechzeit
des Relais ansteht, die meist einige Millisekunden beträgt
Wenn Tr die Mindestansprechzeit der Endschaltung
ist kann irgendein Pulssignal mit geringerer Dauer als Tr sicher keine Steuerungsmaßnahme auslösen. Man
kann also kurzzeitige Pulssignale zur Überprüfung der Wirksamkeit der verschiedenen Teile des Systems auch
während des Betriebes benutzen, ohne dabei unechte Maßnahmen auszulösen. Es genügt wenn die zu
überprüfenden Teile auf solche kurzzeitigen Impulse ansprechen wie auf tatsächliche Steuersignale. Während
dies im allgemeinen bei den logischen Operatoren der Fall ist welche normale logische Operationer aus
Summe, Produkt, Negierung und Kombinationen daraus ausführen, haben die normalen, als Speicher verwendete.n
bistabilen Schaltungsanordnungen die Tendenz, al·: Antwort auf Eingangspulssignale permanente Ausgangssignale
zu geben, und sie können daher mit der genannten Methode nicht überprüft werden.
Die Erfindung besteht nun in einer als Speicher zu verwendenden, bistabilen elektronischen Schaltungsanordnung,
die im normalen Betriebszustand (beispielsweise mit dem Speicherausgang im logischen Zustand
»0«) die am Eingang X anstehenden Pulssignale S unterscheidet und sich verschieden verhält, je nachdem
es sich um tatsächliche Steuerimpulse oder um Prüfimpulse handelt
Die tatsächlichen Steuerimpulse erzeugen die stabile Umschaltung des Speicherausgangs in den Steuerungszustand
(z. B. in den Zustand»!«).
Die Prüfimpulse, deren Dauer geringer als diejenige der normalen SET-lmpulse ist, erzeugen die Umschaltung
des Ausgangs in den Zustand »1« und bringen als Bestätigung der Stabilität des erreichten Zjstandes
nach einer kleiner als T, ausgelegten Zeit den Speicher in den Anfangszustand zurück. Eine Schaltungsanordnung,
welche dies ausführen kann, wird nachstehend anhand der F i g. 1 beschrieben.
Die im Beispiel gezeigten logischen Tore gehören ?.u
den integrierten Stromkreisen des Komplen.entär-MOS-Typs; es ist aber klar, daß die gleichen Funktionen
auch von logischen Operatoren anderer, an sich bekannter Typen ausgeführt werden können. Es sei
noch bemerkt, daß die logischen Mittel, welche die Prüfimpulse an den Eingang anlegen und am Ausgang
überprüfen, nicht gezeigt und beschrieben sind, da sie an sich bekannt sind.
Die erfindungsgemäße Vorrichtung besieht aus:
— zwei Eingängen Xund V'für die Signale .S(SET) und
/?(RESET)(in positiver Logik);
- einem Ausgang '/- für das Ausgangssignal Q (in
positiver Logik);
— einer bistabilen SchaJtung als Hiltsspeicher mit den beiden über Kreuz verbundenen Toren A\ und Ai,
mit einem SET-Eingang A\-\ und einem RESET-Eingang Ar6 und einem Vorzugsausgang A\-i für das
SET-Signal;
— einer ersten Verzögerungsschaltung, bestehend aus
einem Kondensator C1 und einem Widerstand R 1,
die mit dem SET-Eingang A\-l des HilfsSpeichers verbunden ist und die Umschaltung von »0« auf »1«
um eine Zeit T'sowie die Umschaltung von »1« auf »0« um eine Zeit T"verzögert;
— einer zweiten Verzögerungsschaltung, bestehend aus einem Kondensator C 2, einem Widerstand R 2,
einer Diode D 2 und einem Tor Bi, dessen Eingang
mit dem Ausgang des HilfsSpeichers verbunden ist und die die Umschaltung von »0« auf »1« um eine
Zeit T2 verzögert die größer ist als Fund T"und die
Umschaitung von »1« auf »0« um eine vernachlässigbare Zeit verzögert, die im Beispiel auf die Diode
D 2 zurückzuführen ist die beim Leitendwerden die Wirkung der Zeitkonstante R2 — C2 aufhebt;
— einem ersten logischen Operator, bestehend aus einem Tor B2, dessen Ausgang Bi-4 mit dem
Ausgang der Vorrichtung verbunden ist und dessen Ausgangssignal als_ logisches Produkt aus dem
negierten Signal R des RESET-Signals R am Eingang V der Vorrichtung und aus dem Ausgang
des zweiten Verzögerers, also aus den beiden an den Eingängen B2-S und B2-6 anstehenden Signalen
erhalten wird;
— einer dritten Verzögerungsschaltung, bestehend aus einem Kondensator Ci, einem Widerstand R 3 und
einer Diode D 3, wobei die Verzögerungsschaltung mit Z und B2-A verbunden ist und die Umschaltung
von »0« auf »1« um eine Zeit Ti und die Umschaltung von »1« auf »0« um eine vernachlässigbare Zeit
verzögert;
— einem zweiten logischen Operator, bestehend aus einem Tor Bz, dessen Ausgang mit dem Eingang der
ersten Verzögerungsschaltung und mit dem Eingang der ersten Verzögerungsschaltung und mit dem
RESET-Eingang des Hilfsspeichers verbunden ist, also Bi-XQ mit R 1 und A2-f>, und dessen Ausgangssignal
aus der Summe des SET-Signals 5 am Eingang X der Vorrichtung und dem Ausgangssignal der
dritten Verzögerungsschaltung, also aus der Summe der beiden an B3-S und Ö3-9 anstehenden Signale
erhalten wird.
In der folgenden Beschreibung der Wirkungsweise der Vorrichtung ist angenommen, daß sich in der normalen
Betriebsstellung alle Signale, 5. Rund Q, im Zustand »0« befinden.
Es sei nun angenommen, daß am Eingang A"ein Signal
(SET-Steuersignal) in Pulsform erscheint, dessen Dauer T1 geringer ist als T2 und größer als Γι'. Nach
Ablauf der Zeit 77 erscheint das SET-Signal am Eingang A\-\ des Hilfsspeichers und dessen Ausgang
/4i-3 schaltet auf den Zustand »1« um, auch wenn am Eingang A7-6 das RESET-Steuersignal vorhanden ist,
weil der Ausgang ,4,-3 für das SET-Signal bevorzugt ist.
Nach Ablauf der Zeit T1 verschwindet das RESET-Signal
am Eingang A2-f>, während am Eingang At-\ das
SET-Signal verbleibt. Der Ausgang 4|-3 verbleibt im Zustand »1« in stabiler Weise. Nach Ablauf der Zeit T2
geht auch der Ausgang ßr3 der /weiten Verzögerungsschaltung in den Zustand »1« über und schaltet also das
Ausgangssignal ζ) am Ausgang Z in den Zustand »1«. Auf diese Weise kann man die Umschaltung des Signals
Q als Folge eines Steuersignals 5(SFT) am Eingang X überprüfen.
Es muß nun überprüft werden, ob dieser Zustand stabil ist, d. h. ob nach Verschwinden des SET-Signals
das Selbsthaltesystem der bistabilen Vorrichtung funktioniert. Hierzu genügt es zu überprüfen, ob der
zweite logische Operator, also das Tor ft, funktioniert, dessen Aufgabe es ist, am Ausgang Z der Vorrichtung
das SET-Signal zu ersetzen, welches am Eingang X der
Vorrichtung verschwinden kann, ohne daß eine Änderung des geschalteten Zustandes eintritt.
Der zweite Teil der Überprüfung geht wie folgt vor sich: Nach Ablauf der Zeitdauer Ti des Signals O im
Zustand »1« geht auch der Eingang B3-9 in den Zustand
»1« über, und wenn der zweite logische Operator funktioniert, geht auch der Ausgang ft-10 in den
Zustand »1« über. Während nun die erste Verzögerungsschaltung den SET-Eingang des Hilfsspeichers für
eine nicht geringere Zeit als T1" im Zustand »0« hält,
empfängt der RESET-Eingang A2-6 das Steuersignal
sofort. Somit geht der Ausgang A,-3 in den Zustand »0« zurück, und da die zweite und dritte Verzögerungsschaltung
bei dieser Umschaltung eine vernachlässigbare Verzögerung ergeben, kehrt das Signal Q in den
»0«Zustand zurück und ebenso die Anschlüsse ft-9, ft-10 und A2-6. Mit anderen Worten, das Verschwinden
des Ausgangssignales Q nach Ablauf einer Zeit T3 dient
zur Überprüfung der ordnungsgemäßen Arbeitsweise der Vorrichtung auch für den Fall, daß tatsächlich am
Eingang X ein SET-Steuersignal vorhanden ist.
Angenommen, das S-Signal habe eine Dauer, die langer ist als T2+T1. In diesem Falle geht das
Ausgangssignal der dritten Verzögerungsschaltung am Eingang ßj-9 in den Zustand »1« über, während das
■-, S-Signal noch vorhanden ist, d. h. also während das SET-Steuersignal noch am Eingang A\-i des Hilfsspeichers
ansteht. Somit kann die Umschaltung des Ausgangs -4r3 des Hilfsspeichers auf »0« nicht erfolgen,
da dieser Ausgang für das S-Signal bevorzugt ist. Der
i;i Zustand »1« bleibt also stabil in der Kette der drei
Verzögerungsschaltungen und am Ausgang Z vorhanden.
Die Wiederherstellung des Zustandes »0« des Speichers kann erst erfolgen, wenn das Λ-Signal am
Eingang Y, das bisher auf »0« war, auf »1« umschaltet. Der erste logische Operator, also das Tor ft, dessen
Eingänge in negativer Logik arbeiten, schaltet den Ausgang Q auf »0« um. Wenn nun das Λ-Signal auf »0«
zurückkehrt, kehrt der Ausgang Q auf »1« zurück, aber
da am Eingang X kein S-Signal vorhanden ist, verhält sich die Vorrichtung wie im zweiten Teil der
Überprüfung, d. h. nach einem Verbleib im Zustand »1« für die Dauer Ti kehrt der Ausgang Q endgültig in den
Zustand »0« zurück.
Wenn das an die Vorrichtung angeschlossene logische System eine Verzögerungszeit Trbeim Ansprechen
der Endschaltungen hat, so muß zur Erreichung der Aufgaben der Erfindung die dritte Verzögerungsschaltung
so ausgelegt sein, daß T3 kleiner ist als Tr. In diesem
Falle, und wenn T3 kleiner ist als 7} und größer als T1'.
kann der als Prüfsignal verwendete Impuls eine Dauer gleich T3 haben.
Claims (4)
1. Bistabile elektronische Schaltungsanordnung zur Verwendung als Speicher in logischen Automatisierungssystemen,
die auch während des Normalbetriebes überprüfbar ist, mit einem Eingang für das
Stell-Steuersignal, einem Eingang für das Rückstell-Steuersignal
und einem Ausgang für das Ausgangssignal des Speichers, dadurch gekennzeichnet,
daß die Schaltungsanordnung im wesentlichen besteht aus:
— einer bistabilen Schaltung als Hilfsspeicher (A1,
Ai) mit einem Steuereingang (A2-6) und einem Ausgang (A\-3);
— einer ersten Verzögerungsschaltung (Ci, Ri),
deren Ausgang mit dem Steuereingang (Ai-I) des
Hüfsspeichers verbunden ist <ind die die Umschaltung
von »O« auf »1« um eine Zeit Ti' und die Umschaltung von »1« auf »0« um eine Zeit
Γι" verzögert;
— einer zweiten Verzögerungsschaltung (C 2, R 2, D2, ß,), deren Eingang mit dem Ausgang (A\-X)
des Hilfsspeichers verbunden ist und die die Umschaltung ihres Ausgangs von »O« auf »1«
um eine Zeit 7} verzögert, die größer ist als Tj'
und Γ,";
— einem ersten logischen Operator (Bi), dessen Ausgang (ft-4) mit dem Ausgang (Z) der
Schaltungsanordnung verbunden ist und dessen Ausgangssignal als logisches Produkt aus dem
negierten Signal (R) des Rückstell-Steuersignals
(R) am Eingang (Z) der Schaltungsanordnung und dem Ausgang der zweiten Verzögerungsschaltung erhalten wird;
— einer dritten Verzögerungsschaltung (CX RX
Bi), deren Eingang mit dem Ausgang des ersten logischen Operators (B2) verbunden ist und die
die Umschaltung ihres Ausgangs von »0« auf »1« um eine Zeit T3 verzögert, die kleiner ist als T,
(= Mindestansprechzeit der Endschaltungen);
— einem zweiten logischen Operator (Bi), dessen Ausgang (03-10) mit dem Eingang der ersten
Verzögerungsschaltung und mit dem Wiederherstellungseingang (/42-6) des Hilfsspeichers verbunden
ist und deren Ausgangssignal als logische Summe aus dem Steuersignal (S) am Eingang (X)
der Schaltungsanordnung und dem Ausgangssignal der dritten Verzögerungsschaltung erhalten
wird.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die genannten logischen Operatoren
aus zu integrierten Stromkreisen des Komplementär-MOS-Typs gehörenden elektronischen
Toren bestehen.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Verzögerungsschaltungen aus flC-Gliedern bestehen, die vorzugsweise
ebenfalls als integrierte Schaltungen ausgeführt sind.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die von der
dritten Verzögerungsschaltung erzeugte Verzögerung (Ti) gleich der Dauer des Prüfimpulses ist, der
an den Eingang (X) der Schaltungsanordnung angelegt wird.
Die Erfindung betrifft eine bistabile elektronische Schaltungsanordnung zur Verwendung als Speicher in
logischen Automatisierungssystemen.
In den logischen Automatisierungssystemen wird
häufig als Speicher eine bistabile Schaltungsanordnung verwendet, die eine bestimmte binäre Information —
■>>0« oder »1« — für eine beliebige Zeit speichern kann.
Für solche Speicherfunktionen dienen z. B. bistabile
Relais mit doppelter Steuerung und bistabile elektronisehe Multivibratoren. Die Umschaltung des Speichers
vom Zustand »0« zum Zustand »1« und umgekehrt wird durch an die Eingänge des Speichers angelegte
Steuersignale hervorgerufen. In der Technik sind verschiedenen Ausführungen solcher Schaltungsanordnungen
bekannt, die sich vor allem im Steuerungsverfahren unterscheiden. Im allgemeinen handelt es sich
aber grundsätzlich um bistabile Stromkreise, weshalb im
folgenden von einer solchen Schaltungsanordnung ausgegangen wird.
Die Schaltungsanordnung enthält einen Eingang für ein logisches Stellsignal 5(SET) des Speichers, welches
die Umschaltung des Ausgangssignals Q des Speichers in den logischen Zustand »1« hervorruft. Der Speicher
verbleibt in diesem Zustand auch nach dem Verschwinden des Eingangssignals 51 Der Ausgang Q des
Speichers kehrt dagegen in den Zustand »0« zurück, wenn am zweiten Eingang ein Wiederherstellungssignal
R (RESET) erscheint. Für den Fall, daß Signale gleichzeitig an beiden Eingängen vorhanden sind, kann
man das Ausgangssignal für SET als bevorzugt wählen, so daß der Ausgang sicher den Zustand »1« annimmt,
oder man kann auch das Ausgangssignal für RESET als bevorzugt wählen, so daß der Ausgang sicher den
Zustand »0« annimmt.
In einigen Automatisierungssystemen wird eine Reihe von wichtigen Steuerungsmaßnahmen, z. B. zum Schutz
der zu kontrollierenden Anlage, gerade durch die Umschaltung des Speichers von einem Normalbetriebszustand
(beispielsweise vom Zustand »0«) in einen Steuerungszustand (beispielsweise in den Zustand »1«)
veranlaßt. Die Sicherheit der Steuerungsmaßnahme ist also von der Wirksamkeit des Speichers abhängig, da
eine Störung, welche den Speicher verhindert, in den Zustand »1« umzuschalten und in diesem Zustand auch
nach dem Verschwinden des SET-Signals stabil zu verbleiben, die ordnungsgemäße Steuerungsmaßnahme
verhindert.
Die bekannten bistabilen Schaltungsanordnungen können während des Normalbetriebes nicht überprüft
werden, ohne daß eine ungewollte Steuerungsmaßnahme ausgelöst oder die Sicherheit von Maßnahmen
beeinträchtigt wird, die während der Überprüfung tatsächlich erforderlich werden sollten.
Der Erfindung liegt die Aufgabe zugrunde, eine bistabile Schaltungsanordnung zur Verwendung als Speicher in logischen Automatisierungssystemen derart auszubilden, daß ihre Funktion auch während des Normalbetriebes überprüft werden kann; dabei soll überprüft werden können, ob eine stabile Umschaltung vom Normalbetriebszustand auf den Steuerungszustand eintreten kann, ohne daß infolge der Überprüfung unechte Steuerungsmaßnahmen ausgelöst werden und ohne die Sicherheit eventueller tatsächlicher, während der Überprüfung erforderlicher Steuerungsmaßnahmen zu beeinträchtigen.
Der Erfindung liegt die Aufgabe zugrunde, eine bistabile Schaltungsanordnung zur Verwendung als Speicher in logischen Automatisierungssystemen derart auszubilden, daß ihre Funktion auch während des Normalbetriebes überprüft werden kann; dabei soll überprüft werden können, ob eine stabile Umschaltung vom Normalbetriebszustand auf den Steuerungszustand eintreten kann, ohne daß infolge der Überprüfung unechte Steuerungsmaßnahmen ausgelöst werden und ohne die Sicherheit eventueller tatsächlicher, während der Überprüfung erforderlicher Steuerungsmaßnahmen zu beeinträchtigen.
Ausgehend von einer solchen Schaltungsanordnung, welche einen Eingang für das Rückstell-Steuersignal
(SFiT). und einen Ausgang für das Ausgangssignal des
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT49300/74A IT1004381B (it) | 1974-03-15 | 1974-03-15 | Dispositivo elettronico bistabile verificabile durante il servizio |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2506351A1 DE2506351A1 (de) | 1975-09-18 |
DE2506351B2 true DE2506351B2 (de) | 1981-06-11 |
DE2506351C3 DE2506351C3 (de) | 1982-05-27 |
Family
ID=11270262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2506351A Expired DE2506351C3 (de) | 1974-03-15 | 1975-02-14 | Bistabile elektronische Schaltungsanordnung |
Country Status (10)
Country | Link |
---|---|
US (1) | US3970873A (de) |
BE (1) | BE825909A (de) |
CA (1) | CA1030608A (de) |
CH (1) | CH586976A5 (de) |
DE (1) | DE2506351C3 (de) |
ES (1) | ES435128A1 (de) |
FR (1) | FR2264427B1 (de) |
GB (1) | GB1497745A (de) |
IT (1) | IT1004381B (de) |
NL (1) | NL177961C (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4742247A (en) * | 1985-04-26 | 1988-05-03 | Advanced Micro Devices, Inc. | CMOS address transition detector with temperature compensation |
US5541882A (en) * | 1995-01-09 | 1996-07-30 | Texas Instruments Incorporated | Method of performing a column decode in a memory device and apparatus thereof |
US20090067616A1 (en) * | 2007-09-07 | 2009-03-12 | Kerby William Suhre | CAN echo cancellation level shifter |
TR201917294A2 (tr) | 2019-11-07 | 2021-05-21 | Univ Istanbul Teknik | Tersi̇ni̇r ve korunumlu kapilardan yararlanilarak cmos devrelerde oluşan eş zamanli hatalarin tamami̇yle tespi̇ti̇ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3870953A (en) * | 1972-08-01 | 1975-03-11 | Roger Boatman & Associates Inc | In circuit electronic component tester |
US3833853A (en) * | 1973-04-13 | 1974-09-03 | Honeywell Inf Systems | Method and apparatus for testing printed wiring boards having integrated circuits |
-
1974
- 1974-03-15 IT IT49300/74A patent/IT1004381B/it active
-
1975
- 1975-01-02 US US05/537,849 patent/US3970873A/en not_active Expired - Lifetime
- 1975-01-20 CA CA218,237A patent/CA1030608A/en not_active Expired
- 1975-01-30 NL NLAANVRAGE7501108,A patent/NL177961C/xx not_active IP Right Cessation
- 1975-02-14 GB GB6308/75A patent/GB1497745A/en not_active Expired
- 1975-02-14 DE DE2506351A patent/DE2506351C3/de not_active Expired
- 1975-02-25 BE BE2054172A patent/BE825909A/xx unknown
- 1975-02-25 FR FR7506503A patent/FR2264427B1/fr not_active Expired
- 1975-02-27 ES ES435128A patent/ES435128A1/es not_active Expired
- 1975-03-05 CH CH274375A patent/CH586976A5/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
FR2264427A1 (de) | 1975-10-10 |
BE825909A (fr) | 1975-06-16 |
IT1004381B (it) | 1976-07-10 |
NL177961B (nl) | 1985-07-16 |
CA1030608A (en) | 1978-05-02 |
NL7501108A (nl) | 1975-09-17 |
NL177961C (nl) | 1985-12-16 |
DE2506351A1 (de) | 1975-09-18 |
ES435128A1 (es) | 1977-02-01 |
US3970873A (en) | 1976-07-20 |
DE2506351C3 (de) | 1982-05-27 |
FR2264427B1 (de) | 1980-01-11 |
GB1497745A (en) | 1978-01-12 |
CH586976A5 (de) | 1977-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3200894C2 (de) | ||
DE2059797B1 (de) | Taktversorgungsanlage | |
DE3032568C2 (de) | Generator für Taktsignale mit durch Befehlssignale steuerbarer Periodenlänge | |
DE2850769A1 (de) | Speicher fuer eine katastrophenschutzschaltung | |
DE2506351C3 (de) | Bistabile elektronische Schaltungsanordnung | |
EP0033125B1 (de) | Schaltkreis für ein D-Flip-Flop | |
DE1199313B (de) | Schaltungsanordnung zum Wahrnehmen und Korrigieren von Datensignalverzerrungen | |
DE2216591C2 (de) | ||
DE2602169C2 (de) | Schaltungsanordnung zum zyklischen Erzeugen einer signaltechnisch sicheren Folge von Steuerimpulsen | |
EP0193943A1 (de) | Schaltungsanordnung zur Störbefreiung von Binären Datensignalen in einem digitalen Übertragungssystem | |
DE19739245A1 (de) | Digitale Schaltung mit einer Filtereinheit zur Unterdrückung von Störimpulsen | |
DE2327671C3 (de) | Schaltungsanordnung zur Unterdruckung von Storimpulsen | |
DE3114230A1 (de) | Schaltungsanordnung zum sicheren betrieb eines zweikanaligen schaltwerkes | |
DE3531033C2 (de) | ||
DE2758776C2 (de) | Elektrische Übertragungsanlage, insbesondere Wechsel-, Gegen- oder Lautsprechanlage | |
DE1282693C2 (de) | Schaltungsanordnung zur UEberwachung eines aus mehreren bistabilen Stufen bestehenden elektronischen Impulszaehlers | |
DE1762388C (de) | Tastbare bistabile Schaltung | |
DE2931414C2 (de) | Schalteinrichtung für eine Sicherheitsanlage | |
DE2548070C2 (de) | Anordnung zum Regenerieren von RZ (return-to-zero)-Signalfolgen | |
DE1588417C (de) | Distanzschutz- oder Differentialschutzrelaisschaltung | |
DE1537266C (de) | Elektronischer Schalter zum Durchschal ten und wahlweisen Abschalten eines gleich gerichteten Signales | |
DE2716530A1 (de) | Einrichtung zum ueberwachen eines oder mehrerer elektrischer signale | |
DE1616026A1 (de) | Schaltungsanordnung zur Signalisierung von Zustandsaenderungen | |
DD142113A1 (de) | Kippschaltung,die durch eine impulskante getriggert wird und gegen metastabile zustaende geschuetzt ist | |
DD241317A1 (de) | Sequentielle schaltungsanordnung mit integrierter fehlererkennung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
OGA | New person/name/address of the applicant | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |