DE2505186C3

DE2505186C3 - Programmierbarer Lesespeicher

Info

Publication number: DE2505186C3
Application number: DE2505186A
Authority: DE
Inventors: Michel Caen Moussie (Frankreich)
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1974-02-15
Filing date: 1975-02-07
Publication date: 1979-07-12
Also published as: IT1031700B; GB1498741A; US3976983A; AU7819775A; DE2505186A1; JPS50120225A; DE2505186B2; NL7501534A; CA1044370A

Description

Die Erfindung betrifft einen Speicher, der mit Hilfe von Schmelzsicherungen programmierbar ist und mindestens eine Matrix von Zeilen und Spalten angeordneten bipolaren Speicherpunkttransistoren enthält, bei denen die Basiselektroden der Speicherpunkttransistoren jeweils einer Spalte über einen Spallenleiter miteinander und mit einer Spaltenadressiervorrichtung verbunden sind und bei denen die Emitter jeweils einer Zeile von Speicherpunkttransistoren über einen Zeilenleiter miteinander und mit einer Zeilenadressiervorrichtung verbunden sind und bei denen die Kollektorelektroden alle mit einer Spannungsquelle verbunden sind.

Ein programmierbarer Lesespeicher mit einer Matrix von bipolaren Speicherpunkttransistoren ist bekannt aus »IEEE Journal of Soiid-State Circuits«, Band SC-5, No. 5 (Oktober 1970), Seiten 196 bis 202, sowie aus der US-PS 37 21 964. Bei diesem bekannten Speicher sind ebenfalls die Basiselektroden der Speicherpunkttransistoren spaltenweise mit einer Spaltenadressiervorrichtung und die Emitter zeilenweise mit einer Zeilenudressiervorrichtung verbunden. Die Programmierung erfolgt hierbei jedoch noch nicht durch Schmelzsicherungen, sondern dadurch, daß bei der Herstellung bestimmte Emitteranschlüsse entsprechend der einzuspeichernden Information offengelassen werden. In Reihe mit den Emittern jeweils einer Zeile von Speicherpunkttransistoren ist direkt bzw. über einen Adressierschalter ein Widerstand angeordnet, der das Vorhandensein oder das Fehlen eines Stroms in der Emitterleitung bei offenem Emitter in eine Spannung umwandelt, die von einer Leseschaltung abgetastet wird. Dieser bekannte Speicher ist also nach der Herstellung nicht mehr ohne weiteres programmierbar, und die Lese- und Adressiersignale haben große Spannungshübe, wodurch die Arbeitsgeschwindigkeit des Speichers begrenzt ist

In der DE-OS 23 00 847 ist eine Matrix von Speicherpunkttransistoren angegeben, bei der die Basiselektroden der Speicherpunkttransistoren jeweils einer Spalte mit einem Spaltenleiter und die Emitter jeweils einer Zeile von Speicherpunkttransistoren über einen Zeilenleiter miteinander verbunden sind. Jeder Emitter ist dabei über eine Schmelzsicherung mit dem zugehörigen Zeilenleiter verbunden, die zum Programmieren des Speichers einzeln unterbrochen werden kann. Die Ansteuerung bzw. Adressierung der Speicherpunkttransistoren sowie die Abnahme des beim Auslesen des Speiehers erzeugten Signals sind nicht angegeben.

Für Verknüpfungsschaltungen mit sehr hoher Schaltgeschwindigkeit wird häufig die sogenannte ECL-Schaltungstechnik verwendet. Dabei wird durch die Verbindung der Emitter mindestens zweier Transistoren ein an den miteinander verbundenen Emittern eingeprägter Strom von einem Transistor auf den anderen umge-

»ehaltet, wobei durch entsprechende Kollektorwiderstände erreicht wird, daß die Transistoren nicht gesättigt arbeiten. Die Anwendung dieser Schaltungstechnik bei den bekannten Speichern, bei denen die Programmierung durch Auftrennen der Emitterzuleilung der einzelnen Speicherpunkttransistoren erfolgt, ist nicht möglich.

Aufgabe der Erfindung ist es, einen programmierbaren Lesespeicher anzugeben, der mit den Adressierschaltungen und Leseschaltungen weitgehend nach dem Prinzip der ECL-Schaltungstechnik arbeitet und bei dem die Transistoren nicht in der Sättigung betrieben werden und die Spannungshübe der logischen Signale klein sind, so daß eine hohe Arbeitsgeschwindigkeit erreicht wird Diese Aufgabe löst die Erfindung dadurch, daß die Kollektoren über die Schmelzsicherungen mit der Spannungsquelle verbunden sind, die beim Programmieren des Speichers eine andere Spannung hat als beim Auslesen, daß die Zeilenleiter über die Zeilenadressiervorrichtung mit je einem Stromgenerator verbunden sind, der zum Programmieren des Speichers >einen höheren Strom liefert als beim Auslesen, daC die Spaltenleiter außer mit je einem Stromgenerator über 'eine Spaltenadressiervorrichtung mit je einem Leseelement mit einer Leseschaltung verbunden sind, die auf die Stromunterschiede in den Spaltenleitern anspricht und Ausgangssignale abgibt, und daß sowohl Zeilenadressiervorrichtung wie Spalienadressiervorrichtung ungesättigt betriebene Stromübernahmeschalter enthalten.

Das Schmelzen der genannten Schmelzsicherung führt somit zu einer Änderung der Impedanz der betreffenden Verbindungsleitung. Da der Stromgenerator einer Zeile einen konstanten Strom liefert, ist der Basisstrom eines adressierten Speicherpunkttransistors etwa gleich dem in den Emitter injizierten Strom bei unterbrochener Schmelzsicherung und wird in dem Verhältnis

+ 1

in

20

verkleinert bei nichtgeschmolzener Schmelzsicherung, wobei β den Stromverstärkungsfaktor des Speicherpunkttransistors darstellt. Es genügt, wenn der Verstär-Ikungskoeffizient des Speicherpunkttransistors größer r, als 1 ist, damit der Zustand der unterbrochenen oder nichtunterbrochenen Schmelzsicherung zu einem erheblichen Impedanzunterschied führt. Wenn der Speicherpunkttransistor adressiert ist, wird dieser Transistor außerhalb des Sättigungsbereiches bei v> inichtunterbrochener Schmelzsicherung, aber in dem Sättigungszustand mit Knilektorstrom gleich Null bei unterbrochener Schmelzsicherung betrieben.

Der Strom eines Leseelements wird von einer Stromquelle der entsprechenden Spalte geliefert, und r. diesem Strom wird der Basisstrom eines Speicherpunktitransistors hitmigefügt. Auf diese Weise empfängt die Leseschaltung über das Leseelement die Summe von ;cwei Strömen, von denen einer zwei verschiedene Intensitäten aufweisen kann, in Abhängigkeit davon, ob mi die Schmelzsicherung des betreffenden Speieherpunkites unterbrochen oder nicht unterbrochen ist. Kein einziger Widerstand wird in die Emitterverbindungen der verschiedenen Transistoren des Speichers eingesetzt, sondern das Auslesen der Information besteht in h-, einer Detektion vor. Strompegeln.

Die Adressierungstransistoren in der Zeilenadressiervorrichtung, die jeweils einen Zeilenleiter ansteuern, an den je eine Zeile von Speicherpunkttransistoren mit den Emittern angeschlossen ist, können entsprechend der ECL-Technik mit ihren Emittern mit dem Zeilenleitar verbunden sein, so daß der Strom des Stromgenerators bei nicht adressierter Zeile zu diesem Adressiertransistor hinfließt Dadurch können sowohl Lese- wie auch Adressiertransistoren in einer Betriebsweise arbeiten, in der sie niemals gesättigt sind, wobei kein einziges Widerstandselement die EntSättigung eines Speicherpunkttransistors, dessen Schmelzsicherung unterbrochen ist nach dem Adressieren dieses Transistors verzögert Der Speicher nach der Erfindung ist also bezüglich seiner Ansteuerung vollständig nach dem Prinzip der ECL-Technik mit gekoppelten Emittern aufgebaut und durch passende Wahl der Spannungsund Strompegel ist es auf diese Weise möglich, Zugriffsund Lesezeiten in der Größenordnung der Fortpflanzungszeiten der Signale in bekannten logischen Schaltungen mit gekoppelten Emittern zu erhalten.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet

Ausführungsbeispiele der Erfindung werden nachstehend an Hand der Zeichnung näher erläutert Es zeigt

Fig. 1 ein Prinzipschaltbild eines Speichers n.ich der Erfindung, insbesondere in bezug auf einen beliebig gewährten Speicherpunkt

F i g. 2 das Blockschaltbild eines Speichers nach der Erfindung,

F i g. 3 das Schaltbild einer Speichervorrichtung nach der Erfindung,

F i g. 4 eine andere Ausführungsform eines Speichers nach der Erfindung,

F i g. 5 ein Prinzipschaltbild eines Speichers nach der Erfindung, insbesondere in bezug auf einen beliebig gewählten Speicherpunkt und

F i g. 6 eine dritte Ausführungsform des Speichers nach der Erfindung.

In Fig. 1 bezeichnet 1 einen Speicherpunkttransistor eines Matrixgebildes mit X χ Υ identischen Transistoren. Der Emitter des genannten Transistors t ist mit einem Zeilenleiter 2 verbunden, an den die Emitter anderer Speicherpunkttransistoren angeschlossen sind. Die Basis des Transistors 1 ist mit einem Spaltenteiter 3 verbunden, während über eine Schmelzsicherung 11 der Kollektor des genannten Transistors 1 rmt einer Vorrichtung 12 verbunden ist, die auf zwei verschiedene Spannungspegel gebracht werden kann.

Der Zeilenleiter 2 wird von einem Generator 5 gespeist, der zwei Ströme mit verschiedenen Intensitäten liefern kann. Die Basis eines Adressiertransistors 6 empfängt Adressierspannungen von einer Vorrichtung 7, während der Emitter des genannten Transistors 6 mit dem Zeilenleiter 2 verbunden ist.

Dk-T Spaltenleiter 3 wird von einem Stromgenerator 4 gespeist. Die Basis eines Adressiertransistors 8 empfängt Adressierspannungen von einer Vorrichtung 9 und der Emitter des genannten Transistors 8 ist mit dem Spaltenleiter 3 verbunden, während der Kollektor dieses Transisiors mit einer Lesevorrichtung 10 verbunden ist.

Die Programmierung des Speiehers erfolgt durch das Leitendwerden des betreffenden Speicherpunkttransislors und infolge der Tatsache, daß der Generator 5 einen Strom liefert, dessen Intensität genügend ist, um die Schmelzsichemg zum Schmelzen zu bringen, falls der Speicherpunkt der Information bei geschmolzener Schmelzsicherung entsprechen muß.

Das Auslesen der Information in dem Speicher erfolgt

durch das Leitendwerden des Speicherpunkttransistors I und des Transistors 8 und durch das Sperren des Transistors 6 mittels an die Sasis-Elektroden der Transistoren 6 und 8 angelegter Adressierspannungen. Wenn die Schmelzsicherung unterbrochen ist, empfängt die Lesevorrichtung 10 einen Strom, der gleich den von den Generatoren 4 und 5 gelieferten Strömen ist. Wenn die Schmelzsicherung nicht unterbrochen ist, empfängt die Auslesevorrichtung 10 einen Strom, der gleich dem vom Generator 4 gelieferten Strom ist, und den Basisstrom des Transistors 1 selbst, der etwa gleich dem vom Generator 5 gelieferten Strom geteilt durch den Verstärkungsfaktor β des Speicherpunkttransistors ist.

Der Speicher enthält Mittel, mit deren Hilfe der Transistor 1 nur leitend gemacht wird, wenn die Zeilen und die Spalte, in der der genannte Transistor angeordnet ist, adressiert ist. Der Transistor 1 ist gesperrt, wenn die Zeile oder die Spalte, in der der ι Γ3Π3ΐ3ίΟΓ

7i!C«i* GuPCSS

F i g. 3 und die nachstehende Beschreibung zeigen die genannten Mittel deutlicher. Das genannte Schaltbild und die genannte Beschreibung beziehen sich auf einen Speicher, der in F i g. 2 im Blockschaltbild dargestellt ist. Das Gebilde ist in einer Halbleitersubstratscheibe angebracht und in einem Halter eingeschlossen. Das Gebilde enthält: eine XV-Matrix von Speicherpunkten 11 eine X-Dekodiervorrichtung 14, eine V-Dekodiervorrichtung 15, eine Programmiervorrichtiing if· und eine Grenzflächenanordnung 17, die Ausgangssignale liefert.

F i g. 3 zeigt eine ΛΎ-Matrix, die Speicherpunkttransistoren 22 enthält, die sich dazu eignen, in Zeilen und Spalten angeordnet zu werden und auf diese Weise eine Speicherstruktur XY zu bilden. Die Spalten sind zu Gruppen vereinigt.

Das dargestellte Gebilde bildet z. B. einen Speicher, dessen Kapazität N Wörter von K Bits ist. Die N Wörter sind über π Zeilen verteilt, wobei jedes Bit zu

einer Gruppe von ■- , oder aber m Spalten gehört. Die

Emitter der Transistoren 22 derselben Zeile sind unmittelbar mit einem Zeilenleiter X verbunden, mit dem die Emitter eines Adressiertransistors 25 und eines Spannungsbegrenzertransistors 26 verbunden sind. Jede Zeile wird von einem Generator 34 gespeist, der zwei Ströme mit verschiedenen Intensitäten liefern kann. Die Kollektoren der Transistoren 25 und 26 sind mit Masse verbunden. Die Basis jedes Adressiertransistors 25 ist mit einer Ausgangsklemme 27 einer nicht dargestellten Adressierungs-Dekodierungsvorrichtung verbunden. Die Basis-Elektroden der Begrenzertransistoren 26 sind mit einem Generator 28 verbunden, der eine konstante Spannung liefert. Die auf diese Weise definierte Zeilenschaltung wird π Male wiederholt.

Die Basis-Elektroden der Transistoren 22 derselben Spalte sind unmittelbar mit einem Spaitenleiter Y verbunden, an den der Emitter eines Lesetransistors 29 und der Emitter eines Bezugsspannungstransistors 21 angeschlossen sind. Die Spalte wird von einem Generator 35 gespeist, der einen konstanten Strom liefert Die Kollektoren der Transistoren 21 sind mit Masse verbunden, während die Kollektoren der Lesetransistoren 29 derselben Gruppe von m Spalten mit derselben Auslesevorrichtung 30 verbunden sind. Die Basis-Elektroden der Transistoren 21 sind mit einem Generator 32 verbunden, der eine konstante Spannung liefert Die Basis jedes Lesetransistors 29 ist mit einem Ausgang 33 einer nicht dargestellten Adressierungs-Dekodierungsvorrichtung verbunden. Die auf diese Weise definierte Spaltenschaltung wird m Male pro Gruppe von Spalten wiederholt.

Eine Schmelzsicherung 23 ist mit jedem Kollektor eines Speicherpunkttransistors 22 in Reihe geschallel. Die Schmelzsicherungen in den Kollektoren der Speicherpunkttransistoren derselben Gruppe von Spalten sind mit einem Punkt 24 verbunden, der entweder eine hohe Spannung zum Einschreiben einer Information oder eine niedrige Spannung zum Auslesen einer Information empfängt. Die Programmierung r>-i .igi durch die Adressierung des Speicherpunkttransislors, dessen Schmelzsicherung geschmolzen werden kann, und dadurch, daß vom Generator 34 ein Strom großer Intensität geliefert wird und daß die an den Punkt 24 ticr betreffenden Gruppe von Spalten angelegte Spannung auf einen genügend hohen Wert gebracht wird, wobei der Spannungsabfall über den durch die Schmelzsiche

Die Information wird dadurch in dem Speicher ausgelesen, daß die an die Punkte 24 angelegte Spannung üuf den niedrigen Pegel gebracht wird und daß die verschiedenen Speicherpunkte adressiert werden, was mit Hilfe der Dekodiervorrichtungen X und Verfolgt.

Nach einer bevorzugten Ausführungsform der Inbetriebsetzung einei Speichers gemäß dem Schaltbild in Γ ig. J, w bei alle Transistoren npn-Transistoren sind, die in einer Siliciumsubstratscheibe integriert sind, werden Spannungen angelegt, die etwa folgende Werte aufweisen und dadurch mit den Ein- 'inrl Ausgängen der peripheren Schaltungen vom ECL-T>ρ vereinbar sind. Der niedrige Pegel der Adressiersignale, die den Basis-Elektroden der Transistoren 25 zugeführt werden, entspricht einer Spannung von -1,4 V, während der hohe Pegel derselben einem Wert von -2,2 V entspricht. Der niedrige Wert der Adressiersignale, die den Basis-Elektroden der Transistoren 29 zugeführt werden, ist gleich -0,8 V, während der hohe Wert dieser Spannung gleich - 1,6 V ist Die vom Generator 28 gelieferte Spannung beträgt —1,8 V und die vom Generator 32 gelieferte Spannung beträgt - 1,2 V. Die an die Punkte 24 angelegte Spannung beträgt —1,6V und diese Spannung wird beim Einschreiben von Information in jeden der benötigten Punkte 24 auf + 5 V gebracht, während das Substrat, in dem die Transistoren integriert sind, auf das negativste Potential, entweder -5,2 V oder das dem Potential der positiven Klemmen der Stromgeneratoren entsprechende Potential, gebracht wird.

Die Adressierung eines Speicherpunktes erf.^gt dadurch, daß der Punkt 27 der entsprechenden Zeilen auf den niedrigeren Pegel und der Punkt 33 der entsprechenden Spalte auf den hohen Pegel gebracht wird. Unter diesen Bedingungen sind die Transistoren 25 und 26 der betreffenden Zeile gesperrt ist der betreffende Speicherpunkttransistor leitend, ist der Transistor 21 der betreffenden Spalte gesperrt und ist der Lesetransistor leitend wobei der letztere Transistor den Strom von dem Generator 35 zuzüglich des Basisstroms des Speicherpunkttransistors empfängt. Die anderen Speicherpunkttransistoren derselben Zeile oder derselben Spalte, sind nicht leitend. Für einen Speicherpunkttransistor, der in einer adressierten Zeile und in einer nicht adressierten Spalte liegt, ist ja die vom Transistor 2i gelieferte Basisspannung gleich — 2 V, während die Basisspannung des Begrenzertransistors 26 der Spalte gleich —1,8 V ist, wobei der nicht adressierte

Transistor derselben Zeile gesperrt bleibt. Für einen Speicherpunkttransistor, der in einer adressierten Spalte und in einer nicht adressierten Zeile liegt, ist andererseits die vom Transistor 29 gelieferte Basisspannung gleich —1,6 V, während die Basisspannung des Adressiertransistors 25 der Spalte —1,4 V beträgt, wobei der nicht adressierte Transistor der adressierten Spalte gesperrt bleibt.

Wenn die Schmelzsicherung 23 eines adressierten Speicherpunkttransistors nicht unterbrochen ist, ist der Basisstrom dieses Transistors gleich

wobei / den vom Generator 34 diesem Transistor gelieferten Strom und β den Stromverstärkungsfaktor dieses Transistors darstellt. Wenn die Schmelzsicherung 2J eines Speicherpunkttransistors unterbrochen ist, ist '!er Basisstrom etwa gleich /. Der Kollektorstrom der Lesetrarsistoren der adressierten Spalten nimmt auf diese Weise zwei Werte an, die von

β + I

verschieden sind, und dieser Unterschied kann von der Vorrichtung 30 detektiert werden.

Zur Programmierung des Speichers wird der Transistors, dessen Schmelzsicherung unterbrochen s« werden soll, adressiert. Der vom Stromgenerator 34 der betreffenden Zeile gelieferte Strom wird während eines Zeitintervalls in der Größenordnung einer Millisekunde auf eine Intensität zwischen 1OmA und 10OmA gebracht wobei der Widerstand der Schmelzsicherung y, einige Hundert Ohm beträgt Zu gleicher Zeit wird der Punkt 23 der betreffenden Gruppe auf eine positive Spannung von etwa 5 V gebracht Die Steuerung des Stromimpulses wird zum Adressieren der Zeilen benutzt Die Steuerung der Erhöhung des Spannungspe- -so gels einer Gruppe von Spalten kann an den Ausgängen über Grenzflächenanordnungen benutzt werden.

Die Auslesespeichervorrichtung nach F i g. 4 enthält Speicherpunkttransistoren I₁ die zwischen den Zeilen und Spalten einer ΛΎ-Matrix angebracht sind. α >

Die Spalten sind zu Gruppen vereinigt, von denen in der Zeichnung zwei dargestellt sind. Der Speicher weist eine Kapazität von N Wörtern und K Bits auf. Die N Wörter sind über N Zeilen verteilt, wobei jedes Bit zu einer Gruppe von —, oder aber m Spalten gehört Die '"

Emitter der Transistoren 1 desselben Zeilenteils sind mit einem Zeilenleiterteil Xu-Xm in der Gruppe A und X\k—Xnk in der Gruppe K verbunden. An jeden Zeilenteil sind die Emitter eines Spannungsbegrenzertransistors 3 angeschlossen. Jeder Zeilenteil wird von einer Stromquelle 4 gespeist die Ströme mit zwei verschiedenen Intensitäten liefern kann. Die Kollektoren der Transistoren 2 und 3 sind mit Erde verbunden. Die Basis jedes Transistors 2 ist mit einem Ausgang 5 so einer nicht dargestellten Dekodiervorrichtung verbunden. Die Basis-Elektroden der Transistoren 3 sind mit einer Spannungsquelle 6 verbunden. Der beschriebene Zeilenteilkreis wird π Male in jeder Gruppe wiederholt

Die Basis-Elektroden der Transistoren 1 derselben b5 Spalte sind unmittelbar mit einem Spaltenleiter Y verbunden, an den die Emitter eines Lesetransistors 7 und eines Bezugstransistors 8 angeschlossen sind. Jede Spalte wird von einer Stromquelle 9 gespeist, die einen konstanten Strom liefert. Die Kollektoren der Transistoren 8 sind geerdet und die Kollektoren der Transistoren 7 derselben Gruppe von m Spalten sind mit derselben Auslesevorrichtung 10 verbunden. Die Basis-Elektroden der Transistoren 8 sind mit der Spannungsquelle 14 verbunden. Die Basis jedes Transistors 7 ist mit einem Ausgang einer nicht dargestellten Dekodiervorrichtung verbunden. Der beschriebene Spaltenteilkreis wird m Male in jeder Gruppe von Spalten wiederholt.

In Reihe mit jedem Kollektor eines Transistors 1 ist eine Schmelzsicherung 12 angeordnet. Die Schmelzsicherungen in den Kollektoren der Speicherpunkttransistoren derselben Gruppe von Spalten sind mit einem Punkt 13 verbunden, der entweder eine hohe Spannung zum Einschreiben von Information oder eine niedrige Spannung zum Auslesen von Information empfängt.

in dem Speicher nach F i g. 4 weisi jede Gruppe also einen Aufbau auf, der dem des Speichers nach F i g. 2 mit einer einzigen Gruppe analog ist. Dies ergibt den Vorteil, daß die Qualität des logischen Signals, das von den Leseelementen empfangen wird, verbessert ist.

In F i g. 5 bezeichnet 1 einen Speicherpunkttransistor eines Matrixgebildes mit X χ Υ identischen Transistoren. Der Emitter des Speicherpunkttransistors 1 ist mit einem Zeilenleiter 2 verbunden, mit dem auf die Emitter der anderen Speicherpunkttransistoren verbunden sind. Die Basis des Transistors 1 ist mit einem Spaltenleiter 3 verbunden. Der Kollektor des Speicherpunkttransistors 1 ist über eine Schmelzsicherung 11 mit einer Spannungsquelle 12 verbunden, die auf zwei verschiedene Spannungspegel gebracht werden kann. Der Zeilenleiter 2 wird von einer Stromquelle 5 über einen Adressiertransistor 6 gespeist, dessen Kollektor mit einem Zeilenleiter verbunden ist. Die Basis des Adressiertransistors 6 empfängt Adressierspannungen von einer Vorrichtung 7. Der Emitter des Transistors 6 empfängt Strom von der Quelle 5. Der Spaltenleiter 3 wird von einer Stromquelle 4 gespeist, die einen konstanten Strom liefert. Die Basis des Adressiertransistors 8 empfängt Adressierspannungen von einer Vorrichtung 9. Der Emitter des Transistors 8 ist mit einem Spaltenleiter 3 und der Kollektor ist mit einer Auslesevorrichtung 10 verbunden.

Der Speicher wird durch das Leitendwerden des Speicherpunkttransistors und infolge der Tatsache programmiert, daß die Stromquelle 5 einen Strom liefert dessen Intensität genügend ist um die Schmelzsicherung zum Schmelzen zu bringen, wenn die Information im Speicherpunkt einer geschmolzenen Scnmelzsicherung entsprechen muß.

Der Speicher wird durch das Leitendwerden eines Speichertransistors einer adressierten Zeile mit Hilfe einer der Basis des Transistors 8 zugeführten Adressierspannung ausgelesen. Wenn die Schmelzsicherung unterbrochen ist empfängt die Auslesevorrichtung 10 einen Strom, der gleich der Summe des von der Stromquelle 4 gelieferten Stromes /_c und des von der Stromquelle 5 gelieferten Stromes I\ multipliziert mit dem Verstärkungsfaktor α des Transistors 6 ist Dieser Strom ist also gleich I_c+ α · /ι- Wenn die Schmelzsicherung nicht unterbrochen ist empfängt die Auslesevorrichtung 10 einen Strom, der gleich der Summe des von der Stromquelle 4 gelieferten Stromes und des Basistromes des Speicherpunkttransistors 1 ist. Der letztere Strom ist gleich α - I\ geteilt durch den Verstärkungsfaktor β des letzteren Transistors.

Die Adressierspannungen sind vorhanden, um den Strom der Stromquelle 5 zu der gewünschten Reihe zu führen und einen Speicherpunkttransistor dieser Reihe in den leitenden Zustand zu bringen, wenn die Spalte, mit der er verbunden ist, adressiert wird, und um diesen Transistor in den riichtleitenden Zustand zu bringen, wenn die Spalte, mit der er verbunden ist, nicht adressiert wird.

Der Speicher nach F i g. 6 enthält die Speicherpunkttransistoren 21, die in Reihen X und Spalten Y angeordnet sind. Die Emitter der Transistoren 21 derselben Zeilen sind direkt mit einem Zeilenleiter X verbunden, mit dem der Kollektor eines Zeilenadressiertransistors 24 verbunden ist. Der Emitter des Transistors 24 ist mit einer Stromquelle 26 verbunden, die einen konstanten Strom abgibt, wenn dieser Transistor 24 mittels eines Signals an seiner Basis durch die Zeilenadressiervorrichtung 29 leitend gemacht wurden isi. Die anderen Zeiieiiauressiertransisiuren sind zu gleicher Zeit gesperrt. Es sind η Zeilen von Speicherpunkttransistoren vorhanden, die mit η Leitern X\ — X_n verbunden sind.

Die Basis-Elektroden der Transistoren 21 aus derselben Spalte sind direkt mit einem Spaltenleiter V verbunden, mit dem der Emitter eines Lesetransistors 22 verbunden isL Jede Spalte wird mittels einer Stromquelle 25 gespeist und ist über einen Widerstand 27 mit der Stromquelle 25 verbunden. Die Kollektoren der Lesetransistoren 22 sind mit einer Auslesevorrichtung 28 verbunden, die mit Mitteln zum Detektieren der Unterschiede der von einem der Transistoren 22 empfangenen Stromintensitäten verbunden ist. Die Basis-Elektroden der Transistoren 22 empfangen die Adressiersignale von einer Spaltenadressiervorrichtung 30, die den Speicherpunkttransistor leitend machen, der mit einer adressierten Spalte verbunden ist und in einer Zeile liegt, der der Strom der Stromquelle 26 zugeführt wird. Es sind m Spalten von Speicherpunkttransistoren vorhanden, die mit m Leitern verbunden sind, die mit Y\ — Y_m bezeichnet sind.

In Reihe mit jedem Kollektor eines Speicherpunkttransistors 21 ist eine Schmelzsicherung 23 angeordnet. Die Schmelzsicherungen sind mit einem Punkt 31 verbunden, dem eine Spannung mit entweder einem hohen Wert zum Einschreiben von Information oder mit einem niedrigen Wert zum Auslesen von Informationen zugeführt werden kann. Der Speicher wird dadurch programmiert, daß ein Speicherpunkttransistor adressiert wird, dessen Schmelzsicherung zum Schmelzen gebracht werden muß und dadurch, daß die Stromquelle 26 einen Strom liefert, dessen Intensität genügend ist, und daß zu gleicher Zeit die Spannung, die dem Punkt 31 zugeführt wird, auf einen genügend hohen Pegel gebracht wird.

Der Speicher wird dadurch ausgelesen, daß die dem Punkt 31 zugeführte Spannung auf ihren niedrigen Pegel gebracht wird und die verschiedenen Speicherpunkte adressiert werden.

Nach einer bevorzugten Ausführungsform der Inbetriebsetzung eines Speichers nach dem Schaltbild der F i g. 6, dessen Transistoren alle vom npn-Typ sind und in einer Siliciumsubstratscheibe integriert sind, werden Spannungen angelegt, die etwa folgende Worte aufweisen.

Der niedrige und der hohe Fegei der Adressiersignale, die den Basis-Elektroden der Transistoren 24 aufgeführt werden, sind etwa -2,4 V bzw. —3,2 V. Der niedrige und der hohe Pegel der Signale, die den Basis- Elektroden der Transistoren 22 zugeführt werden, sind etwa -0,8 V bzw. - 1,6 V. Der Punkt 31 weist eine Spannung von 0 V auf und wird während der Programmierung des Speichers auf + 5 V gebracht. Das Substrat, in dem die Transistoren integriert sind, weist das negative Potential, z. B. - 5,2 V, auf. Der Speicher ist mit den Eingängen und Ausgängen der Schaltungen vom ECL-Typ vereinbar.

Ein Speicherpunkt wird dadurch adressiert, daß die Basis des betreffenden Zeilenadressiertransistors auf einen hohen Pegel gebracht wird, während die anderen Transistoren auf einem niedrigen Pegel bleiben. Die Basis des betreffenden Spalteniesetransistors wird auf einen hohen Pegel gebracht, während die anderen Transistoren auf einem niedrigen Pegel bleiben. Unter den obenstehenden Bedingungen wird der genannte Speicherpunkttransistor leitend sein. Der betreffende Lesetransistor empfängt einen Teil des von der Stromquelle 25 gelieferten Stromes zuzüg'ch des Basisstromes des Speicherpunkttransistors. Die anderen Speicherpunkttransistoren derselben Spalte empfangen keinen Strom von der Stromquelle 26.

Die entsprechenden Zeilenadressiertransistoren sind nichtleitend.

Hierzu 5 Blatt Zeichnungen

Claims

Patentansprüche:

1. Speicher, der mit Hilfe von Schmelzsicherungen programmierbar ist und mindestens eine Matrix von in Zeilen und Spalten angeordneten bipolaren Speicherpunkttransistoren enthält, bei denen die Basiselektroden der Speicherpunkttransistoren jeweils einer Spalte über einen Spaltenleiter miteinander und mit einer Spaltenadressiervorrichtung verbunden sind und bei denen die Emitter jeweils einer Zeile von Speicherpunkttransistoren über einen Zeilenleiter miteinander und mit einer Zeilenadressiervorrichtung verbunden sind und bei denen die Kollektorelektroden alle mit einer ιί Spannungsquelle verbunden sind, dadurch gekennzeichnet, daß die Kollektoren über die Schmelzsicherungen mit der Spannungsquelle verbunden sind, die beim Programmieren des Speishers eine andere Spannung hat als beim Auslesen, daß die Zeilenleitet über die Zeilenadressiervorrichtung mit je einem Stromgenerator verbunden sind, der zum Programmieren des Speichers einen höheren Strom liefert als beim Auslesen, daß die Spaltenleiter außer mit je einem Stromgenerator über eine Spalten-adressiervorrichtung mit je einem Leseelement mit einer Leseschaltung verbunden sind, die auf die Stromunterschiede in den Spaltenleitern anspricht und Ausgangssignale abgibt, und daß sowohl Zeilenadressiervorrichtung wie Spaltenadressier- so vorrichtung ungesättigt betriebene Stromübernahmeschalter enthalten.

2. Speicher nach /-.nsprucw 1, dadurch gekennzeichnet, daß jedes Leseelement durch einen Lesetransistor gebildet wird, d ssen Emitter unmit- si telbar mit dem entsprechenden Spaltenleiter, dessen Basis mit der betreffenden Spaltenadressierejnrichtung und dessen Kollektor mit der Leseschaltung verbunden ist

3. Speicher nach Anspruch 2, dadurch gekennzeichnet, daß mit jedem Lesetransistor ein Bezugsspannungstransistor in Differentialschaltv.ng verbunden ist, dessen Emitter unmitellbar mit dem Spaltenteiler und dessen Basis mit einer konstanten Spannung verbunden ist

4. Speicher nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß jeder Zeilenleiter mit dem Emitter eines Zeilenadressiertransistors verbunden ist, dessen Basis mit einer Zeilenadressiereinrichtung verbunden ist, und daß mit jedem Zeilenadressiertransistor und den Speicherpunkttransistoren einer Zeile ein Spannungsbegrenzertransistor in Differentialschaltung verbunden ist, dessen Emitter unmittelbar mit dem Zeilenleiter und dessen Basis mit einer konstanten Spannung verbunden ist

5. Speicher nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Spalten in Gruppen eingeteilt sind, daß die Kollektoren der Lesetransistoren der Spalten derselben Gruppe miteinander und· derselben Leseschaltung verbunden sind, daß die Schmelzsicherungen in den Kollektorleitungen der Speicherpunkttransistoren jeder Gruppe mit derselben Spannungsquelle und vorzugsweise die Emitter der Speicherpunkttransistoren jeder Gruppe unmittelbar mit einem Zeilenleiterteil verbunden sind, der jeweils mit einer gesonderten Stromquelle und mit dem Emitter eines gesonderten Zeilenadressiertransistors verbunden ist.