DE2054571A1 - Integrierte Halbleiterstruktur und Verfahren zum Herstellen dieser Halbleiterstruktur - Google Patents
Integrierte Halbleiterstruktur und Verfahren zum Herstellen dieser HalbleiterstrukturInfo
- Publication number
- DE2054571A1 DE2054571A1 DE19702054571 DE2054571A DE2054571A1 DE 2054571 A1 DE2054571 A1 DE 2054571A1 DE 19702054571 DE19702054571 DE 19702054571 DE 2054571 A DE2054571 A DE 2054571A DE 2054571 A1 DE2054571 A1 DE 2054571A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- components
- integrated
- structure according
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/051—Etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Bipolar Transistors (AREA)
- Die Bonding (AREA)
- Light Receiving Elements (AREA)
Description
5. November 1970 Dr.Schie/E Docket FI 969058
US Serial No 874729
Anmelderin: International Business Machines Corporation, Armonk, Ν.Ϊ. 10504 (V.St.A.)
Vertreter: Patentanwalt Dr.-Ing. Rudolf Schiering, 703 Böblingen/Württ., Westerwaldweg 4-
Integrierte Halbleiterstruktur und Verfahren zum Herstellen
dieser Halbleiterstruktur
Die Erfindung bezieht sich allgemein auf den integrierten Halbleiteraufbau sowie auf dessen Herstellung. Die Erfindung
bezieht sich insbesondere auf die Zwischenverbindung der beiden planaren Oberflächen eines Halbleiterplättchens.
Es gibt zur Zeit zwei allgemein praktizierte Wege bei der Herstellung von Halbleiterbauelementen.
Bei der ersten Methode werde mehrere Halbleiterbauelemente auf einer Oberfläche eines Plättchens aus Halbleitermaterial
gebildet, das nach der Bildung der Halbleiterbauelemente gespalten oder sonstwie geteilt wird, um zu einer
größeren Anzahl von Halbleiter-Chips zu gelangen. Jedes Chip kann ein Halbleiterbauelement, z. B. einen Transistor,
oder eine Anzahl von Halbleiterbauelementen tragen, die zusammen eine elektrische Schaltung, z. B. eine Speicherzelle
ausmachen.
Bei der zweiten Methode wird, nachdem eine Anzahl von Halbleiterbauelementen auf der Oberfläche eines Haltleiterplättchens
gebildet worden ist, ein diskretes Verdreh-
109821/1791
tungsmuster auf der Plättchenoberfläche entwickelt, um
diejenigen Bauelemente, welche eine günstige Ausführung haben, mit denjenigen Bauelementen zusammenzuschalten,
welche eine unpassende Ausführung haben und welche nicht mit der Schaltung verdrahtet sind. Der zweite Weg wird bei
integrierten Großschaltungen (LSI) benutzt.
Nach der Bildung einer integrierten Schaltung mit einer dieser eben erwähnten Methoden muß die sich ergebende Halbleiterstruktur
zudem elektrisch und auch mechanisch an ein Substrat befestigt werden, um Anschlüsse zu anderen Stromkreiselementen oder Strukturen vorzusehen. Es sind eine Anzahl
von Verbindungssystemen, z. B. Strahllote (beamleads) und die Flying-Lotverbindung (flying lead bonding) bekanntgeworden,
die aber an den übermäßigen Kosten leiden.
Eine der zuverlässigsten Verbindungstechniken ist der Gebrauch eines Lötmittelpolsters (solder pad) nach der am
25. II. 1969 veröffentlichten amerikanischen Patentschrift
3 429 040 der International Business Machines Corporation.
Diese Lötmittelpolster-Verbindungstechnik ist sehr populär geworden, und man bezeichnet damit eingerichtete Systeme
in der Klasse der Halbleiterstrukturen als "Flip-Ghips"-Bauelemente·
Diese Flip-Chip-Technologie entstand wegen der Notwendigkeit
die Lötmittelpolster-Verbindung und die aktiven Bauelemente auf derselben Oberfläche des Halbleiterplättchens
zu plazieren. Da alle aktiven Bauelemente auf der unteren Oberfläche des Plattchens sind, bleibt dabei die
obere Oberfläche des Plättchens ungenutzt und demzufolge vergeudet·
jeder Versuch, Bauelemente auf der oberen Oberfläche des
HalbleiterplättchenB unterzubringen, hat zu dem Erforder-
- 3 109821/1791
nis geführt, diese Bauelemente durch diskrete Verdrahtungen
anzuschließen, was äußerst zeitraubend, kostspielig und unzuverlässig ist.
Trotz dieser Probleme ist es in einigen Anwendungsfällen,
wie bei den optischen Halbleiterbauelementen notwendig geworden, aktive Bauelemente, z. B. lichtempfindliche
Dioden oder lichtemittierende Dioden, auf der oberen Oberfläche des Plättchens mit den damit verbundenen Nachteilen
zu plazieren. Es ist daher ein großer Bedarf nach einer verbesserten Zwischenverbindungstechnik für aktive
Bauelemente auf der oberen Oberfläche eines Plättchens entstanden.
Zu den eben erörterten Fragen kommt noch hinzu, daß die Existenz der erwähnten Probleme durch die Mikrominiaturisierung
begrenzt ist und zwar wegen der Unterbindung wirksamer Schichtungen von Halbleiterplättchen, insbesondere
bei Schaltungen, wo Kombinationen unverträglicher Halbleiterprozesse' (z. B. PNP/NPN oder FET (Bipolar) auftreten.
Ziel der Erfindung ist, eine verbesserte integrierte Halbleiterstruktur
zu schaffen. Ein weiteres Ziel der Erfindung besteht darin, eine verbesserte Halbleiterstruktur
zu schaffen, bei der besondere Mittel für die Zwischenverbindung der beiden planeren Oberflächen eines Halbleiterplättchens
vorgesehen sind.
Ein anderes Ziel der Erfindung besteht in der Schaffung einer Anzahl leitender Pfade durch ein Halbleiterplättchen.
Außerdem besteht ein weiteres Ziel der Erfindung darin, eine verbesserte Fabrikationsmethode für integrierte
Halbleiterstrukturen zu schaffen, in denen elektrisch
- 4 109871/1791
-.zuleitende Pfade zur Zwischenverbindung der "beiden planen
Oberflächen eines Halbleiterplattchens vorhanden sind.
Noch ein anderes Ziel dieser Erfindung besteht darin, verbesserte thermische Dissipationsmittel für integrierte
Halbleiterstrukturen anzugeben. Ferner ist es eine der Erfindung zugrunde liegende Aufgabe, Bauelemente, die auf
der oberen Oberfläche des Plättchens gebildet sind, mit Bauelementen elektrisch zu verbinden, die auf der unteren Oberfläche
des genannten Plättchens gebildet sind.
Eine weitere Aufgabe der Erfindung ist, Bauelemente, die auf der oberen Oberfläche eines Halbleiterplattchens gebildet
sind, mit der unteren Oberfläche des Plättchens elektrisch zu verbinden, wenn dieseswiederum an ein Substrat befestigt ist.
Es ist ein anderes, besonderes Ziel der Erfindung, optische Bauelemente, die auf der oberen Oberfläche eines Halbleiterplattchens
gebildet sind, elektrisch mit dem zugehörigen Schaltungskreis zu verbinden, der auf der unteren Seite
des Plättchens gebildet ist.
Noch ein weiteres Ziel der Erfindung besteht darin, optische Bauelemente, die auf der oberen Oberfläche eines
Halbleiterplattchens gebildet sind, in Bezug auf ein Substrat genau zu positionieren.
Schließlich besteht eine der Erfindung zugrunde liegende" Aufgabe darin, dreidimensional integrierte Halbleiterschaltungen
durch Schichtung bzw. Stapelung einer Anzahl von Halbleiterplättchen ähnlicher oder gemischer Yerfafa,-rensteehnologie
(z. B. NPN, PNP; FET, Bipolar! etc.) zu
bilden.
Die Erfindung betrifft also eine integrierte Halbleiter-
109821/17 91 - 5 -
struktur sowie deren Herstellung, insbesondere verbesserte Mittel zur Zwischenverbindung der beiden planaren Oberflächen
eines Halbleiterplattchens. Um die elektrisch leitenden Zwischenverbindungen durch das Plättchen zu
schaffen, wird bei der Erfindung ein Loch eingeifet, isoliert
und metallisiert. Aktive oder passive Bauelemente können auf jeder oder auf beiden Seiten des Plättchens
gebildet und erfindungsgemaß durch Lötmittelpolster (solder pad) ohne den Gebrauch von Strahl-Loten oder FIying-Lotverbindungen
angeschlossen sein.
Bei der Erfindung ist ein Halbleiterplattchen oder ein
Halbleiter-Ohip auf beiden ebenen Oberflächen mit einer
Oxydschicht bedeckt. Dieses Halbleiterplattchen hat außerdem eine Photoschutzschicht. Photoschutzpräparate und die
Methoden ihrer Anwendung sind an sich bekannt. Entsprechende Bereiche auf den beiden Oberflächen werden selektiv
durch Verwendung optischer Masken mit öffnungen an gewünschten Stellen dem Licht ausgesetzt« Die Photoschutzschicht
wird dann aus allen belichteten Bereichen weggewaschen» und eine Ätzlösung gleichzeitig auf beide ebenen Oberflächen
aufgebracht, um durch die Oxydschicht "Fenster" zu ätzen.
Nachdem durch das Oxyd Löcher geätzt worden sind, wird die verbleibende Photoschutzschicht weggewaschen, Ml die
Oxydschicht jetzt als Maske wirkt, während eine bevorzugte
A'tzlösung auf beiden Oberflächen aufgetragen ist. Die vorteilhafte Ätzlösung ätzt längs besonderer kristallographischer
Ebenen des Halbleiterplättchens, so daß eine höchst bestimmbare Durch-Loch-Struktur geschaffen wird.
Auf einer oder auf beiden Oberflächen des Halbleiterplättchens werden jetzt Bauelemente gebildet und ein MetallisierungsmuBter
angebracht. Die Durch-Löcher werden während dee MetallieierungB-Verfahrensschrittes metallisiert. Die
- 6 109821/1791
bo entstehende Struktur wird außerdem an ein Substrat, z. B. mit Hilfe von Lötmittelpolstern, festgemacht, so daß
komplexere integrierte Strukturen Zustandekommen.
Die Erfindung sei nachstehend an Hand der schematischen Zeichnungen für beispielsweise und vorteilhafte Ausführungsformen näher erläutert·
Fig. 1 stellt einen Ausschnitt einer Querschnittsdarstellung einer vorteilhaften Ausführungsform gemäß der Erfindung dar.
Fig. 2 ist ein Ausschnitt einer Querschnittsdarstellung einer anderen Ausführungsform der Erfindung und zeigt insbesondere
das erfindungsgemäße thermische Dissipationsmerkmal.
Fig. 3 ist eine Draufsicht der Ausführungsform der Erfindung
nach Fig. 2 in der Schnittlinie 3-3.
Fig. 4 bis 7 sind Ausschnitte von Querschnittsdarstellungen
in der Reihenfolge eines HerStellungsablaufplanes, um
den Fabrikationsverlauf bei der Herstellung der leitenden Duroh-Löcher zu zeigen.
Fig. 8 ist eine Draufsicht der in Fig. 5 längs der Linie
8-8 gezeigten Struktur. Sie zeigt die quadratische Sanduhrform des vollständig geätzten Durch-Loches.
Fig. 8A ist eine alternative Ausführungsform. Sie zeigt
das geätzte Durch-Loch in einer kreisförmigen Sanduhr-Konfiguration.
Fig. 9 zeigt einen Ausschnitt einer Querschnittsdarstellung
der Erfindung, in der optische Bauelemente auf der oberen
Oberfläche eines Chips mit einer Abwandlung in der Gestalt
— 7 —
109821/1791
20B4671
des Durch-Loches zu sehen sind.
Fig. 10 zeigt in Querschnittsdarstellung noch eine weitere Ausführungsform der Erfindung im Ausschnitt. Diese Darstellung
zeigt eine Anzahl gestapelter Chips für eine dreidimensionale Integration.
Bei der Beschreibung der Erfindung wird Bezug genommen auf die derzeit benutzte Terminologie und auf die zur Zeit
benutzten Fabrikationsmethoden. Danach versteht man unter einem Plättchen ein dünnes Halbleiterplättchen in der Größen
ordnung von 0,051 bis 0,581 mm Dicke. Dieser Bereich könnte indessen erweitert werden, um dünnere oder dickere Plättchen
mit einzubeziehen. Das Plättchen wird gewöhnlich aus einem monokristallinem Siliciumstab, der gewöhnlich leicht mit
P~-Störstoffen dotiert ist, geschnitten. Andere Halbleitermaterialien,
z. B. Galliumarsenid,sind gleichfalls anwendbar.
Unter Bauelement, aktivem Bauelement oder Schaltungselement
ist hier ein elektronisches Bauteil, z. B. ein Transistor, eine Diode, ein Widerstand usw. zu verstehen, das auf oder
in einer Oberfläche des Plättchens gebildet ist. Meistens werden solche Bauelemente durch Diffusion und oder durch
epitaktisches Niederschlagen hergestellt.
Unter Oxydbeschichtung soll hier vorzugsweise eine Beschichtung
mit Siliciumdioxyd (SiO2) zu verstehen sein, die entweder
durch thermisches Aufwachsen, durch Niederschlagen auf pyrolythischem Wege oder durch Anwendung der Sputtermethode
(Aufsprühen oder Aufdampfen) hergestellt wird.
Nachdem ein Plättchen behandelt worden ist, um Bauelemente auf einer Oberfläche oder auf seinen beiden ebenen Obereinzuschließen,
ist es bereits fertig für die Anwendung der
109821/1791 "8"
Metallisierung und für die Aufteilung in selbständige HaIbleiterchips.
Da die relative Größe der Chips und Plättchen eine willkürliche Konstruktionswahl ist, können bei der Erfindung
Plättchen und Chips austauschbar benutzt werden.
In Fig. 1, welche eine besonders vorteilhafte Ausführungsform der Erfindung im Schnitt zeigt, ist das Plättchen mit
10 bezeichnet. Das Plättchen 10 hat eine ebene obere Oberfläche 12 und eine untere ebene Oberfläche 14 als Träger
für die Transistoren 22 und 24.
Die obere Oberfläche 12 hat eine Beschichtung 16 aus isolierendem Material, z. B. aus Siliciumdioxyd. Die untere
Oberfläche 14 hat eine ähnliche Bedeckung 18 aus Siliciumdioxyd. Diese Lagen aus Oxydschichten werden während der
verschiedenen Maskierungs- und Diffusionsverfahrenßschritte bei der Bildung der Transistoren 22 und 24 angesamjtelt. Aus
Gründen der Darstellung ist auf jeder der planaren Oberflächen eine einzelne Schicht aus Oxyd gezeigt. In der
Praxis wird eine Separatschicht aus Oxyd bei jedem Diffusionsschritt
niedergeschlagen oder aufgetragen, so daß mehrere Oxydlagen zurückbleiben.
In der Fig. 1 sind die Transistoren 22 und 24 voneinander abgesetzt gezeigt. Es ist jedoch möglich, diese symmetrisch
auch nach der Vorschrift von John Blake deckungsgleich mit anderen Transistoren anzuordnen. Die Lehre von John Blake
ist in der älteren Patentanmeldung P 1? 64 106.4 (U.S. Serial No. 716 105) behandelt.
Das Oxyd bedeckt alle exponierten Teile des Plättchens und isoliert das Plättchen gegen den elektrischen Kontakt in
allen Bereichen mit Ausnahme derjenigen Stellen wo das
Oxyd besonders weggeätzt worden ist. In der Fig. 1 erscheinen solche weggeätzten Teile an den Emitterzonen der Tran-
— 9 —
109821/1791
2ÖS4S71
sistoren 22 und 24. Diese sind durch die Metallisierung kontaktiert.
Bei der gezeigten Ausführungsform verbindet die Metallisierung
26 den Emitter des Transistors 22, der auf der oberen Oberfläche des Plättchens gebildet ist, elektrisch
mit dem Emitter des Transistors 24 und der unteren Oberfläche des Plättchens 10. Diese besondere Konfiguration
ergibt sich aus der üblichen Emitterschaltung.
Das Plättchen 10 oder das Chip ist außerdem auf einem Substrat 20 montiert. Das Substrat 20 ist ein typisches keramisches
Mehrschichtsubstrat, welches ein leitendes Stromkreismuster enthält, ^n der Fig. 1 ist ein Teil dieses leitenden
Schaltungsmustera 28 gezeigt, das mit der Metallisierung
26 mittels des Lötmittelpolsters 30 (solder pad) verbunden ist. Eine Methode zur Herstellung von verbindenden
Lötmittelpolstern ist durch die amerikanische Patentschrift 3 429 040 von Lewis F. Miller (IBM) bekanntgeworden.
Die Ausführungsform nach Fig. 1 zeigt ein monokristallines
Plättchen (oder Ghip) 10 aus halbleitendem Material mit Halbleiterbauelementen (22 und 24), die in Jeder ebenen ™
Oberfläche gebildet sind, und mit einem leitendem Pfad, beispielsweise der Metallisierung 26, die sich durch das Plättchen
10 erstreckt und die aktiven Bauelemente auf beiden ebenen Oberflächen des Plättchens 10 mit dem Substrat 20
verbindet·
Die Fig. 2 zeigt eine alternative Ausführungsform der Erfindung.
Tür mit Fig. 1 übereinstimmende Bezugszeichen sind in Fig. 2 die gleichen Teile bezeichnet. Bei der Ausführungsform
nach Fig. 2 sind die Transistoren 32 und 34 hinzugekommen, und der Transistor 24 ist ausgelassen worden, um
vorteilhaft nur auf der oberen Oberfläche 12 des Plätt-
109821/1791
ORIGINAL INSPECTED
chens 10 gebildete aktive Bauelemente zu zeigen. Die Metallisierung
für die Transistoren 32 und 34- ist nicht besonders gezeigt, damit die Zeichnung zum schnelleren Verständnis
übersichtlich bleibt. Es ist natürlich klar, daß elektrische Verbindungen zu allen aktiven Bereichen aller
Bauelemente in ähnlicher Weise herzustellen sind, wie dies am Emitter des Transistors 22 gezeigt ist.
Die spezifische Verbesserung in der Ausführungsform nach
lig. 2 ist der thermische Pfad 31» der das Plättchen 10 mit dem Substrat 20 verbindet. Die Metallisierung 27 auf
dem Plättchen 10 und die metallische Schicht 29 auf dem Substrat 20 sind elektrisch von allen operativen Bauelementen
isoliert. Der Zweck der Metallisierungen 27 und 29
besteht darin, eine anhaftende Oberfläche zu bilden, die durch das Lötmittel benetzbar ist, so daß die Plättchen 10
und das Substrat 20 durch den thermischen Pfad 31, der in der Struktur dem Lötmittelpolster 30 ähnlich ist, miteinander
verbunden werden können.
Ein wirksamer thermischer Pfad läßt sich auch durch Vorrichtungen aus goldplattiertem Kupfer zwischen dem Plättchen
und dem Substrat einfügen. Bei dieser Alternativ-Aus-*
führungsform ist ersichtlich, daß, wenn Bauelemente, wie Transistoren 22, 32 und 3A- nur auf der oberen Oberfläche
des Plättchens 10 gebildet sind, diese aktiven Bauelemente elektrisch an das Stromkreismuster 26 auf dem Substrat 20
mit Hilfe dea Lötmittelpoletere (solder pad) 30 angeschlossen
sind. Dieses letztgenannte Verbindungsmittel ist weit weniger kostspielig und ist zuverlässiger als jede der be~
kanntgwordenen Alternativmethoden für elektrisch verbindende
Vorrichtungen, die auf oder in der oberen Oberfläche 12 zum Substrat 20 gebildet werden.
In flg. 3 zeigt sich längs der Schnittlinie 3-3 nach Fig.2
109871/1791 - η -
eine Draufsicht der Ausführungsform nach Fig. 2. Das Lötmittelpolster
30 ist hier kennzeichnend angezeigt, obgleich bei normaler Praxis eine Anzahl solcher Lötmittelpolster
ähnlich dem gezeigten Polster 30 das Plättchen 10 mit dem Substrat 20 verbinden. Es sei bemerkt, daß sich die Ausdehnung
des thermischen Pfades 31 fast unter dem gesamten Plättchen (oder Chip) 10 erstreckt. Die Erwärmung wird von
den Transistoren 22, 32, 34- etc. zum keramischen Substrat
20 abgeleitet. Diese vorteilhafte thermische Dissipation wird durch die Fähigkeit einer zuverlässigen Verbindung der
auf der oberen Oberfläche des Plättchens 10 gebildeten Bau- I elemente zur Keramik 20 möglich gemacht.
Bei der gegenwärtig bekannten Flip-Chip-Technologie wurden die Transistoren 22, 32, 34- etc. in der unteren Oberfläche
14 gebildet sein. Es ist leicht einzusehen, daß bei einer
Flip-Chip-Konfiguration es nicht möglich sein könnte, einen wirksamen thermischen Pfad zu bauen, der direkt am Substrat
20 anbringbar ist.
Die Fig. 4- bis 7 sollen die Fabrikation einer leitenden Verbindung
durch das Plättchen 10 erläutern, wobei gleiche Bezugszeichen dieselben Bauelemente wie in anderen Figuren μ
bezeichnen sollen. Dem Herstellungszustand von Fig. 4- geht
ein Zustand voraus, bei dem sowohl die obere als auch die untere Oberfläche des Plättchens 10 selektiv in entsprechenden
Bereichen maskiert sind.
Das selektive Maskieren geschieht durch an sich bekannte photolithographische Methoden. Zuerst wird das Plättchen
mit dem Photoschutzschichtmaterial 36 und 38 beschichtet.
Dann werden übereinstimmende optische Masken auf beiden planaren Oberflächen ausgerichtet. Hierbei muß sorgfältig
gearbeitet werden, damit eine perfekte Ausrichtung erreicht wird,
- 12 109821/1791
Sind die Masken (nicht "besonders gezeigt) genau ausgerichtet,
dann werden die Photoschichten J6 und 38 exponiert,
d. h. belichtet. Die selektiv belichteten Teile werden weggewashen,
um die Oberfläche des Plättchens freizulegen. Das Plättchen ist jetzt fertig für die Bildung des DurchLoches.
Bei der Ausführungsform nach der Erfindung wird
hierzu eine besonders vorteilhafte Ätztechnik angewandt. Dieses vorteilhafte Ätzen ermöglicht die Bildung eines
Loches in einem Kristall entlang einer wohldefinierten kristallographischen Ebene.
Fig. 4 zeigt ein teilweise geätztes Plättchen, während
Fig. 5 ein vollständig durchätztes Loch zeigt. Wie aus
der Zeichnung zu ersehen ist, hat das Durch-Loch die Form einer symmetrischen Sanduhr. Das Durch-Loch kann jedoch im
Bedarfsfalle zu einem gewissen Grade asymmetrisch geätzt
sein. Asymmetrisch geätzte Löcher können am leichtesten durch Variation der relativen Zeit, in welcher die beiden
Oberflächen zu ätzen sind, hergestellt werden. Betrachtet man entweder die obere oder die untere Oberfläche des
Plättchens, z. B. entlang der Linie 8-8, dann erkennt man, daß die Form des· Durch-Loches durch die Gestalt der Öffnung
in der Maske bestimmt ist, welche bei der Belichtung der Photoschutzschicht verwendet wurde.
In Fig. 8A ist deshalb eine quadratische Sanduhr* gezeigt. Als Alternativlösung illustriert die Fig. 8 eine runde
Sanduhr-Form. Es ist leicht einzusehen, daß jede Form möglich ist.
Bei einer vorteilhaften Ausführungsform der Erfindung wird
das Plättchen 10 zuerst auf beiden planaren Oberflächen oxydiert. Eine Schicht aus Siliciumdioxyd (SiOp) wird auf
dem Siliciumplättchen 10 bis zu einer Dicke von etwa 5000 S. gezüchtet. Dies ist etwas dicker als die Dicke der bei
1098*1/1791 " 13 ~
Diffusionsprozessen, verwendeten Oxydmasken. Diese Oxydschicht
wird dann mit Photoschutzmaterial beschichtet,
dessen maskierendes Muster nach an sich bekannten photo-Iifchographischen
Metboden gebildet wird. Bei der Verwendung von Photoschutzschichtmustern als Maske werden in die Siliciumoxydschicht
"Fenster" eingeätzt.
Die Photoschutzschicht wird dann entfernt, da das Siliciumoxyd
für das Atzen des Durch-Loches als Maske wirkt. Im Anschluß
an das Ätzen des Durch-Loches wird die übriggebliebene Siliciumdioxydschicht (SiOo) für die folgende Behänd- ™
lung des Plättchens entfernt·
Die Fig. 5 zeigt eine detaillierte Methode für die Herstellung
des Durch-Loches. Aus Gründen der leichteren Darstellung ist angenommen, daß die Dicke T des Plättchens 10
etwa 0,203 mm beträgt. Auch ist angenommen, daß das Plättchen im wesentlichen in einer FlOOJ -Kristallebene kristallografisch
orientiert ist und leicht mit Btörstoffen vom P-Typ,
z. B. mit Bor, dotiert ist. Es wird, eine Grundätz— lösung z. B. aus NaOH oder KOH benutzt. Das KOH liefert
eine etwas glattere Oberfläche. Diese Atzlösungen sind vorzugsweise solche, die in gut definierten kristallographi- Λ
sehen Ebenen ätzen.
Im Falle des Beispiels ist der Winkel a etwa 55°· Dieser Winkel ist der theoretisch für das £lOj5] orientierte Material
ermittelte Winkel, der durch die Praxis gewonnen wird.
Die Erfindung ist natürlich auch anwendbar auf Materialien, die in anderen kristallographischen Ebenen, z. B.JlOOJoder'
ΟΊΟΙ , orientiert; sind. Der Winkel a wird dann aber ein
anderer sein.
- 14 -
109871/1791
Mit der bevorzugten Ätzlösung wird bei etwa 75° C eine
Ätzgeschwindigkeit von etwa 1 Mikron pro Minute erreicht. Diese Geschwindigkeit kann durch Erhöhung der Temperatur
gesteigert werden. Bei gleichzeitigem Ätzen von beiden Oberflächen wird das sich ergebende Durch-Loch in der halben Zeitdauer erreicht.
Die Breite W ist im Falle des besonderen Beispiels etwa 0,241 bis 0,254 mm. Diese Breite ist eine !Punktion der
Größe der Öffnung in der optischen Maske und kann variiert werden. Zum Beispiel werden verschiedene Werte der
Breite W bei verschiedenen Dicken T des Plättchens 10 als
/gewünscht
auch bei variablen Breiten im Hals der Sanduhr. Diese bevorzugte Methode bei der Bildung der Durch-Löcher eignet
sich besonders selbst bei bekannten Maskenmethoden und aussetzenden Prozessen. Indessen können auch andere Methoden,
z. B. unter Verwendung von Elektronenstrahlen oder Laserstrahlen,
zu jenen bekannten Methoden hinzukommen.
Die Fig. 6 zeigt das Plättchen 10 mit den Oxydschichten und 18, welche auf die obere bzw. die untere Oberschicht
aufgetragen sind. In der Praxis wird ein getrennter Oxydationsverfahrensschritt zum Oxydieren des Dureh-Loches vor
den folgenden Verfahrensschritten durchgeführt. Das Oxyd kann
auch gleichzeitig mit irgendeinem der Oxydationsverfahrensschritte, die man zur Bildung der Halbleiterbauelemente
braucht, gezüchtet werden. Die besondere Zeitdauer zum Oxydieren der Wandungen des Durch-Loches ist nicht kritisch.
Es sei jedoch bemerkt, daß das Durch-Loch offen bleibt nach dem Auftragen des SiO2· Diese Schicht ist etwa 5000 §. dick
lungs der Wandungen des Durch-Loches.
Nachdem das Silicium durch die Bildung des Durch-Loches
oxydiert worden ist, werfen die Durch-Löcher nach Fig. 7
metallisiert. Zum Metallisieren liefern die an sich bekann-
- 15 109871/1791
205A571
ten Metallisierun^sverfahren "befriedigende Resultate. Mit
der Methode des Aluminiumniederschlags wird die Dicke der AluminiumscMcht 26 etwa 20 00 S. Es sei erwähnt, daß die
Metallisierung 26 den Hals der Sanduhr schließt. Eine gute Leitung wird jedoch erhalten, einerlei ob die Metallisierung
den Hals schließt oder nicht schließt. Die besondere Zeit während des Fabrikationsvorganges, in welchem die
Metallisierung stattfindet, ist nicht kritisch. Bei der vorliegenden bevorzugten Ausführungsform wird die Metalliesierung
des Durch-Loches gleichzeitig mit der Metallisierung der übrigen Teile der Vorrichtung durchgeführt. Dies
ist am bequemsten, da dieselbe Zeit zum Auftragen der Oberflächenmetallisierung
gebraucht wird«
Die Metallisierung wird durch Metallmasken aufgetragen. Der Niederschlag findet an allen nichtmaskierten ,Stellen der
liättchenoberfläche statt. Es ist im vorliegenden Falle vorteilhaft,
die Bildung der Durch-Löcher vor der 3ildung der Halbleiterbauelemente im Plättchen vorzunehmen, um nicht die
Kennlinien bzw. Eigenschaften der Bauelemente während des
thermischen Verfahrens bei der Bildung der Durch-Löcher zu beeinflussen.
tfenn SiOo verwendet wird, um das Plättchen fur die Bildung
der Durch-Löcher zu maskieren, ist eine relativ dicke Schicht aus SiOp erforderlich. Die Anwendung solch einer dicken
Schicht aus SiOo könnte die Eigenschaften der bestehenden
Bauelemente potentiell beeinflussen. Dadurch, daß die Bildung der Durch-Löcher vorteilhaft zuerst erfolgt, können
die Halbleiterbauelemente in der Oberfläche des Plättchens durch handelsübliche und bekannte LIethoden hergestellt werden.
Durch die vorangehende Bildung der Durch-Löcher können diese gleichzeitig mit folgenden Verfahrensschritten,
welche man zur Bildung der Vorrichtungen braucht, oxydiert und metallisiert werden.
- 16 -
109871/1791 lM..
Ein "besonderer Vorteil der Erfindung ergibt sich "bei der
Ausführungsform nach Fig. 9. Gleiche Bauelemente haben auch
hier wieder das gleiche Bezugszeichen. Bei der Ausführungsform nach Fig. 9 sind die optischen Bauelemente 40 und 42
auf der oberen Oberfläche 12 des Plättchens 10 gebildet. Diese optischen Bauelemente sind als Dioden gezeigt. Diese
können entweder lichtempfindliche Dioden oder lichtemittierende Dioden je nach Bedarf sein. Die beiden Dioden
40 und 42 enthalten eine Junction-Isolationszone 41 zwischen den Dioden 40 und 42. Eine derartige Diode oder
irgendeine Anzahl von solchen Dioden ist jedenfalls verwendbar. Da optische Bauelemente einen relativ großen Oberflächenbereich
brauchen, werden die sanduhrförmigen DurchLöcher asymmetrisch gebildet, damit sie einen größeren Oberflächenbereich
auf der oberen Oberfläche 12 verfügbar lassen.
Die Metallisierung 26 verbindet die aktiven Bereiche der Dioden 40 und 42 unmittelbar mit irgendeiner der spezifizierten
metallisierten Schichten (z. B. 28 oder 28') auf der Keramik 20 über Lötmittelpolster z. B. 50 und 50'. Es
sei erwähnt, daß das Polster 50' irgendwo plaziert sein
kann, es braucht .nicht entlang der Peripherie des Chips oder Plättchens 10 angeordnet zu sein. Die Metallisierung
26 kann auch die Diode 40 mit dem Transistor 24 verbinden. Der Transistor 25 ist nicht besonders in seiner Verbindung
zu einem anderen Bauelement in Fig. 9 dargestellt, um die Übersicht der Darstellung zu bewahren.
Der besondere Vorteil der Ausführun sform der Erfindung
nach Fig. 9 besteht darin, daß die optischen Halbleiterbauelemente, welche in der oberen Oberfläche des Plättchens
10 gebildet sind, in genau getrennter Beziehung zu und in elektrischen Kontakt mit den Bauelementen stehen, welche
auf der unteren Oberfläche des Plattchens gebildet sind.
Dies ermöglicht eine dichte Annäherung photoempfindlicher
- 17 109 8 71/17 91
- 17 Bauelemente an den zugehörigen Schaltungskreis.
Darüber hinaus gestattet die in dieser erfindungsgemäßen Kombination benutzte Lötmittelpolster-Verbindungs-Methode
eine sehr genaue Plazierung des Chips 10 in Bezug auf das Substrat 20. In der Tat werden Chips, die anfangs leicht
fehlplaziert sind, durch die Lötmittel-Polster-Verbindungsmethode nach dem Millerschen US-Patent 3 4-29 040 in eine
genaue Position gezogen. Ein derartiges präzises Verhältnis hat einen erheblichen Vorteil insofern, als die physikalische
Positionierung optischer Halbleiterbauelemente äußerst wichtig ist.
Fig. 10 zeigt eine neue Anwendung des Erfindungsgedankenso
Diese ermöglicht das Stapeln von Plättchen oder Chips, um damit eine dreidimensional integrierte Halbleiterstruktur
zu schaffen. Mehrere Plättchen 10, IC und 10'' bilden die
tragenden Teile für die nicht besonders eingezeichneten Halbleiterbauelemente, die in den ebenen Oberflächen dieser
Plättchen gebildet sind.
Nach Fig. 10 kann ein in der oberen Oberfläche des Plattchens
10'' gebildetes Halbleiterbauelement mit der Metalli- ™
sierungsschicht 28 auf dem Substrat 20 oder mit irgendeinem Bauelement auf irgendeiner anderen planaren Oberfläche insgesamt
durch Lötmittelpolster elektrisch verbunden sein. Es war oben bereits ausgeführt worden, daß dieser Verbindungstyp
weniger kostspielig ist und zuverlässiger ist als irgendeine andere bekannte Methode.
Als eine geeignete Alternative kann jedes der Plättchen 10f
10' und 10" als metallisierte Zwischenverbindungsstruktur '
verwendet werden und keine in ihren planaren Oberflächen gebildeten Bauelemente aufweisen. Es ist danach möglich,
eine metallisierte Mehrpegel-Zwischenverbindungsstruktur zu
- 18 109821/1791
ORIGINAL
bilden und Überkreuzungen in der metallisierten Schicht
in einem Chip zu eliminieren. Mit der Methode nach der Erfindung können darüber hinaus durch verschiedene Prozesse
(z. B. I1HT, Bipolar, etc.) diverse Bauelemente verträglich
zwischengeschaltet werden. -
In dem gezeigten Beispiel könnte das Plättchen 10 entweder bipolare Transistoren oder FET-Systeme einschließen. Das
Plättchen 10' könnte eine metallisierte Zwischenverbindungsstruktur darstellen. Das Plättchen 10" könnte in seiner
oberen Oberfläche eine Anzahl von lichtemitterenden
Dioden enthalten. Diese Dioden sind dadurch in einer genauen Beziehung zum keramischen Substrat positioniert, und
die durch diverse Technologien gebildeten Halbleiterstrukturen sind in verträglicher Weise mit Hilfe der Lötmittel-Polster
in einer einheitlichen dreidimensionalen integrierten Halbleiter-Mehrniveaustruktur verbunden.
Die leitende Verbindung durch jedes der Plättchen 10, 10'
und 10" ist ein wichtiger Aspekt der Erfindung.
Im Vorstehenden wurde eine nach der Erfindung verbesserte integrierte Halbleiterstruktur beschrieben, welche mit besonderen
Mitteln für die Zwischenverbindung der beiden
planaren Oberflächen eines Halbleiterplättchens ausgerüstet ist. Diese Zwischenverbindungen für die beiden ebenen Oberflächen
sind leitende Pfade, die sich durch das Halbleiterplättchen erstrecken und dadurch einen elektrischen Kontakt
zu Bauelementen, die in der oberen Oberfläche des Plättchens gebildet sind, und zu einem keramischen Substrat
herstellen. Es können auch Bauelemente, wie z. B. optische Bauelemente, in der oberen Oberfläche des Plättchens
gebildet und mit Bauelementen auf der unteren Oberfläche des Plättchens oder mit einem Substrat und zwar insgesamt
durch Lötinittel-Polster-Verbindung verbunden sein.
- 19 -
109821/1791
Es ist vorstehend auch gezeigt worden, wie sich die Erfindung
beim Stapeln mehrerer Haltileiterplatten zur Herstellung dreidimensionaler integrierter Hal"bleitergebilde
vorteilhaft anwenden läßt.
- 20 -
109821/1791
Claims (1)
- PatentansprücheIntegrierte Halbleiterstruktur mit im Halbleiterplättchen oder Chip gebildeten Halbleiterbauelementen und mit einem Substrat, insbesondere keramischen Substrat, dadurch gekennzeichnet, daß ein Halbleiterbauelement (22) wenigstens einen aktiven Bereich aufweist, der in der oberen Oberfläche (12) des tragenden Halbleiterplättchens (10) gebildet ist, daß eine metallische Schicht (26) auf ausgewählten Teilen der oberen und der unteren Oberflächen (12, 14) des tragenden Halbleiterplättchens vorgesehen ist, daß diese metalli3che Schicht (26) auf der oberen Oberfläche (12)mindestens mit einem der aktiven Bereiche eines Halbleiterbauelements (22) kontaktiert, daß mindestens eine elektrisch leitende Verbindung durch das tragende Halbleiterplättchen (10) von mindestens einem Bereich des Halbleiterbauelements (22) zu wenigstens einem Teil der metallischen Schicht (26) auf der unteren ebenen Oberfläche des Halbleiterplättchens (10) vorgesehen ist und daß wenigstens ein Lötmittel-tolster (30) zur Verbindung der metallischen Schicht (26) auf der unteren ebenen Oberfläche mit einem leitenden Stromkreismuster (28) auf dem Substrat (20) dient.2.) Integrierte Halbleiterstruktur nach Anspruch 1, dadurch gekennzeichnet, daß das ebene, tragende Halbleiterplättchen (10) aus dünnem kristallinem Material besteht.3.) Integrierte Halbleiterstruktur nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß auf jeder der ebenen Oberflächen des tragenden Halbleiterplättchens (10) mehrere !Halbleiterbauelemente (22, 32, 34, 24, 25>, 40, 42) gebildet sind.- 21 -1098?1/1791BAO ORIGINAL4.) Integrierte Halbleiterstruktur nach den Ansprächen 1 Ms 5, dadurch gekennzeichnet, daß durch das Halbleiterplättchen (10) hindurchgelegte leitende Verbindungen von ausgewählten Teilen aktiver Bauelemente der einen der "beiden Oberflächen des Halbleiterplättchens (10) zu ausgewählten Teilen aktiver Bauelemente der anderen der beiden Oberflächen des Halbleiterplättchens (10) bestehen.5.) Integrierte Halbleiterstruktur nach den Ansprachen 1 bis 4, dadurch gekennzeichnet, daß die leitende Verbin- ädung im Durchgang durch das Halbleiterplättchen (10) sanduhrförmig ist.6.) Integrierte Halbleiterstruktur nach den Ansprüchen 1 bis 5» dadurch gekennzeichnet, daß ein thermischer Pfad (31) die untere Oberfläche des Halbleiterplättchens (10) mit dem Substrat (20) verbindet.7.) Integrierte Halbleiterstruktur nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß mehrere tragende Halbleiterplättchen (10, 10', 10") durch Lötmitfcel-Polster (30, 30', 30") vereinigt sind und damit eine dreidimensionale integrierte Halbleiterstruktur bilden. ™8.) Integrierte Halbleiterstruktur nach den Ansprüchen 1 bis 7» dadurch gekennzeichnet, daß mindestens eines der auf der Oberfläche des tragenden Halbleiterplättchens (10) gebildeten Halbleiterbauelemente ein optisches Halbleiterbauelement ist.cj.) Intepjrierte Halbleiterstruktur nach den Ansprüchen 1 bis 8, dadurch gekennzeichnet, daß der Durchgang der leitenden Verbindung durch das tragende Fialbleiterplättchen (10) eine aoym: Kitriiiche öano uhr form aufweist, welche die- 22 -109871/1791Schaffung größerer Flächenbereiche für optische Halbleiterbauelemente auf der oberen Oberfläche des Halbleiterplättchens ermöglicht.10.) Verfahren zum Herstellen einer integrierten Halbleiterstruktur nach den Ansprüchen 1 bis 9» dadurch gekennzeichnet, daß von beiden Seiten des Halbleiterplättchens gleichzeitig ein Loch gebildet wird, daß dieses
Loch mit einer isolierenden Schicht wandseitig ausgekleidet wird und dann eine innere Metallisierung erhält»11.) Verfahren nach Anspruch IC, dadurch gekennzeichnet, daß die Herstellung des Durch-Locnes im Halbleiterplättchen (10) durch Ätzen erfolgt»1098?!/1791BAD ORIGINAL
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US87472969A | 1969-11-07 | 1969-11-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2054571A1 true DE2054571A1 (de) | 1971-05-19 |
Family
ID=25364428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702054571 Pending DE2054571A1 (de) | 1969-11-07 | 1970-11-06 | Integrierte Halbleiterstruktur und Verfahren zum Herstellen dieser Halbleiterstruktur |
Country Status (5)
Country | Link |
---|---|
US (1) | US3648131A (de) |
JP (1) | JPS4936789B1 (de) |
DE (1) | DE2054571A1 (de) |
FR (1) | FR2067024B1 (de) |
GB (1) | GB1326758A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005010308A1 (de) * | 2005-03-03 | 2006-09-14 | Microelectronic Packaging Dresden Gmbh | Verfahren zur Herstellung von lötfähigen Anschlüssen auf der Rückseite von Halbleiteranordnungen |
Families Citing this family (171)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4813572B1 (de) * | 1969-12-01 | 1973-04-27 | ||
US3885196A (en) * | 1972-11-30 | 1975-05-20 | Us Army | Pocketable direct current electroluminescent display device addressed by MOS or MNOS circuitry |
US3982268A (en) * | 1973-10-30 | 1976-09-21 | General Electric Company | Deep diode lead throughs |
US3959579A (en) * | 1974-08-19 | 1976-05-25 | International Business Machines Corporation | Apertured semi-conductor device mounted on a substrate |
US3969745A (en) * | 1974-09-18 | 1976-07-13 | Texas Instruments Incorporated | Interconnection in multi element planar structures |
US4074342A (en) * | 1974-12-20 | 1978-02-14 | International Business Machines Corporation | Electrical package for lsi devices and assembly process therefor |
US3962052A (en) * | 1975-04-14 | 1976-06-08 | International Business Machines Corporation | Process for forming apertures in silicon bodies |
US3986196A (en) * | 1975-06-30 | 1976-10-12 | Varian Associates | Through-substrate source contact for microwave FET |
US4097890A (en) * | 1976-06-23 | 1978-06-27 | Hewlett-Packard Company | Low parasitic capacitance and resistance beamlead semiconductor component and method of manufacture |
US4306925A (en) * | 1977-01-11 | 1981-12-22 | Pactel Corporation | Method of manufacturing high density printed circuit |
US4104674A (en) * | 1977-02-07 | 1978-08-01 | Honeywell Inc. | Double sided hybrid mosaic focal plane |
US4188709A (en) * | 1977-02-07 | 1980-02-19 | Honeywell Inc. | Double sided hybrid mosaic focal plane |
US4275410A (en) * | 1978-11-29 | 1981-06-23 | Hughes Aircraft Company | Three-dimensionally structured microelectronic device |
US4263341A (en) * | 1978-12-19 | 1981-04-21 | Western Electric Company, Inc. | Processes of making two-sided printed circuit boards, with through-hole connections |
IT8048031A0 (it) * | 1979-04-09 | 1980-02-28 | Raytheon Co | Perfezionamento nei dispositivi a semiconduttore ad effetto di campo |
JPS55156395A (en) * | 1979-05-24 | 1980-12-05 | Fujitsu Ltd | Method of fabricating hollow multilayer printed board |
US4379307A (en) * | 1980-06-16 | 1983-04-05 | Rockwell International Corporation | Integrated circuit chip transmission line |
DE3070833D1 (en) * | 1980-09-19 | 1985-08-08 | Ibm Deutschland | Structure with a silicon body that presents an aperture and method of making this structure |
DE3137695A1 (de) * | 1981-09-22 | 1983-04-21 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit einem mehrschichten-halbleiterkoerper mit pnpn-schichtfolge und verfahren zu seiner herstellung |
US4761681A (en) * | 1982-09-08 | 1988-08-02 | Texas Instruments Incorporated | Method for fabricating a semiconductor contact and interconnect structure using orientation dependent etching and thermomigration |
US4720738A (en) * | 1982-09-08 | 1988-01-19 | Texas Instruments Incorporated | Focal plane array structure including a signal processing system |
DE3235839A1 (de) * | 1982-09-28 | 1984-03-29 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterschaltung |
GB2145875B (en) * | 1983-08-12 | 1986-11-26 | Standard Telephones Cables Ltd | Infra-red-detector |
GB2150749B (en) * | 1983-12-03 | 1987-09-23 | Standard Telephones Cables Ltd | Integrated circuits |
US4613891A (en) * | 1984-02-17 | 1986-09-23 | At&T Bell Laboratories | Packaging microminiature devices |
US4670764A (en) * | 1984-06-08 | 1987-06-02 | Eaton Corporation | Multi-channel power JFET with buried field shaping regions |
JPS62272556A (ja) * | 1986-05-20 | 1987-11-26 | Fujitsu Ltd | 三次元半導体集積回路装置及びその製造方法 |
US4954875A (en) * | 1986-07-17 | 1990-09-04 | Laser Dynamics, Inc. | Semiconductor wafer array with electrically conductive compliant material |
US4897708A (en) * | 1986-07-17 | 1990-01-30 | Laser Dynamics, Inc. | Semiconductor wafer array |
JP2547017B2 (ja) * | 1987-05-25 | 1996-10-23 | アルプス電気株式会社 | 光センサ |
GB2206729B (en) * | 1987-07-01 | 1990-10-24 | British Aerospace | A method of forming electrical contacts in a multi-level interconnect system |
US4862322A (en) * | 1988-05-02 | 1989-08-29 | Bickford Harry R | Double electronic device structure having beam leads solderlessly bonded between contact locations on each device and projecting outwardly from therebetween |
US5463246A (en) * | 1988-12-29 | 1995-10-31 | Sharp Kabushiki Kaisha | Large scale high density semiconductor apparatus |
US7198969B1 (en) | 1990-09-24 | 2007-04-03 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
US5198695A (en) * | 1990-12-10 | 1993-03-30 | Westinghouse Electric Corp. | Semiconductor wafer with circuits bonded to a substrate |
US5202754A (en) * | 1991-09-13 | 1993-04-13 | International Business Machines Corporation | Three-dimensional multichip packages and methods of fabrication |
US6355976B1 (en) | 1992-05-14 | 2002-03-12 | Reveo, Inc | Three-dimensional packaging technology for multi-layered integrated circuits |
US5336930A (en) * | 1992-06-26 | 1994-08-09 | The United States Of America As Represented By The Secretary Of The Air Force | Backside support for thin wafers |
US5489554A (en) * | 1992-07-21 | 1996-02-06 | Hughes Aircraft Company | Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer |
US5424245A (en) * | 1994-01-04 | 1995-06-13 | Motorola, Inc. | Method of forming vias through two-sided substrate |
US5464794A (en) * | 1994-05-11 | 1995-11-07 | United Microelectronics Corporation | Method of forming contact openings having concavo-concave shape |
US5657206A (en) * | 1994-06-23 | 1997-08-12 | Cubic Memory, Inc. | Conductive epoxy flip-chip package and method |
WO1996013062A1 (en) * | 1994-10-19 | 1996-05-02 | Ceram Incorporated | Apparatus and method of manufacturing stacked wafer array |
US5841197A (en) * | 1994-11-18 | 1998-11-24 | Adamic, Jr.; Fred W. | Inverted dielectric isolation process |
US6124179A (en) * | 1996-09-05 | 2000-09-26 | Adamic, Jr.; Fred W. | Inverted dielectric isolation process |
US5599744A (en) * | 1995-02-06 | 1997-02-04 | Grumman Aerospace Corporation | Method of forming a microcircuit via interconnect |
US5618752A (en) * | 1995-06-05 | 1997-04-08 | Harris Corporation | Method of fabrication of surface mountable integrated circuits |
US5668409A (en) * | 1995-06-05 | 1997-09-16 | Harris Corporation | Integrated circuit with edge connections and method |
US5608264A (en) * | 1995-06-05 | 1997-03-04 | Harris Corporation | Surface mountable integrated circuit with conductive vias |
US5814889A (en) * | 1995-06-05 | 1998-09-29 | Harris Corporation | Intergrated circuit with coaxial isolation and method |
US5682062A (en) * | 1995-06-05 | 1997-10-28 | Harris Corporation | System for interconnecting stacked integrated circuits |
US5646067A (en) * | 1995-06-05 | 1997-07-08 | Harris Corporation | Method of bonding wafers having vias including conductive material |
US6013948A (en) | 1995-11-27 | 2000-01-11 | Micron Technology, Inc. | Stackable chip scale semiconductor package with mating contacts on opposed surfaces |
US5739067A (en) * | 1995-12-07 | 1998-04-14 | Advanced Micro Devices, Inc. | Method for forming active devices on and in exposed surfaces of both sides of a silicon wafer |
US6861290B1 (en) * | 1995-12-19 | 2005-03-01 | Micron Technology, Inc. | Flip-chip adaptor package for bare die |
US5736456A (en) * | 1996-03-07 | 1998-04-07 | Micron Technology, Inc. | Method of forming conductive bumps on die for flip chip applications |
US5825092A (en) * | 1996-05-20 | 1998-10-20 | Harris Corporation | Integrated circuit with an air bridge having a lid |
US5903058A (en) * | 1996-07-17 | 1999-05-11 | Micron Technology, Inc. | Conductive bumps on die for flip chip application |
JPH1168026A (ja) * | 1997-06-13 | 1999-03-09 | Ricoh Co Ltd | 配線用補助パッケージおよび印刷回路配線板構造 |
US6271598B1 (en) * | 1997-07-29 | 2001-08-07 | Cubic Memory, Inc. | Conductive epoxy flip-chip on chip |
IL123207A0 (en) | 1998-02-06 | 1998-09-24 | Shellcase Ltd | Integrated circuit device |
USRE43112E1 (en) | 1998-05-04 | 2012-01-17 | Round Rock Research, Llc | Stackable ball grid array package |
WO2000007240A1 (en) * | 1998-07-27 | 2000-02-10 | Reveo, Inc. | Three-dimensional packaging technology for multi-layered integrated circuits |
US7208725B2 (en) * | 1998-11-25 | 2007-04-24 | Rohm And Haas Electronic Materials Llc | Optoelectronic component with encapsulant |
JP4575928B2 (ja) * | 1999-02-26 | 2010-11-04 | ローム株式会社 | 半導体装置 |
JP4520479B2 (ja) * | 1999-02-26 | 2010-08-04 | ローム株式会社 | 半導体装置 |
DE19918671B4 (de) | 1999-04-23 | 2006-03-02 | Giesecke & Devrient Gmbh | Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung |
US7179740B1 (en) * | 1999-05-03 | 2007-02-20 | United Microelectronics Corporation | Integrated circuit with improved interconnect structure and process for making same |
FR2793605B1 (fr) * | 1999-05-12 | 2001-07-27 | St Microelectronics Sa | Procede de mise en boitier d'une puce semiconductrice |
US6544880B1 (en) * | 1999-06-14 | 2003-04-08 | Micron Technology, Inc. | Method of improving copper interconnects of semiconductor devices for bonding |
US6617681B1 (en) * | 1999-06-28 | 2003-09-09 | Intel Corporation | Interposer and method of making same |
US6326689B1 (en) * | 1999-07-26 | 2001-12-04 | Stmicroelectronics, Inc. | Backside contact for touchchip |
US6300670B1 (en) | 1999-07-26 | 2001-10-09 | Stmicroelectronics, Inc. | Backside bus vias |
US6184570B1 (en) * | 1999-10-28 | 2001-02-06 | Ericsson Inc. | Integrated circuit dies including thermal stress reducing grooves and microelectronic packages utilizing the same |
TW483129B (en) * | 2000-10-05 | 2002-04-11 | Amkor Technology Taiwan Linkou | Package for image sensing device and its manufacturing process |
US6693358B2 (en) * | 2000-10-23 | 2004-02-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device |
US6910268B2 (en) * | 2001-03-27 | 2005-06-28 | Formfactor, Inc. | Method for fabricating an IC interconnect system including an in-street integrated circuit wafer via |
KR100638379B1 (ko) * | 2001-08-24 | 2006-10-26 | 쇼오트 아게 | 집적회로의 컨택 제조 및 하우징 공정 |
US6856007B2 (en) * | 2001-08-28 | 2005-02-15 | Tessera, Inc. | High-frequency chip packages |
US6661085B2 (en) * | 2002-02-06 | 2003-12-09 | Intel Corporation | Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack |
US6762076B2 (en) * | 2002-02-20 | 2004-07-13 | Intel Corporation | Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices |
US6668748B2 (en) * | 2002-03-01 | 2003-12-30 | H2Eye (International) Limited | Submersible articles and method of manufacture thereof |
US6848177B2 (en) * | 2002-03-28 | 2005-02-01 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
US6908845B2 (en) * | 2002-03-28 | 2005-06-21 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
US20030183943A1 (en) * | 2002-03-28 | 2003-10-02 | Swan Johanna M. | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
TWI232560B (en) * | 2002-04-23 | 2005-05-11 | Sanyo Electric Co | Semiconductor device and its manufacture |
TWI229435B (en) | 2002-06-18 | 2005-03-11 | Sanyo Electric Co | Manufacture of semiconductor device |
DE10232914B4 (de) * | 2002-07-19 | 2004-11-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Wiederverwendbarer Trägerwafer und Verfahren zur Herstellung desselben |
US6902872B2 (en) * | 2002-07-29 | 2005-06-07 | Hewlett-Packard Development Company, L.P. | Method of forming a through-substrate interconnect |
US6800930B2 (en) * | 2002-07-31 | 2004-10-05 | Micron Technology, Inc. | Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies |
US20040105244A1 (en) * | 2002-08-06 | 2004-06-03 | Ilyas Mohammed | Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions |
TWI227550B (en) * | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
US7754537B2 (en) * | 2003-02-25 | 2010-07-13 | Tessera, Inc. | Manufacture of mountable capped chips |
US6972480B2 (en) * | 2003-06-16 | 2005-12-06 | Shellcase Ltd. | Methods and apparatus for packaging integrated circuit devices |
JP4263953B2 (ja) * | 2003-06-23 | 2009-05-13 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
WO2005004195A2 (en) | 2003-07-03 | 2005-01-13 | Shellcase Ltd. | Method and apparatus for packaging integrated circuit devices |
JP4401181B2 (ja) * | 2003-08-06 | 2010-01-20 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
US20050085016A1 (en) * | 2003-09-26 | 2005-04-21 | Tessera, Inc. | Structure and method of making capped chips using sacrificial layer |
JP4170950B2 (ja) | 2003-10-10 | 2008-10-22 | 松下電器産業株式会社 | 光学デバイスおよびその製造方法 |
US20050258529A1 (en) * | 2003-12-30 | 2005-11-24 | Tessera, Inc. | High-frequency chip packages |
JP2005223166A (ja) * | 2004-02-06 | 2005-08-18 | Hitachi Ltd | 半導体パッケージ |
JP4205613B2 (ja) * | 2004-03-01 | 2009-01-07 | エルピーダメモリ株式会社 | 半導体装置 |
EP1720794A2 (de) * | 2004-03-01 | 2006-11-15 | Tessera, Inc. | Verkapselung von akustischen und elektromagnetischen wandlerchips |
US7215018B2 (en) * | 2004-04-13 | 2007-05-08 | Vertical Circuits, Inc. | Stacked die BGA or LGA component assembly |
US7705432B2 (en) * | 2004-04-13 | 2010-04-27 | Vertical Circuits, Inc. | Three dimensional six surface conformal die coating |
US7245021B2 (en) | 2004-04-13 | 2007-07-17 | Vertical Circuits, Inc. | Micropede stacked die component assembly |
US7087538B2 (en) * | 2004-08-16 | 2006-08-08 | Intel Corporation | Method to fill the gap between coupled wafers |
US7112882B2 (en) * | 2004-08-25 | 2006-09-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structures and methods for heat dissipation of semiconductor integrated circuits |
US7419852B2 (en) * | 2004-08-27 | 2008-09-02 | Micron Technology, Inc. | Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies |
US8143095B2 (en) * | 2005-03-22 | 2012-03-27 | Tessera, Inc. | Sequential fabrication of vertical conductive interconnects in capped chips |
US20080099924A1 (en) * | 2005-05-04 | 2008-05-01 | Icemos Technology Corporation | Silicon Wafer Having Through-Wafer Vias With A Predetermined Geometric Shape |
TW200644165A (en) * | 2005-05-04 | 2006-12-16 | Icemos Technology Corp | Silicon wafer having through-wafer vias |
KR100817050B1 (ko) * | 2005-08-26 | 2008-03-26 | 삼성전자주식회사 | 웨이퍼 레벨의 반도체 칩 패키지의 제조방법 |
US7768085B2 (en) * | 2005-10-11 | 2010-08-03 | Icemos Technology Ltd. | Photodetector array using isolation diffusions as crosstalk inhibitors between adjacent photodiodes |
US7560791B2 (en) * | 2005-10-28 | 2009-07-14 | Icemos Technology Ltd. | Front lit PIN/NIP diode having a continuous anode/cathode |
US7576404B2 (en) * | 2005-12-16 | 2009-08-18 | Icemos Technology Ltd. | Backlit photodiode and method of manufacturing a backlit photodiode |
TWI324800B (en) * | 2005-12-28 | 2010-05-11 | Sanyo Electric Co | Method for manufacturing semiconductor device |
US7936062B2 (en) * | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
US20070190747A1 (en) * | 2006-01-23 | 2007-08-16 | Tessera Technologies Hungary Kft. | Wafer level packaging to lidded chips |
KR100731351B1 (ko) * | 2006-02-01 | 2007-06-21 | 삼성전자주식회사 | 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법 |
US20080002460A1 (en) * | 2006-03-01 | 2008-01-03 | Tessera, Inc. | Structure and method of making lidded chips |
WO2007103255A2 (en) * | 2006-03-02 | 2007-09-13 | Icemos Technology Corporation | Photodiode having increased proportion of light-sensitive area to ligth-insensitive area |
TW200737506A (en) * | 2006-03-07 | 2007-10-01 | Sanyo Electric Co | Semiconductor device and manufacturing method of the same |
US7385283B2 (en) | 2006-06-27 | 2008-06-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Three dimensional integrated circuit and method of making the same |
US20080122040A1 (en) * | 2006-06-29 | 2008-05-29 | Icemos Technology Corporation | Varying Pitch Adapter and a Method of Forming a Varying Pitch Adapter |
US7446424B2 (en) * | 2006-07-19 | 2008-11-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect structure for semiconductor package |
WO2008021973A2 (en) * | 2006-08-10 | 2008-02-21 | Icemos Technology Corporation | Method of manufacturing a photodiode array with through-wafer vias |
JP5258567B2 (ja) * | 2006-08-11 | 2013-08-07 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置及びその製造方法 |
JP5010247B2 (ja) * | 2006-11-20 | 2012-08-29 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
US8604605B2 (en) | 2007-01-05 | 2013-12-10 | Invensas Corp. | Microelectronic assembly with multi-layer support structure |
US8203202B2 (en) * | 2007-05-18 | 2012-06-19 | Kabushiki Kaisha Nihon Micronics | Stacked package and method for forming stacked package |
US20090001597A1 (en) * | 2007-06-27 | 2009-01-01 | Texas Instruments Incorporated | Semiconductor device having an interconnect electrically connecting a front and backside thereof and a method of manufacture therefor |
KR100929464B1 (ko) * | 2007-12-21 | 2009-12-02 | 주식회사 동부하이텍 | 반도체칩, 이의 제조 방법 및 반도체칩 적층 패키지 |
US8137995B2 (en) * | 2008-12-11 | 2012-03-20 | Stats Chippac, Ltd. | Double-sided semiconductor device and method of forming top-side and bottom-side interconnect structures |
US7939926B2 (en) * | 2008-12-12 | 2011-05-10 | Qualcomm Incorporated | Via first plus via last technique for IC interconnects |
US9431298B2 (en) | 2010-11-04 | 2016-08-30 | Qualcomm Incorporated | Integrated circuit chip customization using backside access |
SG183648A1 (en) * | 2011-02-28 | 2012-09-27 | Agency Science Tech & Res | A wafer level package and a method of forming the same |
US9343440B2 (en) | 2011-04-11 | 2016-05-17 | Infineon Technologies Americas Corp. | Stacked composite device including a group III-V transistor and a group IV vertical transistor |
US20120256190A1 (en) * | 2011-04-11 | 2012-10-11 | International Rectifier Corporation | Stacked Composite Device Including a Group III-V Transistor and a Group IV Diode |
US8481425B2 (en) | 2011-05-16 | 2013-07-09 | United Microelectronics Corp. | Method for fabricating through-silicon via structure |
US8822336B2 (en) | 2011-06-16 | 2014-09-02 | United Microelectronics Corp. | Through-silicon via forming method |
US8828745B2 (en) | 2011-07-06 | 2014-09-09 | United Microelectronics Corp. | Method for manufacturing through-silicon via |
US8824706B2 (en) | 2011-08-30 | 2014-09-02 | Qualcomm Mems Technologies, Inc. | Piezoelectric microphone fabricated on glass |
US8724832B2 (en) | 2011-08-30 | 2014-05-13 | Qualcomm Mems Technologies, Inc. | Piezoelectric microphone fabricated on glass |
US8811636B2 (en) | 2011-11-29 | 2014-08-19 | Qualcomm Mems Technologies, Inc. | Microspeaker with piezoelectric, metal and dielectric membrane |
US8518823B2 (en) | 2011-12-23 | 2013-08-27 | United Microelectronics Corp. | Through silicon via and method of forming the same |
US8609529B2 (en) | 2012-02-01 | 2013-12-17 | United Microelectronics Corp. | Fabrication method and structure of through silicon via |
CN103296014A (zh) * | 2012-02-28 | 2013-09-11 | 刘胜 | 扇出晶圆级半导体芯片三维堆叠封装结构及工艺 |
US9362267B2 (en) | 2012-03-15 | 2016-06-07 | Infineon Technologies Americas Corp. | Group III-V and group IV composite switch |
US8691600B2 (en) | 2012-05-02 | 2014-04-08 | United Microelectronics Corp. | Method for testing through-silicon-via (TSV) structures |
US8691688B2 (en) | 2012-06-18 | 2014-04-08 | United Microelectronics Corp. | Method of manufacturing semiconductor structure |
US9275933B2 (en) | 2012-06-19 | 2016-03-01 | United Microelectronics Corp. | Semiconductor device |
US8900996B2 (en) | 2012-06-21 | 2014-12-02 | United Microelectronics Corp. | Through silicon via structure and method of fabricating the same |
US8525296B1 (en) | 2012-06-26 | 2013-09-03 | United Microelectronics Corp. | Capacitor structure and method of forming the same |
US8912844B2 (en) | 2012-10-09 | 2014-12-16 | United Microelectronics Corp. | Semiconductor structure and method for reducing noise therein |
US9035457B2 (en) | 2012-11-29 | 2015-05-19 | United Microelectronics Corp. | Substrate with integrated passive devices and method of manufacturing the same |
US8716104B1 (en) | 2012-12-20 | 2014-05-06 | United Microelectronics Corp. | Method of fabricating isolation structure |
US8884398B2 (en) | 2013-04-01 | 2014-11-11 | United Microelectronics Corp. | Anti-fuse structure and programming method thereof |
US9287173B2 (en) | 2013-05-23 | 2016-03-15 | United Microelectronics Corp. | Through silicon via and process thereof |
US9123730B2 (en) | 2013-07-11 | 2015-09-01 | United Microelectronics Corp. | Semiconductor device having through silicon trench shielding structure surrounding RF circuit |
US9024416B2 (en) | 2013-08-12 | 2015-05-05 | United Microelectronics Corp. | Semiconductor structure |
US8916471B1 (en) | 2013-08-26 | 2014-12-23 | United Microelectronics Corp. | Method for forming semiconductor structure having through silicon via for signal and shielding structure |
US9048223B2 (en) | 2013-09-03 | 2015-06-02 | United Microelectronics Corp. | Package structure having silicon through vias connected to ground potential |
US9117804B2 (en) | 2013-09-13 | 2015-08-25 | United Microelectronics Corporation | Interposer structure and manufacturing method thereof |
US9343359B2 (en) | 2013-12-25 | 2016-05-17 | United Microelectronics Corp. | Integrated structure and method for fabricating the same |
US10340203B2 (en) | 2014-02-07 | 2019-07-02 | United Microelectronics Corp. | Semiconductor structure with through silicon via and method for fabricating and testing the same |
US20170186731A1 (en) * | 2015-12-23 | 2017-06-29 | Sandisk Technologies Llc | Solid state drive optimized for wafers |
DE102017107648A1 (de) * | 2016-04-08 | 2017-10-12 | X-Fab Semiconductor Foundries Ag | Elektrische Durchkontaktierung(en) in einem Halbleitersubstrat und ein zugehöriges Herstellverfahren |
US10163864B1 (en) * | 2017-08-16 | 2018-12-25 | Globalfoundries Inc. | Vertically stacked wafers and methods of forming same |
US11315831B2 (en) * | 2019-07-22 | 2022-04-26 | International Business Machines Corporation | Dual redistribution layer structure |
US11682617B2 (en) | 2020-12-22 | 2023-06-20 | International Business Machines Corporation | High aspect ratio vias for integrated circuits |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1514818A1 (de) * | 1951-01-28 | 1969-05-08 | Telefunken Patent | Festkoerperschaltung,bestehend aus einem Halbleiterkoerper mit eingebrachten aktiven Bauelementen und einer Isolierschicht mit aufgebrachten passiven Bauelementen und Leitungsbahnen |
FR1524053A (fr) * | 1951-01-28 | 1968-05-10 | Telefunken Patent | Circuit à corps solides constitués par une masse semi-conductrice comprenant des composants actifs incorporés et par une couche isolante comprenant des composants passifs, ainsi que par des conducteurs rapportés |
US3150299A (en) * | 1959-09-11 | 1964-09-22 | Fairchild Camera Instr Co | Semiconductor circuit complex having isolation means |
US3256465A (en) * | 1962-06-08 | 1966-06-14 | Signetics Corp | Semiconductor device assembly with true metallurgical bonds |
US3343256A (en) * | 1964-12-28 | 1967-09-26 | Ibm | Methods of making thru-connections in semiconductor wafers |
FR1486855A (de) * | 1965-07-17 | 1967-10-05 | ||
US3372070A (en) * | 1965-07-30 | 1968-03-05 | Bell Telephone Labor Inc | Fabrication of semiconductor integrated devices with a pn junction running through the wafer |
US3418545A (en) * | 1965-08-23 | 1968-12-24 | Jearld L. Hutson | Photosensitive devices having large area light absorbing junctions |
US3454835A (en) * | 1966-10-31 | 1969-07-08 | Raytheon Co | Multiple semiconductor device |
US3445686A (en) * | 1967-01-13 | 1969-05-20 | Ibm | Solid state transformer |
-
1969
- 1969-11-07 US US874729A patent/US3648131A/en not_active Expired - Lifetime
-
1970
- 1970-09-17 FR FR7034534A patent/FR2067024B1/fr not_active Expired
- 1970-10-27 JP JP45094038A patent/JPS4936789B1/ja active Pending
- 1970-11-04 GB GB5237170A patent/GB1326758A/en not_active Expired
- 1970-11-06 DE DE19702054571 patent/DE2054571A1/de active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005010308A1 (de) * | 2005-03-03 | 2006-09-14 | Microelectronic Packaging Dresden Gmbh | Verfahren zur Herstellung von lötfähigen Anschlüssen auf der Rückseite von Halbleiteranordnungen |
DE102005010308B4 (de) * | 2005-03-03 | 2017-07-27 | First Sensor Microelectronic Packaging Gmbh | Verfahren zur Herstellung von Chips mit lötfähigen Anschlüssen auf der Rückseite |
Also Published As
Publication number | Publication date |
---|---|
FR2067024B1 (de) | 1974-09-20 |
US3648131A (en) | 1972-03-07 |
GB1326758A (en) | 1973-08-15 |
FR2067024A1 (de) | 1971-08-13 |
JPS4936789B1 (de) | 1974-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2054571A1 (de) | Integrierte Halbleiterstruktur und Verfahren zum Herstellen dieser Halbleiterstruktur | |
DE19531691C2 (de) | Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür | |
DE1933547B2 (de) | Traeger fuer halbleiterbauelemente | |
DE2536270A1 (de) | Mii oeffnungen versehene halbleiterscheibe | |
DE1266406B (de) | Verfahren zum Herstellen mechanisch halternder und elektrisch leitender Anschluesse an kleinen Plaettchen, insbesondere an Halbleiterplaettchen | |
DE2732184A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE2611158A1 (de) | Verfahren zum herstellen von oeffnungen in siliciumkoerpern | |
DE2945533A1 (de) | Verfahren zur herstellung eines verdrahtungssystems und mit einem derartigen verdrahtungssystem versehene halbleiteranordnung | |
DE2153103B2 (de) | Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung | |
DE4020195A1 (de) | Halbleiterchip und verfahren zu seiner herstellung | |
WO2000031796A1 (de) | Verfahren zur herstellung eines beidseitig prozessierten integrierten schaltkreises | |
DE6606541U (de) | Halbleiteranordnung | |
DE3617141C2 (de) | ||
DE2033532C3 (de) | Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid | |
DE3002740A1 (de) | Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation | |
DE68919589T2 (de) | Träger einer hoch integrierten Schaltung und Verfahren zur seiner Herstellung. | |
DE4308705C2 (de) | Integrierte Schaltungs-Chips und ein Verfahren zu deren Vereinzelung aus einem Halbleiterwafer | |
DE2839215A1 (de) | Anordnung zum verbinden von mikroschaltungen | |
DE2451486C2 (de) | Verfahren zum Herstellen von integrierten Halbleiteranordnungen | |
DE2703618C2 (de) | Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises | |
DE19830161A1 (de) | Verfahren zur Herstellung einer Induktionsspule einer Halbleitereinrichtung | |
DE3445690A1 (de) | Verfahren zur herstellung eines substrates mit einem oder mehreren durchgehenden loechern | |
DE2020531C2 (de) | Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren | |
DE3931551A1 (de) | Verfahren zum herstellen eines mehrschichtigen, kupfer- und keramikschichten aufweisenden substrates | |
DE1591105A1 (de) | Verfahren zum Herstellen von Festkoerperschaltungen |