DE2446646C3 - Schaltung zur Eingabe eines eine eingetastete Taste des Tastenfeldes charakterisierenden Eintastsignals in einen elektronischen Rechner - Google Patents

Description

[Speicher mit wahlfreiem Zugriff) enthält verschiedene Speicheiregister. Da der Generator 4 und der Übersetzer 6 eine verhältnismäßig große Anzahl Schaltungselemente enthalten, ist es schwierig, sämtliche vorgenannten Schaltungsgruppen auf einem einzi- $ gen hochintegrierten SchaltungsplättcUen geringer Größe unterzubringen.

Nach Fig.2 wird die von einam Tastenfeld 50 kommende Eingabeinformation über eine Interface-Stufe 40 in die CPU-Einheit 10 eingeführt Dort wird die m Eingangsinformation abgefragt und in ein entsprechendes Codesignal, z. B. ein binärcodiertes Dezimalsignal, überführt unter Anwendung eines Akkumulators 11 und eines Volladdierers 12, wonach eine Eingabe in einen EingangspufferspeicTier 31 eines RAM-Speichers 30 erfolgt Der Eingangspufferspeicher 31 besteht aus einem Teil eines Registers, das Rechenoperationen nicht zugeordnet ist

Bei dieser Anordnung stellt die CPU-Einheit 10 durch Aussenden eines Prüfsignals während eines Rechenvorgangs fest, ob eine Information vom Tastenfeld 50 vorliegt oder nicht. Liegt-eine solche Information vor, so wird der Rechenvorgang unterbrochen, und ein Abfragemodus bezüglich der eingetasteten Information wird durchgeführt. Dabei wird die durch Betätigen der betreffenden Taste gegebene Information vorübergehend im Eingangspufferspeicher 34 gespeichert Danach beginnt die CPU-Einheit 10 eine Rechenoperation an der zuvor in den Pufferspeicher 31 eingegebenen Information. Der ROM-Speicher 20 enthält eine Programmsteuerung und entsprechende Adressenwählstufen.

Die vorübergehend in den Eingangspufferspeicher 31 eingegebene Information wird in ein X-Register 32 durch Steuerung der CPU-Einheit eingegeben, und gleichzeitig liefert eine Wiedergabeeinheit 60 eine optische Anzeige des Inhalts des X-Registers 32.

Falls die vom Tastenfeld 50 eingegebene Information oder das Ergebnis einer Rechenoperation der CPU-Einheit 10 gedruckt werden soll, erfolgt dies durch einen von der CPU-Einheit 10 gesteuerten Drucker 70. Es ist zu beachten, daß die CPU-Einheit 10, der ROM-Speicher 20, der RAM-Speicher 30 und die Interface-Stufe 40 sämtlich auf einem hochintegrierten Schaltungsblock in üblicher Halbleitertechnik aufgebaut sind.

Nach Fig.3 ist der ROM-Speicher 20 in eine Programmeinheit 21 und einen Adressenwähler 22 aufgeteilt. Unter der Steuerung der CPU-Einheit 10 bewirkt der Adressenwähler 22 zeitlich nacheinander die Abgabe von zeitlich verschachtelten Abfragesignalen 71 — T_n während eines Abfragemodus und dient ferner als Adressenwähler für den RAM-Speicher während einer arithmetischen Operation. Diese beiden Funkitionen des Adressenwählers 22 werden im Zeitmultiplexverfahren durchgeführt.

Ein Flipflop 13, das auf Setz- und Rücksetzsignale verzögert anspricht, und ein UND-Glied 14 sind zwischen der CPU-Einheit 10 und der Programmeinheit 2t vorgesehen und dienen dazu, Tastenprüfbefehle S_x zu bilden. Die Zuführung eines Signals a bringt das Flipflop (₀ 13 in den Setz-Zustand, so daß bei Zuführung eines Signals 5« das UND-Glied 14 einen Prüfbefehl 5, erzeugt und der dann verzögert erfolgende Übergang des Flipflops 13 in den Rücksetz-Zustand die Abgabe des Prüfbefehls Si beendet. Aufeinanderfolgende Setzsignalle a werden von einem Impulsgenerator 13' innerhalb der CPU-Einheit 10 erzeugt, wobei die Periodendauer der Signale S, länger gewählt ist, nämlich ca. 10 msec, so daß bei der Eintastung auftretende Störsignale den Eingabebetrieb nicht stören. Wenn die Anordnung eine Druckeinheit aufweist kann eine Folge von Taktsignalen der Druckeinheit als Signal s verwendet werden.

Die Signale S₁ zur Steuerung der Abgabe von Befehlen Si werden zu dem Zweck erzeugt. Prüfbefehle S\ während einer Tastenfeld-Wartepause abzugeben, also etwa während einer Rechenoperation oder während eines Druckvorgangs.

Wenn ein Prüfbefehl St auftritt, fordert die Programmeinheit 21 eine Tastenüberprüfung von der CPU-Einheit 10 an, und diese unterbricht im Fall des Rechenbetriebs vorübergehend den Rechenvorgang, und dann wird festgestellt, ob eine Eingangsinformation des Tastenfelds vorliegt oder nicht. Liegt eine solche Information vor, so liefert der Adressen wähler 22 nacheinander Abfragesignale, die den entsprechenden Tastenfeldschaltern des Tastenfelds zugeführt werden. Die Abgabe der Abfragesignale kann unter Anwendung eines beliebigen Schieberegisters erfolgen.

Der Akkumulator Il und der Addierer 12 bewirken in Zusammenarbeit die Abfrage und die Identifizierung einer betätigten Taste, und danach wird die erhaltene codierte Eingangsinformation in den Pufferspeicher 31 des RAM-Speichers 30 eingegeben. Zu diesem Zeitpunkt arbeilet der Adressenwähler 22 als adressenzuweisende Gruppe für den RAM-Speicher 30. Der RAM-Speicher 30 enthält, verschiedene Register X, Y. Z, ... und ein oder mehrere Speicherwerke M und Dezimalpunktspeicher x, y, z, m, ... zusätzlich zu dem Eingangspufferspeicher 311.

Fig.4 zeigt im einzelnen die zur Durchführung des Prüfvorgangs und des Abfragemodus dienenden Schaltungsteile. Nach Abgabe des Prüfbefehls Si bildet die CPU-Einheit 10 ein Prüfsignal S7, das ein Signal mit hohem Wert ist und den ODER-Gliedern (7, ... G_n zugeführt wird, die mit den entsprechenden Tastenschaltern K\ ... K_n verbunden sind. Wenn einer der Tastenschalter K\ ... K_n ausgewählt wurde und eine eingetastete Information des Tastenfelds 50 vorliegt, wird ein J-Flipflop 15 vom D-Typ gesetzt und liefert ein für das Vorliegen eines eingetasteten Eingangssignals maßgebliches Signal S/. Wenn dies erfolgt, verschwindet das Prüfsignal S₁ durch Steuerung seitens der CPU-Einhcit 10, und es erfolgt die Erzeugung eines Tastenabfragebefehls Sj nach Abklingen der Störsignale. Das Ergebnis ist die nacheinander erfolgende Erzeugung von Abfragesignalen Ti ... T_n durch den Adressenwähler 22. Dabei wird der in der CPU-Einheit 10 vorgesehene Akkumulator 11 in seinen Anfangszustand gebracht, d. h. in seinen Zustand OtXX) 1.

Bei Auftreten des ersten Abfragesignals Ti wird dieses Signal Ti dem geöffnet dargestellten Schalter K₁ des Tastenfelds 50 über das ODER-Glied G₁ zugeführt. Wenn der Tastenschalter K\ nicht betätigt wurde, bewirkt das Tastenabfragesignal Ti kein Setzen des Flipflops 15, d.h., es erscheint kein die Betätigung der betreffenden Taste anzeigendes Signal SJ. Wenn ein solches Signal SJ nach Abgabe eines Abfragesignals Ti nicht festgestellt wird, erfolgt die Addition einer »1« in den Akkumulator 11 der CPU-Einheit 10, so daß der Inhalt des Akkumulators; 11 nunmehr 00010 ist. Dies erfolgt durch den in der CPU-Einheit HO vergesehenen Addierer 12. Die Abgabe des Abfragebefehls S₃ bewirkt die Bildung des zweiter Tastenabfragesignals Ti im Adressenwähler 22. Das zweite Tastenabfragesignal T₂ wird dem Tastenschalter ,K₂, der der Taste 1 zugeordnet

ist, zugeführt. Auf diese Weise wird eine Kette von Tastenabfragesignalen 71 ... T_n der Reihe nach erzeugt, und der Inhalt des Akkumulators 11 wird jeweils so geändert, daß er infolge der wiederholten Addition einer »1« in den Akkumulator 11 jeweils die zur Abfrage gelangende Taste charakterisiert. Wenn das Flipflop 15 den gedrückten Zustand einer Taste K₁ feststellt, verschwindet der zur Erzeugung von Tastenabfragesignalen dienende Abfragebefehl 53, und der Inhalt des Akkumulators 11 wird in den Eingangspufferspeicher 31 des RAM-Speichers 20 gegeben.

Wenn nach Erzeugung des Prüfsignals S₂ das Flipflop 15 nicht in den gesetzten Zustand gelangt, weil eine Eingangsinformation des Tastenfelds nicht vorliegt, so wird der nächstfolgende Rechen- oder Druckvorgang durchgeführt. Es ist zu beachten, daß der durch das Prüfsignal S₂ durchgeführte Prüfvorgang nur die Zeitdauer eines Bits erfordert, wodurch im Vergleich mit den bekannten Anordnungen die dem Tastenfeld zuzuordnende Verarbeitungszeit beträchtlich verringert wird.

Nach Beendigung des Rechenvorgangs oder des Druckvorgangs wird festgestellt, ob eine Information im Eingangspufferspeicher 31 vorliegt oder nicht. Liegt eine Information vor, werden die durchzuführenden Verarbeitungs und Rechenvorgänge auf die Eingangsinformation des Tastenfelds angewandt.

Hierzu 4 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Schaltung zur Eingabe eines eine eingetastete Taste des Tastenfeldes charakterisierenden Eintastsignals in einen elektronischen Rechner, der mit einer Datenverarbeitungseinheit (CPU-Einheit), die ein zur Durchführung von arithmetischen Operationen dienendes Zählwerk, bestehend aus einem von einem Pulsgenerator gesteuerten Addierwerk und einem irgebnisspeicher (Akkumulator), aufweist, mit einem Speicher mit wahlfreiem Zugriff (RAM-Speicher), der zur Operandenspeicherung dient und dem ein Adressenwähler zum Erzeugen von Adresseusignalen zugeordnet ist, und mit einem Festwertspeicher (ROM-Speicher) versehen ist, der zur Speicherung von Programmbefehlsfolgen dient wobei die Jtusammengeschaiteten Ausgangsklemmen der Taütenfeldschalter mit der Datenverarbeitungseinheit verbunden sind und zur Abfrage der Tastatur den Eingangsklemmen der Tastenfeldschalter zeitlich versetzt Abfragesignale zugeführt werden, ^o daß ein solches Abfragesignal bei Betätigung der zugeordneten Taste des Tastenfelds zu dem gemeinsamen Ausgang der Tastenfeldschalter gelangt und aus der Phasenlage des empfangenen Abfragesignals mitteis des Zählwerks im Akkumulator ein die betätigte Taste charakterisierendes codiertes Signal gebildet und anschließend in ein Speichexregister überführt wird, dadurch gekennzeichnet, daß Ausgangsklemmen des dem RAM-Speicher (30) zugeordneten Adressenwählers (22) mit den Eingangsklemmen der Tastenfeldschalter (50) verbunden sind zu dem Zweck, während eines Abfragemodus gleichzeitig mit der Fortschaltung des Zählwerks (U, 12) die vom durch das Zählwerk gesteuerten Adressenwähler (22) erzeugten Abfragesignale (T\ ... T_n) den Tastenschaltern (K\... K_n)zuzuführen, daß der RAM-Speicher (30) ein Eingangspufferregister (i\, k, /3, U) aufweist, dem der beim Eintreffen eines Abfragesignals am gemeinsamen Tastenfeldschalterausgang vorhandene Zählstand des Zählwerks (U, 12) als ein die betätigte Taste (K₁) charakterisierendes Signal zugeführt wird, und daß vor Beginn eines Abfragemodus den Eingangsklemmen aller Tastenschalter ein Prüfsignal (S₂) zugeführt wird, wobei im Fall einer gerade durchgeführten arithmetischen Operation diese unterbrochen und in Abhängigkeit davon, ob das Prüfsignal (S₂) durch irgendeinen (Ki) der Tastenschalter weitergeleitet wird oder nicht, der Abfragemodus durchgeführt oder ggf. die unterbrochene arithmetische Operation fortgesetzt wird.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die genannten Ausgangsklemmen des Adressenwählers (22) mit den Eingangsklemmen der Tastenfeldschalter (K^ ... K_n) über ODER-Glieder (G\ ... G_n) verbünden sind, deren andere Eingänge zum Empfang des Prüfsignals (S₂) miteinander verbunden sind.

1 Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der gemeinsame Ausgang der Tastenschaller (K\... K„)m\t der CPU-Einheit über ein J-Flipflop (15) zum Erzeugen eines Steuersignals (SJ)mii verlängerter Zeitdauer verbunden ist.

Die Erfindung bezieht sich auf eine Schaltung der im Oberbegriff des Patentanspruchs 1 genannten ArL

Bei einer bekannten derartigen Schaltung (DE-OS 22 44 943) werden als den Tastenfeldschaltern zeitlich versetzt zuzuführende Abfragesignale die Treibsignale verwendet, die den Ziffernstellen der Wiedergabevorrichtung zugeführt werden. Die zeitlich versetzte Zuführung der Abfragesignale zu den Tastenfeldschaltern erfolgt ständig, und zwar unabhängig davon, ob eine Taste des Tastenfelds gedrückt worden ist oder nicht. Zur Verarbeitung der vom Tastenfeld herkommenden Signale sind gesonderte Verarbeitungsstufen erforderlich.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung der im Oberbegriff des Patentanspruchs 1 genannten Art so auszubilden, daß für die Eingabe der vom Tastenfeld kommenden Eintastsignale ohnehin in dem elektronischen Rechner vorhandene Verarbeitungsstufen genutzt werden.

Diese Aufgabe wird durch die im Kennzeichen des Patentanspruchs 1 angegebenen Merkmale gelöst.

Bei der Schaltung nach der Erfindung wird der Abfragemodus nicht ständig durchgeführt, sondern es wird die Durchführung eines solchen Abfragemodus von dem Ergebnis eines vorherigen Prüfvorgangs abhängig gemacht Dies ermöglicht die Nutzung von sonst für arithmetische Operationen benötigten Verarbeitungsstufen, indem die arithmetische Operation für die Dauer eines notwendig gewordenen Abfragemodus unterbrochen wird. Im einzelnen erledigen das Zählwerk und der Adressenwähler im Rahmen eines Abfragemodus zusätzliche Aufgaben, werden dabei jedoch nicht länger als unbedingt nötig für solche Aufgaben beansprucht, nämlich nur, wenn ein vorheriges Prüfsignal das Drücken einer Taste festgestellt hat. In der übrigen Zeit stehen die genannten Schaitungsteile für die Durchführung von arithmetischen Operationen zur Verfügung.

Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand der Zeichnung näher erläutert. Es zeigt

F i g. 1 das Blockschaltbild einer Eingabeschaltung nach dem Stand der Technik,

F i g. 2 ein entsprechendes Blockschaltbild der Schaltung nach der Erfindung,

Fig.3 ein Schaltbild, das die Mittel zur Eingabe der Eintastsignale veranschaulicht,

F i g. 4 ein Teilschaltbild der Schaltung nach F i g. 3.

Nach F i g. 1 erzeugt ein Generator 4 unter Steuerung durch die eine zentrale Datenverarbeitungseinheit bildende CPU-Einheit I nach Art eines Zeitmultiplexverfahrens zeitlich versetzte Tastenabfragesignale, und diese werden den einzelnen Tastenschaltern des Tastenfelds 5 zugeführt. Wenn ein derartiges Tastenabfragesignal 7} durch Eintasten der entsprechenden Taste weitergeleitet wird, wird es einem Übersetzer 6 zugeführt, der das eingetastete Signal 7} aufgrund von dessen Phasenlage in ein Codesignal überführt, das die Identität der gedrückten Taste weitergibt Das Codesignal wird vorübergehend in einem Eingangspufferspeieher 7 gespeichert

Wenn ein Rechenvorgang Jurch die CPU-Einheit 1 durchgeführt worden ist, wird der Informationsinhalt des Eingangspufferspeichers 7 in die CPU-Einheit 1 übertragen. Die nachfolgende Rechenoperation wird dann an der der CPU-Einheit 1 zugeführten Information durchführt. Ein ROM Speicher 2 (Festwertspeicher) speichert eine Mehrzahl Programmbefehlsfolgen zur Steuerung der CPU-Einheit I. Ein RAM-Speicher 3