DE2442758C3 - Impulszahlmultiplizierer - Google Patents

Description

stufen ein Steuerwort von der Steuerwo.-tqueUe und das Eingangssignal (1) empfängt und ein Ausgangssignal (2) bei Erscheinen aller dieser Signale

erzeugt , .

4 Impulszahlmultiplizierer nach Anspruch 1. dadurch gekennzeichnet daß ein Prioritätscodierer (70) vorgesehen ist der die Ubertragssignale jeder Zählerstufe empfängt und die Zählersnjfe mn dem jeweils niedrigsten Stellenwert ohne Ubertragsabgabe ermittelt und ein Codiersignal zur Identifizierung dieser Zählersiufe erzeugt; daß ein erster Multiplexer (50) das Codiersignal und die Zählausgangssignale (111 bis 118) der Zählerstufen empfängt und nur bei Erscheinen des Codiersignals und eines von der identifizierten Zählerstufe erzeugten Ausgangssignals ein Ausgangssignal (200) erzeugt; daß eine Steuerwortquelle (18) Steuerworte (201) auf das Codiersignal hin erzeugt; und daß die Torschaltung (30) das Ausgangssignal des ersten Multiplexers (200), das Steuerwort (201) und ein Eingangssignal (17) empfängt und bei Auftreten aller dieser Signale ein Ausgangssignal (2) abgibt.

5. Impulszahlmultiplizierer nach einem der An-SDrüche 1 bis 4, dadurch gekennzeichnet, daß die Steuerwortquelle einen Festwertspeicher enthält.

6. Impulszahlmultiplizierer nach einem der Ansprüche 1 bis 4. dadurch gekennzeichnet, daß die Steuerwortquelle ein Schieberegister enthält, welches synchron mit dem Eingangssignal verschoben wird.

Die Erfindung betrifft ein Impulszahlmultiplizierer gemäß dem Oberbegriff des Anspruchs 1.

Bekannte Impulszahlmultiplizierer dieser Art (GB-PS 10 70 855) benötigen für jede Kommastelle des Multiplikators eine eigene Multiplizierschaltung. Der Schaltungsaufwand wächst dadurch stark an, wenn die Stellenzahl erhöht wird. Soll sich der Aufwand in vertretbaren Grenzen halten, m:iß man sich mit wenigen Kommastellen zufriedengeben.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, Schaltungsaufwand bezüglich der Multipliziereinrichtung einzusparen, so daß auch höhere Stellenzahlen des Multiplikators realisierbar sind. Die Lösung dieser Aufgabe ist im Anspruch 1 gekennzeichnet.

Erfindungsgemäß ist also nur eine einzige Multipliziereinrichtung vorhanden, die nach Bedarf mit den einzelnen Kommastellen des Zählers verbunden wird. Zur Erhöhung der Stellenzahl ist daher lediglich eine Erweiterung des Zählers, nicht jedoch der Multipliziereinrichtung erforderlich. Eine aufwandsbedingte Begrenzung der Stellenzahl gibt es daher nicht.

In den Unteransprüchen sind vorteilhafte Ausführungsformen bzw. Weiterbildungen der Erfindung gekennzeichnet.

Ausführungsbeispiele der Erfindung werden im folgenden an Hand der zugehörigen Zeichnung erläutert. In der Zeichnung zeigt

F i g. 1 ein Blockschaltbild eines einstelligen lmpulszahlmultiplizierers,

F i g. 2 ein Blockschaltbild eines achtstelligen Impulszahlmultiplizierers,

F i g. 3 ein Blockschaltbild einer anderen Ausführungsform der Erfindung, in welcher elektronische Zähler und Steuerwortquellen mit Ausgängen für drei Zu-

stände verwendet werden,

Fig.4 ein Blockschaltbüd einer Ausführungsform der Erfindung, bei welcher Steuerworte in einem Speicher gespeichert sind und die einen Multiplexer benötigt, - _s

Fig.5 ein Blockschaltbüd einer weiteren Ausführungsform der Erfindung, bei welche:· Steuerworte in einem Speicher gespeichert sind y»id die keinen Multiplexer benötigt und

Fig.6 ein Blockschaltbild einer Ausführungsform der Erfindung, bei welcher Schieberegister für Zähl- und Multiplexaufgaben benutzt werden.

Die hi F i g. 1 dargestellte Schaltung erzeugt für jede Gruppe von 10 Impulsen eines eingegebenen Impulszuges 1 null bis neun Ausgangsimpulse 2 unter Steuerung durch einen programmierbaren BCD-Eingang 40. Ausgangssignale A, B, C und D eines dekadischen BCD-Zählers 10 werden von einer Umwandlungslogik 20 benutzt, um Kurven W, K Y und Z zu erzeugen, welche sich im logischen Zustand »1« während einer, zweier, vier bzw. acht Taktzeiten von zehn F^:ngangsimpulsen befinden. Die Lagen der logischen Zustände »1« von W. X und Y sind so gewählt, daß sie sich nicht überlappen. Das gleiche gilt für die logischen Zustände »1« von W und Z wie in F i g. 1 gezeigt ist. Diese Kurven und die Programmeingänge 40 werden dann selektiv in einem ODER-Glied 29 kombiniert, das eine Kurve erzeugt, die sich während null bis neunTaktzeiten im logischen Zustand »1« befindet Dieses Ausgangssignal steuert den Durchlaß der Eingangsimpulse. In F i g. 1 bewirkt eine binärcodierte Ziffer (BCD) 6 (0110) am Programmiereingang 40, daß durch ein Imp^isgatter (UND-Glied) 32 sechs von zehn Eingangsimpulsen zum Ausgang 2 durchgelassen werden.

Bei einer ersten bevorzugten Ausführungsform der Erfindung, die in F i g. 2 dargestellt ist. wird das Ausgangssignal jeder Dekade wie im Falle der einstelligen Anordnung gemäß F i g. 1 gebildet. Im gezeigten Ausführungsbeispiel ist η = 8 und r = 10, d. h. in anderen Worten, es handelt sich um einen achtstelligen dezimalen im Zeitmultiplexverfahren arbeitenden Impulszahlmultiplizierer. Bei dieser Anordnung können konventionelle elektronische Dekadenzähler verwendet werden, die als integrierte Schaltkreise aufgebaut sind.

Der inaktive Zustand S jeder Dekade wird als »9« angenommen. Mit dieser Wahl macht man sich den Vorteil zunutze, daß die konventionellen integrierten Schaltkreise ein mit Zählende (TC) bezeichnetes Ausgangssignal erzeugen, daß sich nur dann auf dem logischen Niveau »1« befindet, wenn sich die Dekade auf dem Zählerstand »9« befindet. Durch Prüfung der TC-Ausgänge 101 bis 108 wird die Entscheidung getroffen, welche Dekade mit dem Impulsauswählcr im Zeitmultiplexverfahren verbunden werden soll. Ein Prioritäts-Codierer 70 kann eine konventionelle Codierschaltung in integrierter Form sein. Diese Codierschallungen sind Prioritäts-Codierer mit acht Eingängen, die die jeweils am schnellsten zählende Dekade auswählen, die sich nicht im Zustand »9« befindet und eine Stellenauswahlcode erzeugen, der diese Dekade identifiziert.

Alle acht Zähl-Ausgangssignale 111 bis 118 werden durch einen ersten Multiplexer 50 entsprechend dem Codiersignalausgang des Prioritäts-Codierers 70 über eine Zählerleitung 200 im Zeitmultiplexverfahren in den Impulsauswähler 30 eingegeben. Entsprechende Steuerworte 121 bis 128, die von einer Reihe von Verriegelungsschaltungen erzeugt werden, werden über einen zweiten Multiplexer 60 entsprechend dem CodiersignaJ-Ausgang des Prioritatscodierers 70 über eine Steuerwortleitung 201 im Zeitmultiplexverfahren in den Impulsauswähler 30 gegeben. Da in der Kette die erste Dekade 11, die dem niedrigsten Stellenwert ent spricht, zehnmal so schnell zählt wie die zweite Dekade 12, erzeugt sie zehnmal so viele Ausgangsimpulse. Alle Ausgangsimpulse der zweiten Dekade 12 werden auf die Zählerleitung 200 gegeben, wenn sich die erste Dekade 11 im Zustand »9« befindet. In ähnlicher Weise können die Ausgangsimpulse der dritten Dekade 13 auf die Zählerleitung 200 gegeben werden, wenn die ersten beiden Dekaden 11 und 12 sich im Zustand »99« befinden. Entsprechendes gut für die folgenden Dekaden 14 bis 18. Zur Verringerung des Bedarfs an Raum, Zählern und Energie weist die erste Ausfiihrungsform in der Umwandlungs- und der Kombinalionsschaltung 32 bzw. 34 (Fi g. 1) nur eine Stelle auf und verbindet die acht Dekadenzähler U bis 18 mit dem Impulsauswähler 20 im Zeitmultiplexverfahren in der oben dargestellten und in Verbindung mil F i g. 2 erläuterten Reihenfolge.

Eine weitere Packungsersparnis wird durch die in F i g. 3 dargestellte Anordnung erreicht, indem konventionelle elektronische Zähler 211 bis 218 mit Ausgängen 311 bis 318 mit jeweils zwei Zuständen benutzt werden, die als integrierte Schaltkreise ausgebildet sein können. Eine Prioritäts-Freigabeeinrichtung 72, die aus dem Pnoritätscodierer 70 und einem 3-8-Decoder 71 besteht, legt die jeweils am schnellsten zählende Dekade fest die sich nicht im Zustand »9« befindet und gibt über eine der Freigabeleitungen 91 bis 98 ein Freigabesignal sowohl an den Dekadenzähler als auch an eine Verriegelung mit drei Zuständen ab, die einer spziellen Kontrollwort-Verriegelungsschaltung 81 bis 88 entspricht welche dem Dekadenzähler zugeordnet ist. Da die Zähler 211 bis 218 und die Steuerwort-Verriegelungsschaltungen 81 bis 88 in F i g. 3 jeweils drei Zustände haben, erzeugen sie ein Ausgangssignal, auf die der Impulsauswähler 30 nur reagiert, wenn ihm ein Freigabesignal zugeführt wird. Der Zeitniuitiplexvorgang wird durch aufeinanderfolgende Freigabe eines Dekadenzählers und einer Stelle des Steuerwortes entsprechend den Zuständen aller TC-Ausgänge bewerkstelligt wenn die Zähler ihre Basis durchzählen. In dieser Ausführungsform wird die Multiplexfunkliori durch Kombination und Verbindung der Drei-Zustands-Zähler 211 bis 218, der Drei-Zustands-Verriegelungsschaltungen 81 bis 88 und durch aufeinanderfolgende Freigabe erreicht, die durch Verarbeitung der TC-Ausgänge 101 bis 108 durch die Prioritäts-Freigabeeinrichtung 72 erfolgt wie in F i g. 3 gezeigt ist. Die Drei-Zustands-Verriegelungsschaltungen 81 bis 88 wirken als Steuerwort-Speicher.

In der in Fi g. 4 dargestellten Ausführungsform sind die Steuerworte in einem Speicher 80 gespeichert, z. B. in einem Festwertspeicher oder in einem Speicher für wahlfreien Zugriff. Der Zeitmultiplexvorgang wird durch den ersten Multiplexer 50, der ein spezielles Zählerausgangssignal erzeugt, sowie durch den Speicher 80 durchgeführt, der eine entsprechende Stelle des Steuerwortes auf ein Ausgangssignal vom Prioritätscodierer 70 hin erzeugt Das Codierungsausgangssignal dient als Adresse für den Speicher.

In der in Fig.5 dargestellten Ausführungsform der Erfindung erfolgt der Zeitmultiplexvorgang ohne getrennte Multiplexer. Konventionelle elektronische Zähler 211 bis 218 mit Ausgängen mit drei Zuständen können benutzt werden. Die Prioritäts-Freigabeeinrichtung, die aus dem Prioritätscodierer 70 und dem Drei-

Acht-Decoder 71 besteht, stellt die jeweils am schnellsten zählende Dekade fest, die sich nicht im Zustand »9« befindet und erzeugt ein Codiersignal, das einen der Impulszähler 211 bis 218 freigibt und eine bestimmte Stelle des Steuerwortes adressiert, das im Speicher 80 gespeichert ist.

In der in Fig.6 dargestellten Ausführungsform der Erfindung wird eine Übertragsverriegclung 631 zunächst auf einen logischen Zustand »1« gesetzt, und wird zum Inhalt eines ersten Schieberegisters 610 addiert, um aus diesem einen Zähler zu machen. Um um eins weiterzuzählen, werden alle im ersten Schieberegister 610 gespeicherten Bits um ein Bit gleichzeitig und synchron mit einem Eingangssignal 601 über einen Serienaddierer 632 herausgeschoben und zurück in das erste Schieberegister gegeben. Im dargestellten binären Zähler ist der Zustand »9« als logischer Zustand »1« angenommen. Das erste »am schnellsten zählende« Bit, das sich nicht im Zustand »9« befindet, wird durch Auswahl des ersten Bit im »O«-Zustand ausgewählt. *>

Das Ausgangssignal vom ersten Schieberegister 610 und das Eingangssignal 601 werden einem UND-Glied 640 zugeführt. Das Ausgangssignal des UND-Gliedes 640 wird einer Verriegelungsschaltung 650 zugeführt, die anfänglich am Ende jedes Zyklus durch ein Gatter ²S 690 auf den logischen Zustand »0« gesetzt wird. Das erste Bit des Schieberegisters 610 im »O«-Zustand stellt die Verriegelungsschaltung 650 in den Zustand »1« um. Dieser Wechsel im Zustand des Ausgangssignals der Schaltung 650 taktet das jeweilige Bit eines in einem zweiten Schieberegister 620 gespeicherten Steuerwortes in eine Verriegelungsschaltung 660. Am Ende des Zyklus wird die Schaltung 650 wieder zurückgestellt und der Zustand der Schaltung 660 wird in eine Verriegelungsschaltung 670 weitergegeben. Während des nächsten Zyklus wird a*m Ausgang ein Impuls erzeugt, wenn der Zustand der Schaltung 670 »1« ist. Wenn der Zustand der Schaltung 670 »0« ist, wird kein Impuls erzeugt. Das im zweiten Schieberegister 620 gespeicherte Steuerwort 602 wird synchron mit dem Eingangssignal 601 verschoben. Die Schaltung 660 spei-* chert einen Zustand eines entsprechenden Kontrollbits vom zweiten Schieberegister 620, bis alle 16 Bits durchgeschoben worden sind. Die Schaltungen 650, 660 und 670 wählen und speichern das Bit des Steuerwortes, das dem am schnellsten zählenden Bit des Zählers entspricht, welches sich nicht im Zustand »9« befindet. Dadurch wird der erforderliche Zeilmultiplexvorgang in dieser Ausführungsform erreicht. Das zweite Schieberegister 620 dient als Steuerwort-Speicher.

Die dritte Verriegelungsschaltung 670 legt fest, ob ein Impuls von einem Vier-Bit-Zählcr 600 zu einem Gatter 680 durchgelassen wird oder nicht. Dieser Impuls wird zum Ausgang durchgelassen, wenn das Steuerwort-Bit eine »1« ist, und wird nicht durchgelassen, wenn das Steuerworl-Bit eine »0« ist. Am Ende der sechzehnten Bit-Zeit wird die Verriegelungsschaltung 650 zurückgestellt, und eine dritte Verriegelungsschaltung 670 wird angesteuert. Die Schaltung 650 und die zweite Verriegelungsschaltung 660 beginnen dann mit einem neuen Zählzyklus. Die Impulsauswahl erfolgt im Gatter 6810.

Hierzu 6 Blatt Zeichnungen

Claims (3)

1. Patentansprüche:

   24

   l..f*,lmpulszahlmultiplizierer zur Multiplikation «iner Impulsfolge mit einem Muitiplikatorwert zwisehen Null und Eins mit mehreren, jeweils einer Kommastelle des Multiplikators zugeordneten Zählerstufen mit je einem Zähl- und einem Übertragsausgang, wobei die Zählausgangssignale und die Eingangsimpulse der niedrigstwertigen Zähldekade to einer Torschaltung zugeführt werden, die entsprechend einem dem Multiplikator entsprechenden Steuerwort periodisch unter aufeinanderfolgender Abtastung der Zählerstufen mittels einer mit den Übertragungsausgängen verbundenen Abtastschaltung einen bestimmten Bruchteil der Anzahl der Eingangsimpulse zu einem Ausgang durchläßt, wobei ein in einer Zählerstufe auftretender Übertrag den Durchlaß der Zählausgangssignale dieser Zählerstufe sperrt, dadurch gekennzeichnet, daß die Abtastschaltung (50,60, 70) so aufgebaut ist, daß sie jeweils den Zählausgang derjenigen nicht gerade ein Übertragssignal abgebenden Zählerstufe (11 bis 18) mit dem jeweils niedrigsten Stellenwert mit der Torschaltung (30) verbindet.
2. 2. Impulszahlmultiplizierer nach Anspruch 1. dadurch gekennzeichnet, daß die Abtastschaltung (50, 60, 70) einen Prioritätscodierer (70) aufweist, der die Übertragssignale jeder Zählerstufe (11 bis 18) empfängt, die Zählerstufe mit dem niedrigsten Stellenwert ermittelt, die nicht ein Übertragssignal abgibt, und ein Codiersignal zur Identifizierung dieser Zählerstufe erzeugt, daß ein erster Multiplexer (50) das Codiersignal und die Zählausgan^ssignale (111 bis 118) der Zählerstufen empfängt und ein Ausgangssignal (200) nur dann erzeugt, wenn gleichzeitig das Codiersignal und ein Ausgangssignal derjenigen Zählerstufe auftreten, die durch das Codiersignal identifiziert wird, daß ein zweiter Multiplexer (60) bei gleichzeitigem Auftreten des Codiersignals und eines Steuerwortes von der Steuerwortquelle (121 bis 128) ein Ausgangssignal (201) erzeugt, das die Steuerwortquelle darstellt, die dem Codiersignal entspricht, und daß die Torschaltung (30) das Eingangssignal und die Ausgangssignale (200. 201) des ersten und des zweiten Multiplexers empfängt und bei Erscheinen aller dieser Signale ein Ausgangssignal (2) abgibt.
3. 3. Impulszahlmultiplizierer nach Anspruch 1. dadurch gekennzeichnet, daß jede Zählerstufe (211 bis 218) einen Freigabeeingang (91 bis 93, F i g. 3) hat und an einem ersten Ausgang (311 bis 318) drei Ausgangszustände annehmen kann, von denen z.wei in Kombination einer Anzahl von gezählten Impulsen entsprechen und der dritte der Bedingung entspricht, daß kein Freigabesignal vorhanden ist, sowie einen zweiten Ausgang (101 bis 108) für das Übertragssignal aufweist; daß eine Prioritäts-Freigabeeinrichtung (72) vorgesehen ist. die die zweiten Ausgangssignale (101 bis 108) jeder Zählerstufe empfängt und die Zählerstufe ermittelt, die dem niedrigsten Stellenwert ohne Übertragabgabe entspricht und ein Freigabesignal an diese Zählerstufe abgibt; daß die Steuerwortquelle (81 bis 88) das Ausgangssignal der Prioritäts-Frcigabeeinrichtung empfängt und daraufhin eine Vielzahl von Steuerworten (121 bis 128) erzeugt; daß die Torschaltung (30) die Ausgangssignale (311 bis 318) der Zähler-

   758