DE2440680A1 - Analogspeicherkreis - Google Patents

Analogspeicherkreis

Info

Publication number
DE2440680A1
DE2440680A1 DE2440680A DE2440680A DE2440680A1 DE 2440680 A1 DE2440680 A1 DE 2440680A1 DE 2440680 A DE2440680 A DE 2440680A DE 2440680 A DE2440680 A DE 2440680A DE 2440680 A1 DE2440680 A1 DE 2440680A1
Authority
DE
Germany
Prior art keywords
semiconductor
zone
fet
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2440680A
Other languages
English (en)
Inventor
Michio Arai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US373731A external-priority patent/US3868718A/en
Priority claimed from JP9539173A external-priority patent/JPS5323062B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE2440680A1 publication Critical patent/DE2440680A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/30—Measuring the maximum or the minimum value of current or voltage reached in a time interval
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Description

It 2995
SONY CORPORATION
Tokyo / Japan
Analogspeicherkreis
Die Erfindung betrifft einen Analogspeicherkreis zur Speicherung eines analogen Signals eine geeignete Zeit lang.
Bei dem üblichen Analogspeicherkreis ist ein besonderer Speicherkondensator zur Speicherung eines anlaogen Signals erforderlich. Es ist daher schwierig, einen integrierten Kreis für den analogen Speicher zu bilden.
Der Erfindung liegt die Aufgabe zugrunde, einen leicht integrierbaren Analogspeicherkreis zu schaffen, der keinen besonderen Speicherkondensator erfordert, einfach im Aufbau ist, dessen Speicherzeit frei geändert werden kann und dessen Ausgangssignal weniger verzerrt ist.
Der Analogspeicherkreis gemäß der Erfindung besteht aus einer Halbleitervorrichtung mit einem Halbleitersubstrat, einem Strompfadteil, einer ersten und einer zweiten Halbleiterzone, die einen PN-Übergang bilden, wobei die erste Zone über einen Kondensator mit dem Strompfadteil gekoppelt ist, und einer Steuerelektrode, die mit der zweiten Zone verbunden ist, einer Einrichtung, um dem
509810/0841
24A0680
Strompfadteil einen Strom zuzuführen, einer Einrichtung, um den Kondensator zu entladen, und einer Einrichtung, um an die Steuerelektrode ein Signal anzulegen.
Die Erfindung wird nachstehend anhand der Figuren 1 bis beispielsweise erläutert. Es zeigt:
Figur 1 einen Querschnitt, einer Halbleitervorrichtung für einen Analogspeicherkreis entsprechend einer Ausführungsform der Erfindung,
Figur 2 ein Schaltbild der Halbleitervorrichtung der Fig. 1,
Figur 3A den Verlauf eines IAM-Signals, das an einen IAM-Signaleingangsanschluß der Halbleitervorrichtung der Fig. 1 angelegt wird,
Figur 3B den Verlauf eines Löschimpulses, der an einen Löschimpuls-Eingangsanschluß der Halbleitervorrichtung der Fig. 1 angelegt wird,
Figur 3C den Verlauf eines Drainstroms der Halbleitervorrichtung der Fig. 1,
Figur 3D den Verlauf einer Source-Draln-Spannung der Halbleitervorrichtung der Fig. 1,
Figur 3E den Verlauf eines Signalgemischs, bestehend aus dem IAM-Signal und dem Löschimpuls, das an einen gemeinsamen Eingangsanschluß der Halbleitervorrichtung der Fig. 9 angelegt wird.
Figur 4 einen Querschnitt einer Halbleitervorrichtung für einen Analogspeicherkreis entsprechend einer weiteren Ausführungsform der Erfindung,
509810/0841
Figur 5 das Schaltbild der Halbleitervorrichtung der Fig. 4,
Figur 6 und 7 Querschnitte von Halbleitervorrichtungen
für einen Analogspeicherkreis entsprechend wei-. teren Ausführungsformen der Erfindung,
Figur 8 das Schaltbild der Halbleitervorrichtung der Fig. 7,
Figur 9 einen Querschnitt einer Halbleitervorrichtung für einen Analogspeicherkreis entsprechend einer weiteren Ausführungsform der Erfindung, und
Figur 10 das Schaltbild der Halbleitervorrichtung der Fig. 9.
Es wird nun eine Ausführungsform der Erfindung anhand der Fig. 1 bis 3D beschrieben.
In Fig. 1 besteht eine Halbleitervorrichtung 1 aus einem Feldeffekttransistor 19 mit Ladungsspeicherübergang (im folgenden als CSJ-FET bezeichnet). Eine N-Halbleiterzone 10 ist auf einer P-Halbleiterzone 14 als Halbleitersubstrat 15 durch epitaxiales Anwachsen aufgebracht. Eine P-Halbleiterzone 3 als Gatezone ist in der N-Hälbleiterzone 10 durch Diffusion gebildet.
Der übliche Feldeffekttransistor mit seitlichem Übergang wird hergestellt, wie oben erwähnt wurde. Bei der Halbleitervorrichtung 1 wird eine N-Halbleiterzone 2 in der P-Halbleiterzone 3 durch Diffusion gebildet. Ein PN-Übergang wird zwischen der P-Halbleiterzone 3 und der N-Halbleiterzone 2 gebildet. Eine P-Halbleiterzone 4 wird in der N-Halbleiterzone 10 durch Diffusion gebildet. Die P-Halbleiterzone 4 wirkt als Emitterzone zur Trägerinjektion.
5098 10/0841
Eine Isolierschicht 9 aus SiO2 wird auf der N-Halbleiterzone 10 aufgebracht, öffnungen 56, 57 und 58 in der Isolierschicht 9 werden durch eine Sourceelektrode 5, eine Gateelektrode und eine Drainelektrode 7 verschlossen. Außerdem wird eine öffnung 59 in der Isolierschicht 9 durch eine Emitterelektrode 8 verschlossen.
Die Sourceelektrode 5 ist direkt mit Erde und die Gateelektrode 6 mit einem IAM-Signaleingangsanschluß 41 verbunden, an den ein IAM-Signal angelegt wird.
Die Drainelektrode 7 ist über einen Widerstand 46 geerdet, und mit einer Gleichspannungsquelle 47 verbunden, die über einen negativen Anschluß geerdet ist. Die Emitterelektrode 8 ist mit einem Löschimpuls-Eingangsanschluß 43 verbunden. Ein Ausgangsanschluß 42 ist mit dem Verbindungspunkt der Drainelektrode 7 und des Widerstands 46 verbunden.
Fig. 2 zeigt das Schaltbild der Halbleitervorrichtung 1 in Fig. 1, die einen Analogspeicherkreis bildet. Die Teile in Fig. 2, die Teilen der Ausführungsform der Fig. 1 entsprechen, sind mit den gleichen Bezugsziffern versehen und werden im einzelnen nicht beschrieben.
Es wird nun die Arbeitsweise der Halbleitervorrichtung in Fig. 1 und 2 anhand der Fig. 3A bis 3D beschrieben.
Ein IAM-Signal,wie es in Fig. 3A gezeigt ist, wird an den IAM-Signaleingangsanschluß 41 angelegt, während ein Löschimpuls, wie ihn Fig. 3B zeigt, an den Löschimpuls-Eingangsanschluß 43 angelegt wird.
Wenn der negative Impuls in Fig. 3A an die Gateelektrode 6 angelegt wird, wird der PN-Übergang zwischen der N-Halbleiterzone 2 und der P-Halbleiterzone 3 in Durchlaßrichtung
509810/0841
vorgespannt, und der PN-Übergang zwischen der P-HaIbleiterzone 3 und der N-HaIbleiterzone 10 wird in Sperrichtung vorgespannt. Daher wird die gesamte Spannung des negativen Impulses an den PN-Übergang zwischen der P-Halbleiterzone
3 und der N-HaIbleiterzone 10 angelegt, so daß sich nahe dem PN-Übergang zwischen der P-Halbleiterzone 3 und der N-Halbleiterzone 10 eine Verarmungsschicht ausbreitet.. Mit der Ausbreitung der Verarmungsschicht wird ein seitlicher Kanal 38, der sich von der Sourceelektrode 5 zu der Drainelektrode 7 erstreckt, verengt, und damit wird der Widerstand zwischen der Sourceelektrode 5 und der Drainelektrode 7 erhöht. Die Arbeitsweise des üblichen Feldeffekttransistors (hier ein sogenannter J-FET) ist im wesentlichen die gleiche, wie sie oben erwähnt wurde.
Beim Anlegen des negativen Impulses an die Gateelektrode 6 wird die negative Ladung proportional der Amplitude des negativen Impulses in der P-Halbleiterzorie 3 gespeichert. Da die N-Halbleiterzone 2 zwischen der P-Halbleiterzone 3 und der Gateelektrode 6 gebildet ist, wird die negative Ladung an der Rekombination gehindert und damit vollkommen in der P-Halbleiterzone 3 gespeichert. Damit wird der analoge Wert des analogen Signals gespeichert. Infolge dieses Ladungsspeichereffekts erfordert ein Analogspeicherkreis gemäß der Erfindung keinen besonderen Speicherkondensator für eine Ladungsspeicherung, im Unterschied zu dem üblichen Analogspeicherkreis.
Die negative Ladung bleibt in der P-Halbleiterzone 3 gespeichert, bis Träger bzw. Löcher von der P-Halbleiterzone
4 beim Anlegen des Löschimpulses (Fig. 3B) an die Emitterelektrode 8 injiziert werden. Die Löcher werden von der P-Halbleiterzone 4 in die N-Halbleiterzone 10 injiziert. Die Löcher erreichen die Verarmungsschicht, die infolge des elektrischen Feldes gebildet wird, das von der nega- . tiven Ladung erzeugt wird, die in der P-Halbleitzone 3
509810/0841
gespeichert wird, so daß die negative Ladung in der P-HaIbleiterzone 3 neutralisiert bzw. gelöscht wird. Sobald die negative Ladung in der P-HaIbleiterzone 3 neutralisiert ist, wird das nächste IAM-Signal an die Gateelektrode 6 angelegt. Die entsprechende negative Ladung wird in der P-Halbleiterzone 3 gespeichert. Der analoge Wert des analogen Signals wird gespeichert, wie oben erwähnt wurde. Daher fließt ein Drainstrom, wie ihn Fig. 3C zeigt, in den CSJ-FET 19 und ein den analogen Wert speicherndes analoges Signal, wie es Fig. 3D zeigt, wird an dem Ausgangsanschluß 42 erzeugt, der mit der Drainelektrode 7 verbunden ist.
Bei der obigen Ausführungsform wird die negative Ladung 3 bei der Injektion von Löchern als den Minoritätsträgern der P-HaIbleiterzone 4 als dem Emitter neutralisiert. Sie kann auch durch Lichtstrahlung anstatt der Injektion von Trägern neutralisiert werden. Der PN-Übergang zwischen der P-HaIbIeiterζone 3 als der Gatezone und der N-Halbleiterzone 10 wird mit der negativen Ladung in Sperrichtung vorgespannt, die in der P-HaIbleiterzone 3 gespeichert ist. Wenn Licht auf die Oberfläche der Halbleitervorrichtung 1 gerichtet wird, werden Träger (Elektronen und Löcher) in einer Übergangszone, nämlich der Verarmungsschicht erzeugt und die Sperrströme werden erhöht, so daß die negative Ladung, die in der P-Halbleiterzone 3 gespeichert ist, neutralisiert bzw. gelöscht wird. Damit kann das den analogen Wert speichernde Signal, wie es Fig. 3D zeigt, erhalten werden.
Anhand der Fig. 4 und 5 wird nun.eine weitere Ausführungsform der Erfindung beschrieben.
Bei dieser Ausführungsform ist ein Entladeweg zur Neutralisierung der negativen Ladung, die in der Gatezone des CSJ-FET gespeichert ist, anstelle der Emitterelektrode zur Injektion der Träger vorgesehen. Die Teile in Fig. 4 und 5,
5098 1 0/0841
Λ Γ1 λ
die Teilen in Fig. 1 und 2 entsprechen, sind mit den gleichen Bezugsziffern versehen und werden im einzelnen nicht beschrieben.
Bei der Halbleitervorrichtung,1, die in Fig. 4 gezeigt ist, werden inseiförmige N-HaIbleiterzonen 11 und 12 in der P-Halbleiterzone 14 als dem halbleitenden Substrat durch Diffusion gebildet. Die P-Halbleiterzone 3 und eine weitere P-Halbleiterzone 13 werden in der N-Halbleiterzone 11 bzw. 12 durch Diffusion gebildet. Die N-Halbleiterzone 2 wird in der P-Halbleiterzone 3 durch Diffusion gebildet. Die Isolierschicht 9 aus SiO2 wird auf der Oberfläche der P-Halbleiterzone 14 aufgebracht. Die Öffnungen 56, 57 und 58 in der Isolierschicht 9 werden von der Sourceelektrode 5, der Gateelektrode 6 und der Drainelektrode 7 verschlossen. Die Öffnungen 60, 61 und 62 in der Isolierschicht 9 werden von der Dräinelektrode 16, einer Gateelektrode 17 und einer Sourceelektrode 18 verschlossen. Die Öffnung 65 in der Isolierschicht 9, die der P-Halbleiterzone 3 zugewandt ist, wird von einer Elektrode 6 8 zur Entladung der gespeicherten Ladung verschlossen. Damit wird der CSJ-FET 19 in der N-Halbleiterzone 11 gebildet, während ein J-FET 20 in der N-Halbleiterzone 12 gebildet wird.
In dem CSJ-FET 19 der Halbleitervorrichtung 1, die in Fig. gezeigt ist, ist die Sourceelektrode 5 direkt mit Erde verbunden, die Gatelektrode 6 ist mit dem IAM-Signaleingangsanschluß 41 und die Drainelektrode 7 ist mit Erde über den Widerstand 46 und die Gleichspannungsquelle 47 verbunden, deren negativer Anschluß geerdet ist.
In dem J-FET 20 ist die Drainelektrode 16 mit der Elektrode 6 8 zur Entladung der gespeicherten Ladung verbunden, die auf der P-Halbleiterzone 3 des CSJ-FET 19 gebildet ist. Die Gateelektrode 17 ist mit dem Löschimpuls-Eingangsanschluß 4 3 und die Sourceelektrode 18 ist direkt mit Erde verbunden.
509810/0841
Der Ausgangsanschluß 42 ist mit dem Verbindungspunkt der Drainelektrode 7 und des Widerstands 46 verbunden.
Fig. 5 zeigt ein Schaltbild der Halbleitervorrichtung in Fig. 4, die einen Analogspeicherkreis bildet. Die Teile in Fig. 5/ die Teilen in Fig. 4 entsprechen, sind mit den gleichen Bezugsziffern versehen und werden im einzelnen nicht beschrieben.
Es wird nun die Arbeitsweise der Halbleitervorrichtung 1 in Fig. 4 und 5 beschrieben. Da die Halbleitervorrichtung in Fig. 4 im wesentlichen gleich der Halbleitervorrichtung 1 in Fig. 1 ist, mit der Ausnahme, daß der J-FET 20 als Entladeweg zur Neutralisierung der negativen Ladung vorgesehen ist, die in der Gatezone des CSJ-FET 19 gespeichert ist, wird nur der Vorgang der Neutralisierung der gespeicherten Ladung beschrieben. Der positive Löschimpuls (Fig. 3B) wird an die Gateelektrode 17 des J-FET 20 über den Löschimpule-Eingangsanschluß 43 angelegt, so daß die Source-Drain-Strecke des J-FET 20 in den Ein-Zustand gebracht wird. Daher wird die in der P-Halbleiterzone 3 des CSJ-FET 19 gespeicherte Ladung über die Elektrode 68 und die Source-Drain-Strecke des J-FET 20 entladen. Damit wird die gespeicherte Ladung gelöscht und das analoge Signal (Fig. 3D), das den analogen Wert speichert, kann erhalten werden.
Anhand der Fig. 6 wird nun eine weitere Ausführungsform der Erfindung beschrieben.
Bei dieser Ausführungsform ist ein PN-Übergang, wie er in der Gatezone des CSJ-FET der Halbleitervorrichtung der Fig. 1 gebildet ist, an einer anderen Stelle in dem gleichen Substrat getrennt gebildet. Die Teile in Fig. 6, die Teilen in Fig. 1 entsprechen sind mit den gleichen Bezugsziffern versehen und werden im einzelnen nicht beschrieben.
8098 1 0/084 1
Bei der Halbleitervorrichtung 1 in Fig. 6 werden inselförmige N-HaIbleiterzonen 11 und 12 in der Halbleiterzone 14 durch Diffusion gebildet. Die P-HaIbleiterzonen 3 und 4 und eine weitere P-Halbleiterzone 23 werden in der N-Halbleiterzone 11 bzw. 12 durch Diffusion gebildet. Die N-Halbleiterzone 2 wird in der P-Halbleiterzone 23 durch Diffusion gebildet. Die Isolierschicht 9 aus SiO2 wird auf der Oberfläche der P-Halbleiterzone 14 aufgebracht. Die öffnungen 56, 57 und 58 in der Isolierschicht 9 werden von der Sourceelektrode 5, der Gateelektrode 6 und der Drainelektrode 7 verschlossen. Die öffnungen 63, 64 und 59 in der Isolierschicht 9 werden von einer Anodenelektrode 24, einer Kathodenelektrode 25 und der Emitterelektrode 8 verschlossen.
Ein J-FET wird in der N-Halbleiterzone 11 gebildet. Eine Diode 21 und die P-Halbleiterzone 4 werden in der N-Halbleiterzone 12 gebildet. Die P-Halbleiterzone 4 wirkt als Emitter zur Trägerinjektion, die die Ladung neutralisiert, die in der P-Halbleiterzone 2 3 der Diode 21 gespeichert ist. Die Gateelektrode 6 des J-FET 40 ist mit der Anodenelektrode 24 der Diode 21 verbunden und die Drainelektrode 7 ist mit Erde über den Widerstand 46 und die Gleichspannungsquelle 47 verbunden, deren negativer Anschluß geerdet ist. Die Kathodenelektrode 25 der Diode 21 ist mit dem IAM-Signaleingangsanschluß 41 verbunden. Die Emitterelektrode 8 ist mit dem Austastimpulseingangsanschluß 43 verbunden. Der Ausgangsanschluß 42 ist mit dem Verbindungspunkt der Drainelektrode 7 und des Widerstands 46 verbunden.
Das Schaltbild der Halbleitervorrichtung 1 der Fig. 6 ist das gleiche wie das (Fig. 2) der Halbleitervorrichtung 1 der Fig. 1, die den Analogspeicherkreis bildet. Die Arbeitsweise der Halbleitervorrichtung 1 der Fig. 6 wird daher anhand der Fig. 2 beschrieben.
509810/0841
Diese Halbleitervorrichtung 1 ist im wesentlichen die gleiche wie die Halbleitervorrichtung der Fig. 1, mit der Ausnahme, daß der PN-Übergang, der in der Gatezone des CSJ-FET 19 der Halbleitervorrichtung 1 der Fig. 1 gebildet ist, im dem gleichen Halbleitersubstrat an einer anderen Stelle getrennt gebildet ist. Die Halbleitervorrichtung 1 der der Fig. 6 hat daher den gleichen Ladungsspeichereffekt wie der CSJ-FET der Fig. 1, obwohl der PN-Übergang, wie er in der Gatezone des CSJ-FET 19 gebildet ist, an einer anderen Stelle in dem gleichen Halbleitersubstrat gebildet ist.
Wenn der negative Impulse an die Kathodenelektrode 25 der Diode 21 angelegt wird, wird der PN-Übergang zwischen dem N-Halbleitersubstrat 2 und dem P-Halbleitersubstrat 23 in Durchlaßrichtung vorgespannt, und der PN-Übergang zwischen der P-HaIbleiterzone 3 und der N-Halbleiterzone 11 wird in Sperr!chtung vorgespannt. Daher wird die gesamte Spannung des negativen Impulses an den PN-Übergang zwischen der P-Halbleiterzone 3 und der N-Halbleiterzone 11 angelegt, so daß sich nahe dem PN-Übergang zwischen der P-Halbleiterzone 3 und der N-Halbleiterzone 11 eine Verarmungsschicht ausbreitet. Mit der Ausbreitung der Verarmungsschicht wird ein seitlicher Kanal 38, der sich von der Sourcelektrode zu der Drainelektrode 7 erstreckt, verengt, und somit wird der Widerstand zwischen der Sourceelektrode 5 und der Drainelektrode 7 erhöht.
Beim Anlegen des negativen Impulses an die Kathodenelektrode 25, wird eine negative Ladung proportional der Amplitude des negativen Impulses in den P-HaIbleiterzonen 3 und 23 gespeichert. Da die N-Halbleiterzone 2 zwischen· der P-Halbleiterzone 23 und der Kathode 25 gebildet wird, wird die negative Ladung an der Rekombination gehindert und damit vollkommen in den P-Halbleiterzonen 3 und 23 gespeichert. Daher arbeitet die Halbleitervorrichtung 1 der Fig. 6 im wesentlichen in der gleichen Weise wie der CSJ-FET der
509810/0841
Fig. 1. Die gespeicherte Ladung wird beim Anlegen des Löschimpulses an die Emitterelektrode 8 neutralisiert, wie bei der Halbleitervorrichtung der Fig. 1. Beim Anlegen des positiven Impulses an dem Löschimpuls an die Emitterelektrode 8 werden Träger bzw. Löcher von der P-HaIbleiterzone 4 zur Neutralisierung der negativen Ladung injiziert, die in der einen P-Halbleiterzone 23 und der anderen P-HaIb- . leiterzone 3 gespeichert ist, die mit der einen P-Halbleiterzone 2 3 über eine Leitung verbunden ist. Auf diese Weise.wird die negative Ladung gelöscht.
Bei der Ausführungsform der Fig. 6 wird die negative Ladung, die in den P-HaIbleiterzonen 3 und 23 gespeichert ist, bei der Injektion der Löcher als den Minoritatsträgern der P-Halbleiterzone 4 als der Emitterzone für die Injektion der Träger neutralisiert. Sie kann jedoch auch wie bei der Ausführungsform der Fig. 1 durch Lichtstrahlung neutralisiert werden.
Anhand der Fig. 7 und 8 wird nun eine weitere Ausführungsfonn der Erfindung beschrieben.
Diese Ausführungsform ist im wesentlichen die gleiche wie die Ausführungsform der Fig. 4,mit der Ausnahme, daß der CSJ-FET in einen Ladungsspeieher-MOS-FET und der J-FET als der Entladungsweg für die gespeicherte Ladung in einen weiteren MOS-FET umgewandelt ist. Die Teile in Fig. 7, die Teilen in Fig. 4 entsprechen, sind mit den gleichen Bezugsziffern versehen und werden im einzelnen nicht beschrieben.
Die N-HaIbleiterzone 30 als die Drainzone und die N-HaIbleiterzone 29 als die Sourcezone sind in der P-Halbleiterzone 14 gebildet. Die Gateelektrode 27 ist auf der Isolierschicht 9 gebildet, öffnungen 56 und 58 in der Isolierschicht 9 sind durch die Sourceelektrode 26 und die Drain-
509810/0841
elektrode 28 verschlossen. Auf diese Weise wird der MOS-FFT 31 in dem P-Halbleitersubstrat 15 gebildet.
Die N-Halbleiterzone 2 ist in der P-Halbleiterzone 14 gebildet. Die P-Halbleiterzone 23 ist in der N-Halbleiterzone 2 gebildet, öffnungen 63 und 64 in der Isolierschicht 9 sind durch die Kathodenelektrode 25 und die Anodenelektrode 24 verschlossen. Auf diese Weise wird die Diode 21 in dem Halbleitersubstrat 15 gebildet.
Die Gateelektrode 27 des MOS-FET 31 ist mit der Anodenelektrode 24 der Diode 21 verbunden. Damit wird der Ladungsspeiche r-MOS- FE T, bestehend aus dem MOS-FET 31 und der Diode 21, in dem Halbleitersubstrat 15 gebildet.
Eine N-Halbleiterzone 33 als Drainzone und eine weitere N-Halbleiterzone 34 als Sourcezone sind in dem P-Halbleitersubstrat 14 gebildet. Eine Gateelektrode 36 ist an der Isolierschicht 9 gebildet, öffnungen 60 und 62 in der Isolierschicht 9 sind durch eine Drainelektrode 35 und eine Sourceelektrode 37 verbunden. Damit wird der MOS-FET 32 in dem Halbleitersubstrat 15 gebildet. Außerdem ist die Drainelektrode 35 des MOS-FET 32 mit der Anode der Elektrode 24 der Diode 21 verbunden.
Die Ausführungsform der Fig. 7 ist im wesentlichen die gleiche wie die der Fig. 4, mit der Ausnahme, daß der CSJ-FET 19 und der J-FET 20 in den Ladungsspeieher-MOS-FET, bestehend aus dem MOS-FET 31 und der Diode 21, bzw. dem MOS-FET 32 umgewandelt sind.
Fig. 8 zeigt das Schaltbild der Halbleitervorrichtung der Fig. 7, die einen Analogspeicherkreis bildet. Die Teile in Fig. 8, die Teilen in Fig. 7 entsprechen, sind mit den gleichen Bezugsziffern versehen und werden im einzelnen nicht beschrieben.
509810/0 841
Es wird nun die Arbeitsweise der Halbleitervorrichtung 1 der Fig. 7 und 8 nur bezüglich der Unterschiede ,gegenüber der Halbleitervorrichtung der Fig. 4 beschrieben.
Wenn das IAM-Signal an die Kathodenelektrode 25 der Diode angelegt wird, wird der PN-Übergang zwischen der N-Halbleiterzone 2 und der P-HaIbleiterzone 23 in Durchlaßrichtung vorgespannt. Damit wird die gesamte Spannung des negativen Impulses als dem IAM-Signal an die Gateelektrode 27 des MOS-FET 31 über die Anodenelektrode 24 angelegt. Der Kanalwiderstand zwischen der N-Halbleiterzone 29 und der N-HaIbleiterzone 30 wird von der Ladung gesteuert, die unter der Gateelektrode 27 durch die Isolierschicht 9 induziert wird. Die Ladung proportional der Amplitude des negativen Impulses wird in der P-Halbleiterzone 23 gespeichert. Da die N-Halbleiterzone 2 zwischen der P-Halbleiterzone 23 und der Kathodenelektrode 25 gebildet ist, wird die negative Ladung an der Rekombination gehindert und in der P-Halbleiterzone 23 vollkommen gespeichert.
Die gespeicherte Ladung wird über die Source-Drain-Strecke des MOS-FET 32 entladen. Der positive Löschimpuls, den Fig. 3B zeigt, wird an die Gateelektrode 36 des MOS-FET 32 über den Löschimpuls-Eingangsanschluß 43 angelegt. Die Source-Drainstrecke des MOS-FET 32 wird von dem Löschimpuls in den Ein-Zustand gebracht, so daß die in der P-Halbleiterzone 23 der Diode 21 gespeicherte Ladung über die Source-Drain-Strecke des MOS-FET 32 entladen wird. Auf diese Weise wird die gespeicherte Ladung gelöscht. Ebenfalls wie bei der Löschung der gespeicherten Ladung durch die Entladung kann das analoge Signal (Fig. 3D), das den analogen Wert speichert, erhalten werden.
Außerdem kann die gespeicherte Ladung in der Halbleitervorrichtung mit dem Ladungsspeicher-MOS-FET 7 durch Licht-
09810/0841
strahlung oder Injektion von Trägern aus der Emitterzone gelöscht werden.
Wie oben erwähnt wurde, können verschiedene Verfahren zum Löschen der gespeicherten Ladung in dem Analogspeicherkreis mit dem CSJ-FET oder dem Ladungsspeicher-MOS-FET angewandt werden, um im wesentlichen die gleichen Eigenschaften wie bei den oben erwähnten Analogspeicherkreisen zu erhalten.
Bei den oben erwähnten Analogspeicherkreisen unter Verwendung des CSJ-FET oder des Ladungsspeicher-MOS-FET werden das IAM-Signal und der Löschimpuls getrennt an die Eingangsanschlüsse angelegt.
Anhand der Fig. 3E, Fig. 9 und Fig. 10 wird nun eine weitere Ausführungsform der Erfindung beschrieben, bei der ein Signalgemisch, bestehend aus einem IAM-Signal und einem Löschimpuls,an einen gemeinsamen Eingangsanschluß angelegt wird. Bei dieser Ausführungsform wird das Signalgemisch (Fig. 3E), bestehend aus dem IAM-Signal (Fig. 3A) und dem Löschimpuls (Fig. 3B) an die Gateelektrode 6 und die Emitterelektrode 8 des CSJ-FET 19 gemeinsam angelegt. In Fig. 3E ist der Löschimpuls positiv und das IAM-Signal ist negativ. Die Halbleitervorrichtung 1 der Fig. 9 ist gleich der Halbleitervorrichtung der Fig. 1, mit der Ausnahme, daß die Gateelektrode 6 und die Emitterelektrode 8 mit dem gemeinsamen Eingangsanschluß 41 verbunden sind. Die Teile in Fig. 9, die gleich denen in Fig. 1 sind, sind mit den gleichen Bezugsziffern versehen und werden im einzelnen nicht beschrieben.
Fig. 10 zeigt das Schaltbild der Halbleitervorrichtung der Fig. 9. Die Teile in Fig. 10, die denen in Fig. 9 entsprechen, sind mit den gleichen Bezugsziffern versehen und werden im einzelnen nicht beschrieben.
509810/0841
Da das Signalgemisch (Fig. 3E) an die Gateelektrode 6 und die Emitterelektrode 8 des CSJ-FET 19 über den gemeinsamen Eingangsanschluß 41 angelegt wird, wird die negative Ladung in der P-Halbleiterzone 3 entsprechend der Spannung des negativen Impulses gespeichert, der in dem Signalgemisch (Fig. 3E) enthalten ist. Die gespeicherte negative Ladung wird mit den Löchern, die von der P-Halbleiterzone 4 injiziert werden, infolge des positiven Impulses, der in dem Signalgemisch enthalten ist, neutralisiert. Damit wird die gespeicherte negative Ladung gelöscht. Obwohl das IAM-Signal als Abtastimpuls und der Löschimpuls in einem Signal enthalten sind, arbeitet die Halbleitervorrichtung der Fig. 9 im wesentlichen in der gleichen Weise wie die Halbleitervorrichtung der Fig. 1.
In ähnlicher Weise können bei den oben erwähnten Halbleitervorrichtungen außer der Halbleitervorrichtung der Fig. 1 der Abtastimpuls und der Löschimpuls in einem Signal enthalten sein. Die oben erwähnten Analogspeicherkreise unter Verwendung des CSJ-FET oder des Ladungsspeicher-MOS-FET können für einen Ansteuerkreis eines Festkörper-Leuchtelements oder eines Entladungsanzeigegeräts zur Speicherung eines Videosignals für eine Bildperiode verwendet werden.
Bei allen oben erwähnten Analogspeicherkreisen kann die Leitfähigkeitsart der Halbleiterzonen in eine entgegengesetzte Leitfähigkeitsart umgewandelt werden, wobei die Polaritäten des angelegten Signals und der Gleichspannungsquelle umgekehrt werden. Außerdem kann bei der Halbleitervorrichtung der Fig. 4 der J-FET als Entladeweg für die gespeicherte Ladung in dem MOS-FET umgewandelt werden. Bei der Halbleitervorrichtung der Fig. 7 kann der MOS-FET als Entladeweg für die gespeicherte Ladung in den J-FET umgewandelt werden.
509810/0841

Claims (6)

' 16 " 2U0680 Ansprüche
1.J Analogspeicherkreis, gekennzeichnet durch eine Halbleitervorrichtung mit einem Halbleitersubstrat, einem Strompfadteil, einer ersten und zweiten Halbleiterzone, die einen PN-Übergang bilden, wobei die erste Zone über einen Kondensator mit dem Strompfadteil gekoppelt ist, und einer Steuerelektrode, die mit der zweiten Zone verbunden ist, eine Einrichtung, um dem Strompfadteil einen Strom zuzuführen, eine Einrichtung, um den Kondensator zu entladen, und eine Einrichtung, um an die Steuerelektrode ein Signal anzulegen.
2. Analogspeicherkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleitervorrichtung eine erste und eine zweite Elektrode hat, die mit den beiden Enden des Strompfadteils elektrisch verbunden sind.
3. Analogspeicherkreis nach Anspruch 1, dadurch gekennzeichnet, daß ein PN-Übergang zwischen der ersten Zone und dem Halbleitersubstrat gebildet ist.
4. Analogspeicherkreis nach Anspruch 1, dadurch gekennzeichnet, daß eine dritte Halbleiterzone in dem Halbleitersubstrat gebildet ist und dazwischen einen PN-Übergang bildet, und daß die in dem Kondensator gespeicherte elektrische Ladung durch einen elektrischen Strom, der durch die dritte Zone fließt, entladen wird.
5. Analogspeicherkreis nach Anspruch 4, dadurch gekennzeichnet, daß die dritte Zone mit der Steuerelektrode elektrisch verbunden ist.
6. Analogspeicherkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Entladungseinrichtung ein Feldeffekttransistor ist, der mit der ersten Zone verbunden ist.
509810/0841
Leerseite
DE2440680A 1973-06-26 1974-08-24 Analogspeicherkreis Withdrawn DE2440680A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US373731A US3868718A (en) 1972-06-30 1973-06-26 Field effect transistor having a pair of gate regions
JP9539173A JPS5323062B2 (de) 1973-08-25 1973-08-25
US05/499,220 US3971055A (en) 1973-06-26 1974-08-21 Analog memory circuit utilizing a field effect transistor for signal storage

Publications (1)

Publication Number Publication Date
DE2440680A1 true DE2440680A1 (de) 1975-03-06

Family

ID=27307804

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2440680A Withdrawn DE2440680A1 (de) 1973-06-26 1974-08-24 Analogspeicherkreis

Country Status (3)

Country Link
US (1) US3971055A (de)
DE (1) DE2440680A1 (de)
GB (1) GB1477467A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586234B2 (ja) * 1977-11-17 1983-02-03 富士通株式会社 半導体記憶装置
US4272830A (en) * 1978-12-22 1981-06-09 Motorola, Inc. ROM Storage location having more than two states
US4247916A (en) * 1979-10-30 1981-01-27 Erb Darrell M Memory device in which one type carrier stored during write controls the flow of the other type carrier during read
US4335450A (en) * 1980-01-30 1982-06-15 International Business Machines Corporation Non-destructive read out field effect transistor memory cell system
US4492972A (en) * 1981-08-17 1985-01-08 Honeywell Inc. JFET Monolithic integrated circuit with input bias current temperature compensation
US4779124A (en) * 1984-06-08 1988-10-18 Texas Instruments Incorporated Virtual phase buried channel CCD
JPH0575131A (ja) * 1991-09-17 1993-03-26 Fuji Electric Co Ltd 半導体素子
US5504699A (en) * 1994-04-08 1996-04-02 Goller; Stuart E. Nonvolatile magnetic analog memory
US6104626A (en) * 1996-03-14 2000-08-15 Sony Corporation Analog value memory circuit
US5699312A (en) * 1996-04-18 1997-12-16 Altera Corporation Programmable voltage supply circuitry
US7692220B2 (en) * 2007-05-01 2010-04-06 Suvolta, Inc. Semiconductor device storage cell structure, method of operation, and method of manufacture

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1053442A (de) * 1964-05-18
GB1155578A (en) * 1965-10-08 1969-06-18 Sony Corp Field Effect Transistor
US3443172A (en) * 1965-11-16 1969-05-06 Monsanto Co Low capacitance field effect transistor
US3538399A (en) * 1968-05-15 1970-11-03 Tektronix Inc Pn junction gated field effect transistor having buried layer of low resistivity
JPS525838B1 (de) * 1970-11-30 1977-02-16

Also Published As

Publication number Publication date
GB1477467A (en) 1977-06-22
US3971055A (en) 1976-07-20

Similar Documents

Publication Publication Date Title
DE2326751C3 (de) Halbleiterbauelement zum Speichern und Verfahren zum Betrieb
DE2143029C3 (de) Integrierte Halbleiterschutzanordnung für zwei komplementäre Isolierschicht-Feldeffekttransistoren
DE3407975C2 (de) Normalerweise ausgeschaltete, Gate-gesteuerte, elektrische Schaltungsanordnung mit kleinem Einschaltwiderstand
DE2745290A1 (de) Integriertes speicherfeld
DE1054586B (de) Transistor mit temperaturkompensiertem Kollektorstrom
DE1961125C3 (de) Speicherschaltung
DE1803035A1 (de) Feldeffekt-Halbleiterbauelement
DE3411020C2 (de)
DE2341899C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Betrieb
DE2211384A1 (de) Schaltungsanordnung mit mindestens einem strahlungsgespeisten Schaltungselement und Halbleiteranordnung zur Anwendung in einer derartigen Schaltungsanordnung
DE2144351A1 (de) Halbleiterbauelement
DE2440680A1 (de) Analogspeicherkreis
DE2023219A1 (de) Festwertspeicher
DE1564221A1 (de) Halbleiterbauelement vom Feldeffekttyp,insbesondere zur Realisierung von logischen Funktionen
DE1614300A1 (de) Feldeffekttransistor mit isolierter Torelektrode
DE2201028B2 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE3244488A1 (de) Elektrisch programmierbarer permanenter speicher
DE2453597A1 (de) Signalpegel-steuerkreis
DE2519056C2 (de)
DE2054863A1 (de) Spannungsverstärker
DE2264125A1 (de) Ladungsgekoppelte halbleitereinrichtung
DE2516758A1 (de) Steuerschaltung
DE2740786C2 (de) Bipolarer Tetroden-Transistor und seine Verwendung als EPROM-Element
DE2442834A1 (de) Schaltkreis
DE1541413B2 (de) Anordnung zur erzeugung von elektromagnetischen schockwellenschwingungen

Legal Events

Date Code Title Description
8141 Disposal/no request for examination