DE2439577A1

DE2439577A1 - Verfahren und einrichtung zum pruefen von hochintegrierten schaltungen

Info

Publication number: DE2439577A1
Application number: DE2439577A
Authority: DE
Inventors: Michael Joseph Patti
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1973-09-06
Filing date: 1974-08-17
Publication date: 1975-03-13
Also published as: FR2243444A1; GB1430514A; FR2243444B1; JPS531175B2; JPS5056839A; US3916306A; IT1027550B; USB394712I5; DE2439577C2

Description

Böblingen, den 16. August 1974 heb-oh

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtl. Aktenzeichen s Neuanmeldung Aktenzeichen der Anmelderin! FI 973 047

Verfahren und Einrichtung zum Prüfen von hochintegrierten Schaltungen '__

Die Erfindung betrifft ein Verfahren und eine Einrichtung zum logischen Prüfen von hochintegrierten und äußerst komplexen, funktioneilen, logischen Schaltungen, wie sie bei der heutigen Integrationstechnik vorkommen.

Bisher hat man verschiedene elektronische Schaltungen und Vorrichtungen dadurch geprüft, daß man ihr Ansprechverhalten mit dem einer bekannten Schaltung verglichen hat.

Ein wesentliches Merkmal der hier zu prüfenden Schaltungen ist darin zu sehen, daß die zahlmäßige Ausbeute bei solchen integrierten Schaltungen relativ klein ist, das heißt, daß ein sehr hoher Prozentsatz der Schaltkreise bei der Prüfung zurückgewiesen wird. Außerdem verbietet sich bei der großen Anzahl der im allgemeinen vorkommenden Teilenummern ein maßgeschneidertes Prüfsystem für jede einzelne Teilenummer einer Schaltung. Aus Kostengfünden ist selbst die Verwendung eines Prüfsystems ausgeschlossen, bei dem eine große Anzahl einzelner, komplizierter Programme für jede Teilnummer durchgeführt werden muß. Kostenmäßige und zeitliche Überlegungen verbieten es auch, jeden logischen Schaltkreis optisch zu überprüfen. Ferner ist es von der Arbeitsgeschwindigkeit

SÖt81t/0728

und vom Wirkungsgrad her erwünscht, diese Bauelemente und Schaltungen bzw. Schaltkreise auf Echtzeitbasis zu prüfen. Bisher bekannte Prüfgeräte können komplexe, funktionale, logische Schaltungen dieser Art nicht prüfen, das heißt, eine Prüfung in Echtzeit unter ungünstigsten Bedingungen der möglichen Belastung, wie dies durch die vorliegende Erfindung ermöglicht werden soll, ist derzeit nicht möglich.

Eine der bedeutendsten Entwicklungen der neueren Zeit auf dem Gebiet der Herstellung elektrischer Schaltungen ist die integrierte Schaltungstechnik (LSI), bei der eine große Anzahl von Schaltkreisen mit einer großen Anzahl und auch unterschiedlicher Bauelemente auf einem einzigen Plättchen aus Halbleitermaterial hergestellt wird. Diese Herstellungsverfahren wurden durch die dann folgende Entwicklung von Metall-Oxyd-Silicium (MOS)- und Metall-Dickes-Oxyd-Silicium (MTOS)-Verfahren erleichtert.

In solchen integrierten Schaltungen ist das Halbleiterplättchen, das die integrierten Schaltkreise trägt, in einem Gehäuse eingeschlossen und weist eine Anzahl von Anschlußstiften für den Anschluß äußerer Schaltungen auf. Die Verbindungen zwischen diesen Anschlußstiften und den Eingangs- und Ausgangsklemmen der integrierten Schaltungen werden durch sehr dünne, metallische Drähte hergestellt, die an den Stiften und den Anschlüssen der integrierten Schaltung angelötet sind.

Komplexe elektronische Anlagen für die Verarbeitung oder übertragung von Daten bestehen aus einer großen Anzahl solcher integrierter Schaltungseinheiten, und man muß daher notwendigerweise in der Lage sein, das einwandfreie Arbeiten dieser integrierten Schaltungen zu überprüfen..

Diese hochintegrierte Schaltungstechnik macht es möglich, daß eine große Anzahl von Schaltkreisen in einem relativ kleinen Volumen untergebracht werden kann. Diese Schaltkreise haben die ganz wesentlichen Vorteile, daß sie bei geringen Leistungsverlusten

^FI973047 609811/0728

und bei hohen Betriebs- bzw. Schaltgeschwindigkeiten arbeiten.

Somit sind hochintegrierte Schaltungen ganz allgemein nunmehr im Gebrauch, beispielsweise als logische- oder Speicherschaltungen in digitalen Datenverarbeitungsanlagen und dergleichen. Die Zuverlässigkeit solcher Systeme hängt weitgehend von der Zuverlässigkeit und Genauigkeit der Arbeitsweise der Schaltungsbaugruppen ab und somit benötigt man auch neuerdings neue und komplizierte Prüfeinrichtungen und Verfahren zum Prüfen solcher hochintegrierter Schaltkreise. Ein solches Prüfen ist wegen der großen Anzahl der verschiedenen funktionellen Abschnitte jeder Schaltung und wegen der Notwendigkeit, daß viele unterschiedliche Betriebsparameter überprüft werden müssen, ziemlich schwierig. Um das Arbeiten einer gegebenen Schaltung vollständig zu bewerten, muß sie sowohl statischen als auch dynamischen Prüfungen und Messungen unterzogen werden. Bei diesen Prüfungen muß auf Leitung und auf Funktion überprüft werden, wobei die letztere Prüfung insbesondere beim Prüfen logischer Schaltkreise wichtig ist, um festzustellen, ob der Schaltkreis, der geprüft werden soll, auf ein entsprechendes Eingangssignal die gewünschte logische Operation ,durchführt. Bei einer Funktionsprüfung, die entweder kombinatorisch oder sequentiell durchgeführt werden kann, wird ein bekanntes Signal einem oder mehreren der Eingänge der Schaltung zugeführt und das tatsächlich auftretende Auegangssignal wird überprüft, um zu bestimmen, ob es dem gewünschten Ausgangssignal, das die Schaltung richtigerweise in Abhängigkeit von dem genau spezifizierten Eingangssignal abgeben sollte, entspricht.

Beim Durchführen dieser Prüfungen ist es erwünscht, daß die Schaltung in bezug auf Last, Stromversorgung und bei logischen Schaltkreisen mit Taktsignalen möglichst in der Nähe ihrer tatsächlichen Betriebsbedingungen betrieben wird. Dabei hat man festgestellt, daß es sehr erwünscht ist, solche Schaltungen oder Schaltkreise unter den ungünstigsten Bedingungen oder für den ungünstigsten Fall aller auftretenden Bedingungen zu prüfen.

FI 973 047

SQS811/072S

Als "ungünstigster Fall" können dann die Betriebsbedingungen bezeichnet werden, unter denen die Schaltung erwartungsgemäß als Forderung oder als Wunsch irssner noch eine brauchbare, akzeptable jLeistung erbringt.

Zum Prüfen der Beanspruchung von logischen Schaltkreisen unter solchen Grenzbedingungen wird erfindungsgemäS ein Verfahren mit Zu£allseinstellung der einzelnen Pegel benutzt» Wie aus der nach-■ folgenden Beschreibung der den schlechtesten Fall der Beanspruchung darstellenden Beschreibung hervorgehen wird, darf man das ' !verfahren gemlfi der Erfindung mit Sufalloelnsteilung auf bejatinaate Sliigangepegel nicht mit der Erzeugung von Mustern nach dem Monte Carlo-Verfahre» verwechseln. Das gemäß der Erfindung !verwandet« Muster verwendet daß Anlegen ©Ansr Anzahl von lo- ^: fischen Einsen und Nullen an den Eingimf visier zu prüfenden Schaltung. Die Einsen haben dabei ©ine Znf «Umverteilung der' jArfe, daft sie entweder auf dem höchstmöglich positiven Pegel oder auf dem kleinstes* positiven Pegel liegen? während die Nullen rein zufällig entweder beim am meisten negativen Pegel oder beim geringsten negativen Pegel liegen. Diese Pegel sollen im folgenden als MPUL, LPUL, MNDL und LNDL bezeichnet werden und die kritischen Werte des Eingangssignal» darstellen. Die zu prüfende Schaltung muß in Abhängigkeit von einer größeren Anzahl von Mustern, die aus diesen kritischen Werten bestehen, zufrieden-'stellend arbeiten, um annehmbar su »ein» Is ist dabei erwünscht, eins Schaltung unter der strengsten Kombination dieser den schlechtesten Fall darstellende» Bedingungen zu prüfen, das heißt, ein voll brauchbares Ausgangssifnal soll von der Schaltung abgegeben werden, selbst wenn die Eingangssignal© im Grenzbereich "grade noch gut" liegen. Für eine Schaltung mit ηητ einem Eingang, wie z.B. eine Inverterstufe, wird für den schlechtesten Fall zur Prüfung lediglich MPUL oder LPUL für eine 1 und in Abhängigkeit von der Technologie MNDL oder LNDL für eine Null zugeführt. Für Schaltungen mit mehreren Eingängen, wie z.B. ein UND- oder ein ODER-Glied oder eine Kombination aus UND-Gliedern, ODER-Gliedern und Inverterstufen usw. ist eine Analyse zur Feststellung der

FI 973 047

eingangsseitig zuzuführenden Muster über die Wahrheitstabelle erforderlich, um herauszufinden, weiche Kombination der Signale MPUL, LPUL, MNDL und LNDL die höchsten Anforderungen an die zu prüfende Schaltung in der am meisten erwünschten Weise, das heißt, für den schlechtesten oder schlimmsten Fall,, stellen» Man sieht, daB mit fortachreitandsr ftetetieitstabelle an einem gegebenen Eingang In einem Muster IWOL· und MNDL und In einem nächsten Muster LPUL oder -LNDL zugeführt werden müssen«

Für eine relativ einfache Eingängen oder mit relativ Wahrheitsprüftabelle nicht schlechtesten Falles f ü'hrbar.

e Schaltung mit relativ wenigen SeSialtkreisdlchte ist die „ und die für eine Prüfung des Analyse ist leicht durch

sich jedoch die Schalfekreisdichtem und die Eingangsleitungen In Größenordnungen bewegen_ff wie sie bei hochgradig integrierten Schaltungen auftreten, dann nimmt die Analyse astronomische Werte in bezug auf die Anzahl der für eine vollkommene Erschöpfung der WahrheitstäbeIls erforderlichen Prüfmuster an. Von einem praktischen Gesichtspunkt aus wird es tatsächlich unmöglich, vollständig und mit gutem Wirkungsgrad hochgradig integrierte Schaltkreise nach den bisher bekannten Verfahren zu prüfen. Die derzeit benutzten Prüfverfahren zum Prüfen von LSI sind insoweit wirkungsmäßig stark eingeschränkt« als es das Anl©g®s& von Prüfmustern für den schlechtesten Fall.betrifft. Diese bekannten Prüfverfahr@i% arbeiten mit festen Pegeln, das heißt, alle Eingangssignal® 1 habest d©i& gl%idh®n Wert (das heißt 1 ■ MPOL oder LPUL) und alle Mullen haben den gleichen Wert (HNDL oder LNDL) für einen g@f®ben®n Durchlauf durch die Wahrheitstabelle. J5an hat ferner bereit® vorgeschlagen, einen zweiten . Durchlauf durch die Wataheitstabell© vorzunehmen, um die zu prüfende Schaltung in der entgegengesetzten Richtung zu beanspruchen. Zur KlarStellung sei gesagt, daß dann, -wenn der erste Durchgang durch die W«hrh©it»tab@ll© mit linsen bei LPUL und ■ bei LHDL durchgeführt mtrd©_? da® dann dar nächste Durch-

FI 973 047

gang bei MPUL bzw. MNDL durchgeführt werden muB. Offensichtlich gibt ©s dabei zwei andere Kombinationen, die man noch anlegen könat©* n&nlich LSTO/MNDL und MPüL/LNDL. Keiae dieser Be- ©rgeben jedoeh in Wirklichkeit für alle durch die

hindurchfühlenden Sehritte eine optimale Beanspruchung* das heißt, die bisher vorgeschlagenen Lösungen sind bestenfalls Kompromisse«

Die n®ue und erfinderische Prüfeinrichtung und das dabei angewandt® Pettfverfahren überwindet nieht nur die Beschränkungen des &tanü@B der Technik, sondern gestattet auch eine hoch wirksame und effiziente Prüfung won hochintegrierten Schaltungen. Das neue Verfahren und die neue Einrichtung soll dabei zunächst in einer Zusammenfassung-wie folgt dargestellt Werdens Die Wahrheitstabelle einer typischen LSI-logischen Schaltung verlangt, daß bis zu 10.000enden von Mustern aas die zu prüfende Schaltung angelegt werden müssen. In vielen Fällen sind 100.000end@ von Prtifauisteirsehritten erforderlich. Durch die Erfindung wird jede Treiberschaltung für einen AnschluSstift so ausgelegt, daß ausgangsseitlg für eine logische 1 und eine logisch® 0 je zwei Wert® auftreten. Diese Werte sind der am höchsten positive Pegel und der niedrigste positive Pegel (MPUL und LPUL) für eine logische 1 und der am meisten negative Pegel und der geringste negative Pegel (MNDL und LNDL! für eine logische 0. Jede dieser Treiberschaltungen wird für.zwei Eingangssignal© programmiert. Das erste Eingangssignal bestimmt„ ob das .vosi eier Treibersetraltw&g zu liefernde Auegangssignal entsprechend dem für die zu prüfend® Schaltung eingesetzten Prüfprogramm für jeden Prüfschritt eine t oder eine O sein soll. Das zweite Eingangssignal bestimmt« daß am Ausgang der Treiberschaltung, unabhängig davon, welches logischer Zustand 1 oder O hierfür programmiert 1st«, der niedrigere Wert (LPUL oder MNDL) oder der höhere Wert (MPUL oder LHDLl auftritt.

Di® Bestimmung, ob an den entsprechendes! Ausgangsleitungen der Tr®itarec!ialtung ein® logt ich© 1 oder eine logisch© O auftritt „

_S73 O₄₇ 509811/072®

wird durch ein vorbestimmtes Prüfprogramm gesteuert, während die hohen bzw. niedrigen Werte für jedes der Auegangeeignale der Treiberschaltung in jenem Prüfschritt unabhängig von den Ausgangssignalen anderer Treiberschaltungen in beliebiger Folge auftritt. Auf diese Weise erzielt man eine hohe Wahrscheinlichkeit, daß alle Eingangskreise mit den schlechtesten Bedingungen beansprucht werden, wenn man die große Anzahl der zum Prüfen typischer LSI-Schaltungen und Aufbauten erforderlichen Prüfschritte in Betracht sieht. Dies 1st also im wesentlichen die der Erfindung zugrunde liegende Aufgabe. Die Wahrscheinlichkeit, daß alle Eingangskreise für den schlechtesten Fall beansprucht nimmt mit zunehmender Anzahl der Prüfschritte zu. ■

Beim Entwurf des Systems und beim Entwurf der Steuerschaltungen für die Anschluß stifte kann man @rr©ich@&, daß die Auegangeeignale; der Treiberschaltungen zwischen MPUL und LPUL für die logische 1 und zwischen LNDL und MMDL für die logisch® 0 Im eingeschwungenen : Zustand für 1, bzw. °0 abwechsele In einer bevorzugten Aueführungeform der Erfindung wird ©ine Treiberschaltung verwendet, die Verriegelungsschaltungeffi benutzt, wodurchim eingeschwungenen Zustand ein Ausgangssignal @in©r der folgenden vier Zustände MPUL_# LPULf LIiDL oder MNOL abgegeben wisd· Hau erkennt jedoch, daß bestimmte Schaltungen dadurch wirksam geprüft werden können, daß man einen gleitenden übergang im eingeschwungenen Sustand, nämlich zwischen den Grenzen von 1 (MPUL, LPUL) oder zwischen den Grenzen von 0 CLHDL, MNDL) zuläßt. Bei dieser Lösung ersielt man außerdem noch den. zusätzlichen Vorteil, daß die su prüfende Schaltung mit verrauschten ©der gestörten Einsen oder Nullen geprüft wird und dies wird anschließend als eine weitere Ausführungsform der Erfindung beschrieben werden.

Bekanntlich liegt die tasahl der Eingangs/Ausgangsstifte für eine typische LSI-Schaltung in der Größenordnung zwischen 10 und 300, und die Zahl der Anschlußstifte für einen typischen Aufbau mit einer Anzahl von hochintegrierten Schaltungen liegt in der Größenordnung von 200 bis 3000. Durch die Erfindung ist es tat-

Fi 973 047 SQ9811/0728

sächlich möglich, Schaltungen zu prüfen? die eine derartig hohe Anzahl von Anschlußstiften aufweist.

Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Seichnungen im einzelnen beschrieben . Die unter Schutz zu stellenden Merkmale sind den ebenfalls beigefügten Patentansprüchen zu entnehmen.

In den Zeichnungen zeigt

Fig. 1 ein Blockschaltbild einer Ausführungsform der

Erfindung;

Fig. 2 eine idealisierte Darstellung der elektrischen

Darstellung einer logischen 1 durch einen von zwei Zuständen (MPUL oder LPUL) und einer logischen 0 durch einen von zwei Zuständen (LNDL oder MNDL)„

In Fig. 2 ist eine logische 1 durch eine positive Spannung und eine logische 0 durch eine negative Spannung dargestellt. Dies ist nur zur Erläuterung so dargestellt, da eine logische 1 eine positive Spannung und eine logische O eine weniger positive Spannung sein kann, oder eine logische 1 kann beispielsweise eine positive Spannung und die logische 0 Erd- oder Nullpotential haben.

Gleicherweise kann eine logische 1 Erd- oder Nullpotential sein und eine logische 0 kann ein negatives Potential sein; oder eine logische 1 kann eine negative Spannung und eine logische 0 eine noch weiter negative Spannung sein. Alles hängt dabei von der ■jeweils verwendeten Technologie und den dabei angewandten Bezeichnungen ab. Wesentlich 1st, daß eine elektrische Darstellung für eine logische 1 und eine logische 0 in der Weise gewählt mein müssen, daß elektrische Schaltungen zwischen diesen beiden .!!Standen unterscheiden können.

Fi 973 047 509811/0728

In gleicher Weise kann man auch andere elektrische Gegebenheiten verwenden» wie z.B. den elektrischen Strom.

Fign. 3A u. 3B, die gemäß Fig. 3 nebeneinander zu legen sind,

eine neuartige Deeodierlogik und eine Eingangstreiberschaltung für jede Eingangsklemme des in Fig. 1 gezeigten zu prüfenden Systems, wobei

Fig. 3A die neue Decodierlogik zeigt, die in dem In Fig.

gezeigten System je Eingangsklemme eingesetzt wird und

Fig. 3B den neuen Eingangstreiber; der in dem in Fig.

gezeigten System je Eingangsklemme benutzt wird;

Fig. 4 ein Impulsdiagramm zur Darstellung der Zeitlage

der einzelnen in Fig. 1 auftretenden Impulse;

Fig. 5A die Anordnungen der Fign. 5 und 3B nebeneinander,

zur Darstellung einer neuen Treiberschaltung, die als weitere Ausführungsform zum Ansteuern von Anschlußstiften benutzt werden kann;

Fig. 6 ein Impulsdiagramm zur Darstellung der Zeitlage

der einzelnen in der Anordnung gemäß Fign. 1, 3B_f 5 und 5A auftretenden Impulse; und

Fig. 7 eine neuartige Treiberschaltung für die Anschlußstifte, die in einer weiteren Ausführungsform der Erfindung benutzt werden kann.

Es ist allgemein bekannt, Datenverarbeitungsanlagen zur Primärst euer ung einer elektronischen Prüfeinrichtung zu benutzen. Die Datenverarbeitungsanlage steuert dabei den Prüfablauf und die einzelnen Parameter unter Einfluß eines Prüfprogramms. Die Erstellung von Prüfprogrammen ist allgemein bekannt. Die Datenver-

FI 973 047

509811/0728

arbeitungsanlage und die daran angeschlossenen Vorrichtungen liefern dam_f gesteuert durch ein Prüfprogramm, die Prüfmuster. Di€ Prüfprogramme stehen dabei in einer funktioneilen Beziehung zu der zu prüfenden Schaltung; oder mit anderen Worten, ein erfahrener Programmierer schreibt Prüfprogramme, die die entsprechenden Prüfmuster und Verfahren zum Prüfen der zu prüfenden Schaltung enthalten.

Gemäß der vorliegenden Erfindung enthält eine Systemsteuerung oder eine entsprechende Datenverarbeitungsanlage einen Speicher und dient als Quelle für Prüfmuster, die zu erwartenden Ergebnisse und die Synchronisiersignale für das gesamte System. Die Datenverarbeitungsanlage steuert auch die Arbeitsweise der Prüfeinrichtung. Der Systemspeicher nimmt auch Daten zur Speicherung auf, die die Annahme oder Zurückweisung betreffen, einschließlich der Befehlsdaten hoch/tief, die sich auf die zu prüfende Schaltung beziehen. Die Prüfmuster, wie sie hier.verwendet werden, liefern die elektrischen Darstellungen der logischen Einsen und Nullen, die an der zu prüfenden Schaltung und deren Eingangsklemmen angelegt werden sollen. Für jede Eingangsklemme der zu untersuchenden Schaltung ist ein Kanal vorgesehen. Diese Kanäle übertragen Prüfmusterdaten von der Systemsteuerung an die zu prüfende Schaltung. Jeder Kanal enthält eine logische Decodierschaltung. Jedem Kanal ist eine unabhängige Zufallsimpulsquelle zugeordnet. Ebenfalls ist jedem Kanal eine Analogsteuerung zugeordnet. Die logische DecodierschaltuQg jedes Kanals nimmt Prüfmusterinformation sowie Zufallsimpulsdaten von der Zufallsimpulsquelle auf und liefert über seine zugeordnete Analogsteuerung einen von vier Befehlen. Für jeden Schritt eines Prüfmusters geht von der Decodierlogik jeweils ein und nur ein Befehl aus, nämlich MPUL, LPUL, LNDL oder MNDL. Wenn also die zu prüfende Schaltung η Eingangsklemmen aufweist, dann sind η unabhängige Kanäle erforderlich. Jeder Kanal hat seine Decodierlogik, seine Zufallsimpulsquelle und eine Analogsteuerung mit vier Steuerleitungen. Eine Systemsynchronisierung nimmt Systemsynchronisiersignale von der Systemsteuerung auf und liefert Takt- und Steuer-

509811/0728

FI 973 047

Signale, wie z.B. Zufallsimpuls-Entsperrsignal, Steuerungs-Befehlssignal und Abtastdaten-Befehlssignal. Das Zufallsirapuls-Entsperrsignal schaltet die Zufallsimpulse durch die Decodier— logik hindurch. Das Steuerungs-Befehlssignal wird durch die Decodierlogik benutzt und betätigt die Analogsteuerung in Abhängigkeit von den Prüfmusterdaten und dem Rauschen oder den Störungen der Zufallsimpulsquelio. Der Eingabe-Treiber ist ■ zwischen der Analogsteuerung und der-Eingangsklemme der zu untersuchenden Schaltung angeschlossen. Für jeden Kanal ist ein Eingabe-Treiber vorgesehen, und sie haben dabei alle eine Schnittstellenfunktion. Ein Vergleicher nimmt das Ausgangs-Datensignal der zu untersuchenden Schaltung sowie ein Datensignal für die zu erwartenden Ergebnisse und ein Signal zum Abtasten des Datenbe- ^% fehls von der Systemsynchronisierung auf und liefert an die Systemsteuerung ein Signal darüber, ob die zu untersuchende Schaltung anzunehmen oder zurückzuweisen ist. Der Vergleicher enthält dabei eine Vergleichsstufe für jede Ausgangsklemme der zu untersuchenden Schaltung. Für jede Ausgangsklemme der zu untersuchenden Schaltung gibt es auch ein Datensignal für das zu erwartende Ergebnis und dafür, ob die zu untersuchende Schaltung akzeptierbar ist oder nicht.

Einzelbeschreibung eines bevorzugten Ausführungsbeispiels

Fig. 1 zeigt eine Ausführungsform einer elektronischen Prüfeinrichtung gemäß der Erfindung. Die Systemsteuerung 1 stellt die Primärsteuerung für das gesamte System dar und stellt die Taktgabe, die Prüffolge und die Parameter gemäß einem Betriebsprüfprogramm zur Verfügung. Das Betrlebsprüfprogramm wird durch einen Programmierer erstellt. Prüfprogramme gibt es derzeit und sie sind kein Teil der vorliegenden Erfindung. Auch ist die Erstellung zusätzlicher Prüfprogramme zur Durchführung der Erfindung für den Fachmann auf diesem Gebiet kein Problem.

Die Systemsteuerung 1 liefert Prüfmuster an die Decodierlogik Jedes Prüfmuster besteht aus einer Anzahl von Schritten und jeder Schritt besteht aus einer Anzahl von elektrischen Signalen für

_{FI 973} 047 S09811/0728

logische Einsen und logische Nullen» Jeder Schritt des Prüfprogramms enthält also eine elektrische Darstellung entweder einer logischen 1 oder einer logischen 0 für jede Eingangsklemme der zu prüfenden Schaltung.

Für di© Diskussion sei angenommen, daß die zn prüfende Schaltung ein logisches Netzwerk mit n-Eingängeii sei, wobei η eine ganze Zahl im Bereich zwischen 10 und 3000 sei. Die die Systemsteuerung mit der su prüfenden Schaltung verbindende Einrichtung soll daher η Kanäle aufweisen. Jeder Kanal führt ein elektrisches Signal für entweder eine logische 1 oder ein© logisch® 0 an ©ine Eingangsklein® der zn prüfenden Schaltung. Pa die einzelnen η Kanäle identisch aufgebaut sind, wird nur die Arbeitsweise eines' einzigen dieser Kanäle im einzelnen beschrieben. Jeder Kanal enthält eine Decoäierlogik 3, eise toalogsteuerimg 8 und einen Eingangstreiber - 9. Die Decodierlogik 3 ist im einzelnen in Fig. 3& dargestellt. Di© vier Leitungen der Jtoaiogsteuerung 8 sind im einzelnen in Figuren 3A und 3B geneigt.

Wie aus Fig. 1 zu sehen _t »iassit die Systemtaktgabe 6 ein Systernsynchronisiersignal von der Systemsteuerung 1 auf und liefert die folgenden mit entsprechender Seitlage auftretenden Äusgangssignale? nämlich Zufallsimpuls-£ntsperrslgnal<> Steuerungs-Befehlssignal, Äbtast-DateivBefelilssignal. Der Systemtaktgeber 6 kann datier als Quell© für Torimpulse und Impulse dienen, die alle von der Syst@msynchronisi@rung abgeleitet werden. Näheres erkennt man aus Fig._o 4.

Jedem der η Kanäle ist eiste ^iifallsimpulsguelie 4 zugeordnet. Die Zufallsimpulsquelle 4 kaasi ein freischwisigenäer Multivibrator s@in, der so geschaltet ist.« daß sich seine Impulsfrequenz völlig zufällig und willkürlich m eiae Mittenfrequenz verteilt, und zwar dadurch, daß laaa einmal «eiae ungeregelte Spaanungsqualle iia VeEbiadusiig mit rausch- unü t@iiip©r©tur@sip£ind liehen Bauelementen beimtsfe» Jede aa sieh b©kanate Zu£allsimpul@qu@lle oder jeder bekasasa-äe Sufallsimpulsgene^ator kaasi hier eiag@s®tst werden.

Fi 973 047 . 609811/0728

Das Ausgangssignal der Zufallsimpulsquelle 4 wird über ein UND-Glied 5 durch das Zufallsimpuls-Entsperrsignal nach der Decodierlogik 3 durchgeschaltet. Das Ausgangssignal des UND-Gliedes 5 besteht aus einer Serie von gruppenweise auftretenden Zufallsimpulsen, und zwar je eine Gruppe von Zufallsimpulsen je Prüfschritt. In jeder Gruppe gibt es eine unbestimmte Anzahl von solchen Impulsen.

Die Decodierlogik 3 nimmt Prüfmusterdaten, Zufallsimpulse und das Steuerungs-Befehlssignai auf und liefert einen und nur einen von vier Befehlen an die Analogsteuerung 8. Die vier möglichen Befehle sind " Hoch-Eins -Auswahl" , Tief-Eins-Auswahl", "Hoch-Null·' Auswahl", "Tief-Null-Auswahl" oder MPUL, LPUL; LNDL bzw. MNDL.

Das Steuerungs-Bsfehls-Slgnal bewirkt, daß die Analogsteuerung 8 einen und nur einen dieser näher bezeichneten Ausgangsbefehle abgibt« Der bestimmte, durch die Analogsteuerung 8 abgegebene Befehl wird in Abhängigkeit 'vom Steuerungs-Befehls-rSignal durch das Prüfmuster-Dateneingangssignal und die Ansahl der nach der Decodier logik 3 hindurchgeschalteten Zufallsimpulse bestimmt.

Das Sufallslmpuls-Kntsperrsignal schaltet die Zufallsimpulse während der Ruhepaus© des Analogsteuerung 8 nach der Decodierlogik 3 durch. Die Analogsteuerung 8 jedes Kanals besteht aus vier, den Ausgang der Decodierlogik 3- mit dem Eingang des Eingangstreibers verbindenden Leitungen«, DI© ^nalogst©iaerung 8 gibt also einen der ψ±®% zuvorgenannten 3ef@hl© an den Eingangstreiber 9 ab.

Eingangstreiber 9 j@d@© Kanals ist ausgangsseitig unmittelbar mit einer Eingangskleme 18 der sb untersuchenden Schaltung 17 verbunden. Es gibt dabei & Eingangstreiber_? die jeweils eine Schnitt-

EU jpsHf;@ad<8 S©halt.öa§ Isfe mit.
iefelö®g©sa 20 -asa ©la©» SteQa^ss-gosgmf SgQg¹It Ii. aa«pü@hl©ss<sp_e Die

Vergleicher 12 verbunden.

Die Systemsteuerung liefert während jedes Prüfmusterschrittes ein Datensignal für das zu erwartende Ergebnis und sagt für den gerade laufenden Prüfmusterschritt den richtigen Zustand der Ausgangskleme 19 der zu prüfenden Schaltung 17 voraus« Mit anderen Worten ist das zu erwartende Ergebnis angebende Datensignal eine elektrische Darstellung des richtigen Ausgangssignals der zu prüfenden Schaltung 17 für ein gegebenes logisches Eingangssignal aus Einsen und Nullen. Wenn die zu untersuchende Schaltung m Ausgänge aufweist, dann enthält das Datensignal für das zu erwartende Ergebnis m logische Einsen und Nullen.

Der Vergleicher 12 nimmt die von den Ausgangsklemmen 19 der zu prüfenden Schaltung kommenden Ausgangssignale, das von der Systemsteuerung 1 kommende Datensignal für das zu erwartende Ergebnis und das Datenbefehlssignal vom Systemtaktgeber 6 auf und liefert ein Datensignal an die Systemsteuerung darüber, ob die zu untersuchende Schaltung die Prüfung bestanden hat oder nicht. Kurz gesagt ο vergleicht der Vergleicher H2 für jeden Schritt des Prüfmusters das Ausgangssignal der zu untersuchenden Schaltung mit einem bekannten und guten Standardsignal und liefert ein das Ergebnis dieses Vergleich® anzeigendes Ausgangssignal c Hat die zu untersuchende Schaltung m Ausgangsklemmen _B dam kann der Vergleicher insgesamt m Bit-V@rgleichestufen enthalten. Ee wird somit für jede Bitposition dec Ausgangssignals der zu untersuchenden Schaltung ein Vergleich mit der entsprechenden Bitposition des D&tenaignals für das zu erwartende Ergebnis durchgeführt. Das das Ergebnis dieses Vergleichs anzeigende Datensignal enthält dann ebenfalls m Anzeiger*. Jede Anzeige des Datensignals für eine Annaiae oder Zurückweisung d©n zu untersuchendem Schaltung zeigt dabei an, claß dass Ausgangs Signal einer gegebenes Äusgangsklemme 19 ά®£ Schaltung 17 beim ¥ergleisfe mit dem für diese bestimmte eEwartencte Erejebs&lE fe@fe feracl© lawg©jadl@£ü Schritt des

Bei logischen Netzwerken mit vielen Eingängen ist das Ausgangssignal einer Schaltung mit m Ausgangsklemmen ein Datenwort, das aus logischen Einsen und/oder Nullen besteht. Man sieht, daß diese ausgangsseitig auftretenden Datenworte von der zu untersuchenden Schaltung an die Systemsteuerung zur Speicherung und Weiterverarbeitung übertragen v/erden können, wenn die Systemsteuerung eine Datenverarbeitungsanlage ausreichender Größe und Kapazität enthält.

Betrachtet man Figuren 1 und 3A, dann erkennt man, daß über die Leitung 50 der Zustand des Befehls "Hoch-Tief der bistabilen Kippschaltung jedes Kanals an die Systemsteuerung übertragen wird. Die Systemsteuerung fragt dabei den Zustand jeder Hoch-Tief-Befehl svor richtung während jedes PrüfSchrittes ab. Somit stehen also der Systemsteuerung vollständige Prüfdaten für die zu untersuchende Schaltung und deren gesamte Eingangs- und Ausgangsklemmen zur Verfügung. Diese Daten enthalten das angelegte Eingangssignal, das sich dabei ergebende Ausgangssignal, Daten, ob die Schaltung gut oder schlecht ist und Angaben darüber, ob die jeweils ange legte 1 oder 0 hoch oder tief

Das Abfrage-Daten-Befehissignal ist ein Taktsignal, das während jedes PrüfmusterSchrittes eingesetzt wird und den Vergleich dee Ausgangssignals der zu prüfenden Schaltung mit den Daten des erwarteten Ergebnisses in dem Vergleicher 12 einleitet.

Die Spannungsversorgung 16 liefert die erforderlichen Potentiale einschließlich Erdpotential an die Klemmen 20 der zu untersuchen den Schaltung 17. Die Anzahl der voneinander unabhängigen oder separaten Spannungsversorgungsgeräte wird durch die zu prüfende Schaltung bestimmt„ Benötigt man ρ getrennte Spannungen für die Schaltung^ die geprüft werden soll, dann sind ebenfalls ρ Spannung s Versorgungsgeräte vorgesehen; die jeweils einzeln mit der zu prüfenden Schaltung verbunden sind. Der Ausdruck "Spannungsver sorgung" soll hierbei geregelte und silchtgeregelte Spannungsquellen, Konstantstromquellen und Erdverbindungen mit einschließen .
Fi 973 047 5 0 9 811/0728

Its ■*■

Die Arbeitsweise der in Fig. 1 dargestellten Schaltung ist dabei

01© Systemsteuerung 1 liefert äst jeden der η Kanäle &±n® elektrische Daxstellung einer logischen 1 ©eier einer logischen O.

Es sei angenosamen, daß am Kaßal n-3 eis© Darstellung einer logischen 1 liegt, daß am Kanal a-2 die elektrische Darstellung einer logischen O liegt, daß am Kanal sa-1 die elektrische Darstellung einer logischen 1 liegt; mnä ©m Kanal η die elektrische Darstellung einer logischen 0 siaftxlfet» c

Di© Dsöodierlogik 3 des KaBaIs n=3 aisait eine logische 1 auf und gibt über dl© Analogsteuertung 8 @Iaea B@f@Sil. ©Isaer logischen 1 entweder bei dem am höchsten s^sitlifea Peg®! (MPPL) csder bei dem kleinsten positive» Pegel (LPUL) aJa.» Wsletei? der balden Pegel durch die Decodier logik 3 des Maaals si-=>3 abgegefoaii wird_g -nämlich MPOL oder LIPtIL, wird durch eine im ü®% Dsoedisrlogik selbst enthalten© bistabile Schaltung hm&tiwmte In flear b&woxzngten Ausfühxvmgsf©Oft der Erfindung k®aa sisfe die Ia der D@e©dierlogik 3 befindliche bistabile Sctaltnag währ®mü jedes Schrittes eines FrIfausters Ia ainsm ihrer beiden stabiles ^stände befinden.

den einzelnen Schritten'des Psufmusters ändert sich, in

iron durcshgesetialtsteii Zufalls impulsen, die vom 2ufalleiiapulsg@nerator 4 des Kauaals a™3 g@ll@fert werden, der H©ti&ltTO®t&tid der bistabilen,' Sclialfeaag des Kanals n-3 beliebig oft. Is sei für die DIsktass£©ß z«saSÄ3t angsnoüsmcsn, daß die bistabil© Schaltung oder bistabile Kippsefealtung des Kanals κ-3 sm&h &u£n&hfite der durchgesölialtetesi ^«ifallslmpiilse sich Ie ihrem esstaa B^trlefeszuetand bafladet. Bmm lisfsra die jysalogtrelber des S®amlE a-3 an den SiagasagBt^®ihmm S dcss Kanals n~3 einen Befehl HPUL CHoch-Eins Äuewahl) · Dssaiaflila gibt der Elngangstraiber 9 dee Kanals e™3 an die liii§®agskl«»e a»3 der Eingangskltenmea 18 dar zu prüfenden Selieltoag ein© logische 1 silt dem am meisten positiven Pegel (M?üL) ab«

sei fte die Diskussion angenommen, daß @b@n£alls jeweils fneiffiie der durchgeachaltet©n gtafallsimpiiise die bistabilen

973 047 508811/0-721

Schaltungen der Kanäle n-2_y n-1 und η .die folgenden Zustände aufweisen? "zweiter Zustand", sweiter Zustand" bsw. "erster Zustand". Dann liegen an den Klessnen a-2„ n-1 und η der Eingangsklemmen 18 der zu untersuchenden und gu prüfenden Schaltung die elektrischen Signale einer logischen 0 auf ihrem am meisten negativen Pegel, eine logische 1 auf ihrem kleinsten positiven Pegel und eine logische 0 auf ihrem kleinsten negativen Pegel.

Es ist nun klar, daß die Prüfmus'terdaten für jeden Schritt des Prüfmusters den logischen Wert (1 oder Q). der den jeweiligen Eingangsklemmen 18 der zu prüfenden Schaltung zuzuführenden Signale bestimmt. Ferner'sieht Baan_ff daB für jeden. Schritt des Prüfmusters ^: der hohe oder niedrige elektrische Pegelwert des logischen Wertes (1 oder Q) das den jeweiligen Eingasafskleranen 18 der zu untersuchenden Schaltung zugeführt wird, für jede-Eingangsklemme durch den Zustand der bistabile» Schaltung des dieser bestimmten EIn-.gangsklemme zugeordneten Kanals unabhängig bestimmt wird. Außerdem stellt sich der Zustand jeder dar den einzelnen η Kanälen zugeordneten bistabilen Schaltwagen völlig zufällig in Abhängigkeit von den &u£allsirapul©@& ®±n_B die ebenfalls voneinander unabhängig von den entsprechenden Zufallsimpulsqueilen geliefert werden. Jede der Zufallsimpulsquellen ist einer der a bistabilen- Kippschaltungen und dem zugehöriges Kanal ausschließlich zugeordnet.

Damit wird klar _s da© für jeden Beitritt des Prüfmusters die der zu usitfBSsuchenden uad zu prüfegadea Selialtasig zuzuführenden logischen Sigaal© 1 und 0 in- völlig beliebiger Meise zwischen einem höchsten Wert und einem aledrlgstea Wert modifiziert werden.

Während dieses Teils jede© PrüfSchrittes wird das von der zu prüfenden Schaltung kommend® Ausgangssignal mit einem als gut bekannten Einheitsslgna$, vesglichan, 'vm. dabei festzustellen, ob die EU untersuchende Schaltung schlecht oder gut ist. -Dieses Prüfergebais wird dann sur Verwertung und/oder Speicherung an die Systemsteuerung abgegeben» . ·

FI 973 047

Di© Verglaielisergebsiisse und andere Prüfergebnisdaten werden nach der Systemsteuerung übertragen« Es ist bekannt,, daß in einem Prüfsystem bestimmte Speieherelemente zn entsprechenden Prüfzeiten abgetastet werden sollten und insbesondere im Anschluß an eine Fehleranzeige. Bei der neuen Prüfschaltung können zumindest der Status der bistabilen Schaltung 25 für jede einzelne Eingangsklemme, insbesondere im Falle einer Fehleranzeige, und eine oder mehrere Ausgangsklemmen abgetastet werden. (Vergleiche Leitungen 50 in Fig« 1 und 3A.) Diese Information wird dann zusammen mit der Prüfmusterinformation (die bereits im Speicher liegt) und in Verbindung mit den Prüfsehrittdaten, auf die hin die Fehleranzeige aufgetreten ist._y nach richtiger Analyse durch die Datenverarbeitungsanlage und/oder menschliche Beurteilung wertvolle diagnostische Daten in bezug auf den oder die Fehler der zu untersuchenden Schaltung liefern»

Di® Decodierlogik 3 in Fig. 3A, die innerhalb jedes der vorgenannten η Kanäle benutzt wird* wird nunmehr im einzelnen beschrieben» Während jedes Schrittes des Prüfmusters liegt an der Klemme 2t entweder eine logische 1 oder eine logische 0. Die Klemme 21 ist mit dem Eingang D der bistabilen Kippschaltung 26 verbunden. Der Treiber-Steuerbefehl liegt an der Klesnme 22 und damit am Eingang C der bistabilen Kippschaltung 26 unä am Eingang C der bistabilen Kippschaltung 27. Die Klemme 23 ist mit einer positiven Potentialquelle mit einem Potential, In der Größenordnung eines logischen 1 verbunden» Das positive Potential der Ki@m@ 23 liegt an ä®& EingangsklemmeK J und K der bistabilen Kippschaltung 25. Die Ausgangsklemme Q der bistabilen Kippschaltung 25 ist mit der Eingangsklemme D der bistabilen Kippschaltung 27 verbunden. Ein UND-Glied 28 ist mit seinem ersten Eingang mit der Q-Ausgangsklemme der bistabilen Kippschaltung 26 und mit dem zweiten Eingang mit der Q-Ausgangsklemme der bistabilen Kippschaltung 27 verbunden und weist einen Ausgang auf, der mit "Koch-Eir>3-Auswahl" bezeichnet ist* Ein UND-Glied 29 ist mit seinem ersten Eingang mit der Ausgangsklemme Q der bistabilen Kippschaltung 26 und mit seinem zweiten Eingang mit der Ausgangs-

973 047 509^11/0728

klemme Q der bistabilen Kippschaltung 27 verbunden und weist einen Ausgang auf, der mit "Tief-Eins-Auswahl" bezeichnet ist. Ein UND-Glied 30 ist mit einem ersten Eingang mit der Ausgangsklemme Q der bistabilen Kippschaltung 26 und mit einem zweiten Eingang am Ausgang Q -der bistabilen Kippschaltung 27 angeschlossen und weist einen Ausgang auf, der mit "Hoch-Null-Auswahl" bezeichnet ist. Ein UND-Glied 31 ist mit einem ersten Eingang an der Ausgangsklemme Q der bistabilen Kippschaltung 26 und mit einem zweiten Eingang an der Ausgangsklemme Q der bistabilen Kippschaltung 27 angeschlossen und weist einen Ausgang mit der Bezeichnung "Tief-Null-Auswahl⁸⁵ auf „ . ■ -

Die Kippschaltung 25 kann eine bekannte Art von durch Impulsflanken geschaltete TTL«»JK-Kippschaltung sein? deren Klemmen J und K beide an einer logischen Eins liegen. Die Kippschaltung 25 ändert dann ihren Schaltzustand für jede negativ gerichtete Impulsflanke an der Klemme C. Durchgeschaltete Zufallsimpulse lassen die Kippschaltung 25 dann Ie einem ihrer beiden Zustände stehen. Der Ausgang Q der Kippschaltung 25 liegt dann während jedes Prüfmusterschrittes entweder auf ©iaeia hohen 1-Potential oder einem niedrigen O-Potential„ Dies.ist in Fig. 3A durch die ' Bezeichnung "Hoeh-Tief-Befehl^H auf der Verbindung zwischen äer Q-Ausgangsklemme der Kippschaltung 25 und der Eingangsklemme D der Kippschaltung 27 angegeben»

Die Kippschaltungen .26 und 27 können ebenfalls." von bekannter Bauart seiaj beispielsweise durch Impulsflanken geschaltete TTL-D-Kippschaltungen. Die Kippschaltungen 2S und 27 sind ein Paar Daten-Flip-Flopsο Die an deren Eingangsklemme D auftretenden Daten in Form' einer 1 oder einer 0 treten dann an der Ausgangs-* klemme Q auf, wenn an der Eingangsklemme C ©in© positiv gerichtete Impulsflanke auftritt» Das an der Kleinste 21 auftretende Prüfmuster ist eine vorherbestimmte 1 oder 0* Das von der Kippschaltung 25 kommende Hoch-Tief-Befehl-Signal ist beliebig 1 oder 0. In Abhängigkeit von diesem Treiber-Befehlssignal werden die Kippschaltungen 26 und 27 so angesteuert, daB sie die fol-

FI 973 047 . B 098 1 1 .

243957?

genden vier Zustände einnehmen können: 00; 01; 10 oder 11.

Die UND-Glieder 28, 29, 30 und 31 haben jeweils zwei Eingänge und arbeiten als positive logische Schaltungen, das heißt, sie geben dann ein positives Ausgangssignal ab, wenn an beiden Eingängen ein positives Eingangssignal anliegt. Diese Und-Glieder dienen als Decodiernetzwerk, wodurch dann eine und nur eine der vier Leitungen des Analogtreibers 8 zu einem bestimmten Zeitpunkt, nämlich während eines Prüfmusterschrittes, auf einem positiven Potential liegt. Das Auegangssignal des Analogtreibers 8 entspricht dabei dem diskreten Schaltzustand der Kippschaltungen 26 und 27. °

Steht die 1 für ein positives Potential und die 0 für ein negatives Potential, dann kann die nachfolgende Wahrheitstabelle zur Erläuterung der Decodierlogik dienen, wie sie die Kippschaltungen 26 und 27 und die UND-Glieder 28, 29, 30 und 31 der Fig. 3A liefern.

Kippschaltung 26 Kippschaltung 27

Ausgangsklemme Q Ausgangsklemme Q Ausg.Klemme Q Ausg.Klemme Q 10 10

1 0 0 1

0 1 1 0

0 1 0 1

Und 28

Und 29

Und 30

Und 31

Hoch-Eins- Auswahl- Leitung	Tief-Eins- Auswahl- Leitung	Hoch-Null- Aus wahl - Leitung	Tief-Null- Auswahl- Leitung
1	0	0	0
0	1	0	0
O	0	1	0
0	0	0	1

Anschließend wird der Eingangstreiber 9, der in Fig. 3B gezeigt und in jedem der zuvor erwähnten η Kanäle benutzt wird, im einzelnen beschrieben.

FI 973 047

509811/0728

Der Eingangstreiber 9 enthält einen Analogschalter 34, dem vier verschiedene mögliche Eingangs signale vori der Decodierlogik 3 zugeführt werden. Die vier möglichen Eingangssignale am Analogschalter 34 sind Hoch-Eins-Auswahl, Tief-Eins-Auswahl, Hoch-Null-Auswahl und Tief-Null-Auswahl. Die vier Treiberleitungen des Analogtreibers 8 sind jeweils über interne Treiber 35B, 36B, 37B und 38B mit Feldeffekt-Transistorschaltern 35, 36, 37 und 38 verbunden. Die Ausgangssignale der FET-Schalter 35, 36, 37 und 38 werden gemeinsam dem Summeneingang eines Operationsverstärkers 39 zugeleitet. Die FET-Schalter 35, 36, 37 und 38 sind jeweils über einen Widerstand (R2A, R2B, R2C und R2D) mit einer entsprechenden Potentialquelle verbunden. Schalter 35 ist über einen 10 Kilo-Ohm -Wider stand mit einer Bezugsspannungsguelle Hoch-Eins verbunden. Schalter 36 ist über einen 10 Kilo-Ohm-Widerstand mit einer Bezugsspannungsquelle Tief-Eins verbunden, Schalter 37 ist über einen 10 Kilo-Ohm-Widerstand mit einer Bezugsspannungsquelle Hoch-Null verbunden und Schalter 38 ist über einen 10 Kilo-Ohm-Widerstand mit einer Bezugsspannungsquelle Tief-Null verbunden.

Wie gesagt, weisen die vier Treiberleitungen des Analogtreibers 8 je einen internen Treiber 35B, 36B, 37B und 38B und einen einpoligen FET-Schalter 35, 36, 37 und 38 auf. Die internen Treiber wandeln das TTL-logische Signal, nämlich Hoch-Eins-Auswahl, Tief-Eins-Auswahl, Hoch-Null-Auswahl und Tief-Null-Auswahl in ein Treibersignal zum Einschalten des zugehörigen FET-Schalters um. Wie bereits erwähnt, ist jeweils nur eine der vier Leitungen des Analogtreibers 8 eingeschaltet. Der entsprechende FET-Schalter wird dann eingeschaltet und die entsprechende Bezugsspannung 35A, 36A, 37A oder 38A liegt am Eingang des Operationsverstärkers 39. Das am Ausgang 18A des Operationsverstärkers 39 auftretende Ausgangssignal ist gleich dem Eingangssignal, das heißt mit anderen Worten, daß die gewählte Bezugsspannung einer Eingangsklemme 18 der zu untersuchenden Schaltung zugeleitet wird.

Die Gleichbezugsspannungen 35A, 36A, 37A und 38A Werden entsprechend den vier gewünschten logischen Werten MPUL, LPUL, LNDL

Fi 973 047 5098>11/0728

und MNDL ausgewählt, wie sie für die Analogsteuerung 8 als Eingangssignal für den Operationsverstärker 39 benötigt werden.

In Fig. 3B sind die Werte der Widerstände R1, R2A, R2B, R2C, R2D, R3 und R4 mit jeweils 10 Kilo-Ohm angegeben. Dies ist ein für die hier gezeigte und beschriebene Prüfschaltung richtiger und brauchbarer Wert. Selbstverständlich können diese Widerstände auch andere Werte haben als 10 Kilo-Ohm, doch sollten die Werte zum Erreichen optimaler Ergebnisse der neuen Prüfschaltung untereinander gleichgroß oder nahezu gleichgroß sein. Sind also diese Widerstände in Fig. 3B alle gleichgroß und ist nur einer und nur einer der FET-Schalter (35, 36, 37 oder 38) leitend, dann wird die an der Ausgangsklemme 18A auftretende Spannung gleich der vollen Bezugsspannung sein, die dem entsprechenden leitenden FET-Schalter zugeordnet ist (das heißt, die an der Ausganqsklemme 18A auftretende Spannung ist eine der vier Spannungen der Potentialquellen 35A, 36A, 37A oder 38A).

Angenommen, die Hoch-Eins-Bezugsspannung an der Klemme 35A sei 5,2 Volt, dann liegt bei leitendem FET-Schalter 35 an der Ausgangsklemme 18A ein Potential von +5,2 Volt.

Angenommen, die Tief-Eins-Bezugsspannung an Klemme 36A sei +4,8 Volt, dann liegt bei geschlossenem FET-Schalter 36 an der Ausgangsklemme 18A ein Potential von +4,8 Volt.

Angenommen, die Hoch-Null-Bezugsspannung an Klemme 37A sei -4,8 Volt, dann liegt bei geschlossenem FET-Schalter 37 an der Ausgangsklerame 18A ein Potential von -4,8 Volt.

Angenommen, die Tief-Null-Bezugsspannung an der Klemme 38A sei -5,2 Volt, dann liegt bei geschlossenem Schalter 38 an der Ausgangsklemme 18A ein Potential von -5,2 Volt.

In der folgenden Tabelle ist die Arbeitsweise der Eingangstreiberschaltung der Fig. 3B zusammengefaßt.

Fi 973 047 509811/0728

Betätigte Leitung oder Befehl des Analog-Treibers 8	FET-Schalter geschlossen	Potential an der Ausgangsklemme 18A
Hoch-Eins Auswahl	35	"Eins Hoch"
Tief-Eins Auswahl	36	"Eins Tief"
Hoch-Null-Auswahl	37	"Null Hoch"
Tief-Null Auswahl	38	"Null Tief"

Selbstverständlich ist die Erfindung, wie bereits bemerkt wurde, nicht auf bestimmte Größen von Bezugsspannungen, wie sie an den Klemmen 35A, 36A, 37A und 38A liegen, noch auf irgendwelche bestimmten Potentiale, hoch oder tief, zur Darstellung der logischen Einsen und Nullen beschränkt, noch ist die Erfindung auf die Art der Darstellung in Form von Potentialpegeln beschränkt.

Ferner ist die Erfindung auch nicht auf die hier dargestellte bestimmte Schaltung oder andere Ausführungsformen der Schaltung beschränkt.

In Fig. 4 ist ein Impulsdiagramm eines typischen Prüfmusterschrittes gezeigt. Der Prüfmusterschritt dauert von t_Q bis t-· In dem hier dargestellten Beispiel wird während des Prüfmusterschrittes an einen bestimmten Kanal eine logische 1 abgegeben. Das heißt, für die Periode t_Q bis t., wird der Decodier logik dieses Kanals eine "Eins" zugeführt. Während des ersten Abschnittes der Periode des PrüfSchrittes läßt das Zufallsimpuls-Entsperrsignal eine Anzahl von Zufallsimpulsen durch.

Anschließend bewirkt das Steuerbefehlssignal, daß eine der vier Leitungen des Analogtreibers 8 betätigt wird. Ist beispielsweise für den betrachteten ^FaIl der Prüfmusterdaten das Signal eine logische 1, dann wird entweder die Hoch-Eins-Aüswahl- oder die Tief-Eins-Auswahl-Leitung des Analogtreibers 8 betätigt. Während des letzten Abschnittes des Prüfschrittes bewirkt das Abtast-Daten-Befehlssignal einen Vergleich zwischen dem Ausgangssignal der zu prüfenden Schaltung und einem Signal, das das zu erwartende Ergebnis darstellt.

Fi 973047 509811/0728

Mein sieht jetzt, daß der zu prüfenden Schaltung für jede logische Eins des Prüfmusters in beliebiger Auswahl ein Signal MPUL oder LPUL und für jede logische Null des Prüfmusters ein Signal LNDL oder MNDL zugeführt wird.

Man sieht also, daß eine Beanspruchung der zu prüfenden Schaltung mit den schlechtesten Bedingungen sehr wahrscheinlich wird, wobei die Wahrscheinlichkeit mit zunehmender Anzahl der Prüfschritte ebenfalls zunimmt.

Eine weitere Ausführungsform der Erfindung wird nunmehr im Zusammenhang mit den Figuren 5 und 6 beschrieben. In der bevorzugten Ausführungsform der Erfindung wird eine und nur eine der vier Analogsteuerleitungen pro Kanal für jeden Prüfmusterschritt betätigt und bleibt während des gesamten Prüfmusterschritts betätigt. Betrachtet man noch einmal das Impulsdiagramm der Fig. 4 der bevorzugten Ausführungsform und die Decodierlogik Fig. 3A, so erkennt man, daß zwei Bedingungen zusammenwirken müssen, damit dies eintritt:

1. Zufallsimpulse werden durchgeschaltet, und das Anlegen dieser Impulse wird kurz vor Eintreffen des Steuerbefehlssignals beendet.

2. Die Kippschaltung 27 verriegelt den von der bistabilen Kippschaltung 25 kommenden Hoch-Tief-Befehl für einen gesamten Zyklus, der mit dem Steuerbefehlssignal beginnt und bis zum Eintreffen des nächsten Steuerbefehlssignals aufrechterhalten wird. Wie bereits ausführlich erläutert, ermöglicht dies in der bevorzugten Ausführungsform einen eingeschwungenen Zustand für eine von vier möglichen Steuerbedingungen für jeden Prüfmusterschritt an jeder Eingangsklemme der zu untersuchenden Schaltung, nämlich MPUL, LPUL, LNDL oder MNDL.

In Fig. 5A, in Verbindung mit dem Impulsdiagramm der Fig. 6, erkennt man zwei Abwandlungen der bevorzugten Ausführungsform. 1.) Die Zufallsimpulse werden nicht über eine Torschaltung ge-

Fi 973 047 509811/0728

leitet und liegen daher ständig an der binären JK-Kippschaltung 25A an. Die binäre Kippschaltung 25A ändert also ständig bei Eintreffen der Zufallsimpulse ihren Schaltzustand und die Ausgangssignale an den Ausgängen Q und Q der binären Kippschaltung 25A werden direkt dem aus UND-Gliedern aufgebauten Netzwerk mit den UND-Gliedern 28, 29, 30 und 31 zugeleitet.

Die Ausgangssignale an den Ausgangsklemmen Q und Q der Kippschaltung 25 schwanken jeweils kontinuierlich hin und her.

Aus Fig. 3A sieht man, daß dann, wenn der Prüfmusterschritt eine Eins verlangt (Klemme 21), die Eins der Eingangsklemme der zu untersuchenden und zu prüfenden Schaltung zugeführt wird, die während des PrüfmusterSchrittes zwischen MPUL und LPUL hin und her schwankt. Wird dagegen für den Prüfmusterschritt eine Null gefordert, dann wird der zu prüfenden Schaltung eine Null zugeleitet, deren Pegel während des gesamten Prüfmusterschrittes zwischen LNDL und MNDL hin und her schwankt. Dies erkennt man auch aus Fig. 6, in der die einzelnen Impulse für einen Prüfmusterschritt der Dauer t_Q bis t₁ für eine logische Eins dargestellt sind.'

Nimmt man nun alle Eingangstreiber zusammen, so erkennt man, daß, obgleich die logischen Einsen und Nullen für den Prüfmusterschritt alle synchron abgerufen werden, das Schwanken dieser einzelnen Nullen zwischen den jeweiligen verschiedenen Werten rein zufällig und unabhängig voneinander erfolgt. Diese Zufallsoperation erkennt man leicht daraus, daß man sich daran erinnert, daß jede bistabile Schaltung 25A durch eine unabhängige Zufallsimpulsquelle angesteuert wird.

Dieses Schwanken während der Prüfmusterschritte hat den Vorteil, daß die zu prüfende Schältung innerhalb der Grenzen MPUL und LPUL, LNDL bzw. MNDL verrauschten Einsen und Nullen ausgesetzt wird. Dies ist ein zusätzliches und neuartiges Verfahren der Beanspruchung von zu prüfenden Schaltungen, das beim Prüfen ganz

Fi 973 047 50981 1/0728

bestimmter Vorrichtungen besonders günstig angewendet werden kann.

Eine weitere Ausfuhrungsform der Erfindung sei nunmehr im Zusammenhang mit Fig. 7 beschrieben. Die Treiberschaltungen 61 bis 60+n geben an die Eingangsklemmen 18-1 bis 18-N der zu prüfenden Schaltung eines der vier elektrischen Signale MFUL, LPUL, MNDL oder LNDL ab. In dieser Ausführungsform'bestimmt das Prüfmuster während jedes PrüfSchrittes, ob an jeder Eingangsklemme der zu prüfenden Schaltung eine logische Eins oder eine logische Null angelegt wird. Der Zustand der bistabilen Schaltungen 51 bis 50+n bestimmt, ob der Eingangsklemme 18 eine logische Eins oder eine logische Null mit ihrem Wert "Hoch" oder "Tief" zugeleitet werden soll.

Jede Treiberschaltung 61 bis 60+n hat zwei Eingänge, wobei dem ersten Eingang die Prüfmusterdaten für die Darstellung einer logischen Eins oder einer logischen Null zugeleitet werden, während am zweiten Eingang ein von einer bistabilen Schaltung kommender Befehl "Hoch/Tief" anliegt. Jede bistabile Schaltung hat eine Eingangsleitung Tief-Auswahl und eine Eingangsleitung Hoch-Auswahl. Man erkennt aus Fig. 7, daß die Leitung Hoch-Auswahl jeder bistabilen Schaltung 51 bis 50+n an einer gemeinsamen Klemme 70 angeschlossen ist. Ein an dieser Eingangsklemme 70 ankommendes Signal Hoch-Auswahl bewirkt, daß diese bistabilen Schaltungen einen ersten eingeschwungenen Zustand annehmen. Ein Signal an einer oder mehreren der Leitungen Tief-Auswahl der bistabilen Schaltungen bewirkt, daß diejenigen Schaltungen, die ein solches Signal erhalten, den zweiten eingeschwungenen Zustand annehmen.

Zur Erläuterung soll angenommen werden, daß zu Beginn eines Prüfmusterschrittes alle bistabilen Schaltungen 51 bis 50+n auf der Leitung Hoch-Auswahl ein Signal Hoch-Auswahl aufnehmen, so daß alle bistabilen Schaltungen ihren ersten eingeschwungenen Zustand annehmen. Es sei weiterhin angenommen, daß während dieses Prüfmusterschrittes keiner der bistabilen Schaltungen ein Signal Tief-Auswahl zugeleitet wird. Dann werden während dieses Prüf-

Fi 973 047 509811/0728

musterSchrittes allen denjenigen Eingangsklemmen der zu prüfenden Schaltung ein Signal MPUL zugeführt, wenn gemäß den Prüfmusterdaten eine logische Eins gefordert ist, während denjenigen Eingangsklemmen der zu prüfenden Schaltung, denen gemäß Prüfmusterdaten eine logische Null zugeleitet werden soll, ein Potentialpegel LNDL zugeleitet wird.

Man erkennt nunmehr, daß in der Ausführungsform gemäß Fig. 7 jede einzelne bistabile Schaltung, die nach Aufnahme eines Signals Hoch-Auswahl ein Signal Tief-Auswahl aufnimmt, einen Tief-Befehl an die entsprechende Treiberschaltung abgibt. Ein Tief-Befehl hat aber zur Folge, daß der Eingangsklemme der zu prüfenden Schaltung dann, wenn das Prüfmuster eine logische Eins verlangt, der Pegel LPUL zugeleitet wird, und daß für eine vom Prüfmuster geforderte logische Null ein Signal MNDL zugeführt wird.

Man erkennt ferner, daß in der Ausführungsform nach Fig. 7 während jedes Prüfmusterschrittes für jede Eingangsklemme der zu prüfenden Schaltung eine Auswahl zwischen Hoch und Tief möglich ist.

Man erkennt ferner, daß im Hinblick auf die Erläuterung der bevorzugten Ausführungsform und der ersten Alternativ-Ausführungsform monostabile oder astabile Kippschaltungen anstelle von oder zusätzlich zu einer oder mehreren der bistabilen Schaltungen 51 bis 50+n eingesetzt werden können. Man sieht sofort, daß bei Verwendung von monostabilen oder astabilen Schaltungen die elektrische Darstellung einer logischen Eins oder einer logischen Null entsprechend dem Prüfmuster während eines Prüf musterSchrittes in seiner Amplitude schwankt.

Eine weitere Ausfuhrungsform der Erfindung kann beispielsweise einige Kanäle der allgemeinen im Zusammenhang mit der bevorzugten Ausführungsform der Erfindung beschriebenen Kanäle benutzen, während die übrigen Kanäle so aufgebaut sein können, wie es in den Alternativ-Ausführungsformen der Erfindung beschrieben worden ist.

Fi 973 047 509811/07 28

Claims

PATENTANSPRÜCHE

Verfahren zum Prüfen von hochintegrierten, logischen Schaltungen mit η Eingangsklemmen und m Ausgangsklemmen, wobei m und η ganze Zahlen zwischen 10 und 3000 sind, durch Anlegen von Prüfimpuls-Musterfolgen an den Eingangsklemmen und Vergleichen der ausgangsseitig auftretenden Signale mit Sollwerten, gekennzeichnet durch folgende Verfahrensschritte :

Erzeugen von t diskreten, eine logische 1 darstellenden und s diskreten, eine logische Null darstellenden Signalen, wobei s und t ganze Zahlen zwischen 0 und 2000 sowie s+t « η sind, für jeden Schritt eines Prüfmusters, wobei ferner der absolute Wert von t durch die Wahrheitstabelle der zu prüfenden Schaltung bestimmt wird; und

elektrisches Verändern von ν der t diskreten, eine logische 1 darstellenden Signale; und

elektrisches Verändern von u der s diskreten, eine logische Null darstellenden Signalen, wobei u und ν jeweils ganzzahlig sind und zwischen Null und s bzw. Null und t liegen; und

Anlegen dieser η elektrischen Signale, die aus v, t-v, u und s-u Signalen zusammengesetzt sind, an den η diskreten Eingangsklemmen der zu untersuchenden und zu prüfenden Schaltung. r;l ^;
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Werte von η und ν rein zufällig bestimmt werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vorbestimmte Werte von η bzw. ν verwendet werden, wobei sich jeder der ν diskreten, eine logische 1 darstellenden Signale aus einer Veränderung eines vorbestimmten der t,

Fi 973 047 ι 50981 1/0728

eine logische 1 darstellenden Signale ergibt und wobei sich jedes der u diskreten, eine logische 0 darstellenden Signale aus der Veränderung eines vorbestimmten der s eine logische Null darstellenden Signale ergibt.
4. Verfahren nach Anspruch 1 bis'3, dadurch gekennzeichnet, daß die ν diskreten Signale auf einem ersten Potential, die t-v Signale auf einem zweiten Potential, die u Signale auf einem dritten und die s-u Signale auf einem vierten Potential liegen, und daß die vier elektrischen Potentiale nicht gleich sind.
5. Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet, ' daß die ν diskreten, eine logische 1 darstellenden Signale auf einem ersten Potential liegen, dessen Größe während eines Zeitintervalls t.. sich in vorbe stimmt er Weise ändert, während die t-v diskreten, eine logische 1 darstellenden Signale auf einem zweiten Potential liegen, dessen Größe sich während des Zeitintervalls t₁ nicht ändert, daß ferner die u diskreten, eine logische Null darstellenden Signale auf einem dritten Potential liegen, dessen Größe sich während des Zeitintervalls t. in vorbestimmter Weise ändert, daß die s-u diskreten, eine logische Null darstellenden Signale auf einem vierten Potential liegen, dessen Größe sich während des Zeitintervalls ti. nicht ändert, wobei die vier Potentiale während des Zeitintervalls t. voneinander verschieden sind, und daß das Zeitintervall t.. einen Bruchteil einer Sekunde beträgt.
6. Einrichtung zum Durchführen eines Verfahrens nach Anspruch 1 bis 5 mit einer Systemsteuerung, einem System-Taktgeber und einer Vergleicherschaltung zum Prüfen einer hochintegrierten Schaltung durch Anlegen von Prüfimpulsrauster-Folgen an η Eingangsklemmen der zu prüfenden Schaltung und Vergleichen der an m Ausgangsklemmen der zu prüfenden Schaltung auftretenden Signale mit in der Systemsteuerung abgespeicherten Sollwerten,

Fi 973 047 509811/0728

gekennzeichnet durch einen Zufallsgenerator (4) und eine Decodierlogik (3), an der eingangsseitig die Prüfmuster-Signale und die Zufallsimpulse anliegen, sowie durch Potentialquellen (35A, 36A, 37A, 38A), die je nach Ansteuerung durch das PrüfSignalmuster und die Zufallsimpulse an die Eingangsklemmen (18) der integrierten Schaltung (17) anlegbar sind.
7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Decodierlogik eine erste bistabile Schaltung (25) aufweist, die durch die Zufallsimpulse in völlig beliebiger Weise umschaltbar ist, daß ferner mindestens eine weitere bistabile Kippschaltung (26, 27) vorgesehen ist, die durch die Prüfmusterdaten und Steuerbefehle bzw. die Ausgangssignale der ersten Kippschaltung (25) ansteuerbar ist, und daß mit den Ausgängen der Steuerkippschaltungen (26, 27) vier UND-Glieder (28, 29, 30, 31). in der Weise verbunden sind, daß immer nur ein UND-Glied ausgangsseitig ein Signal abzugeben vermag, und daß die Ausgänge der UND-Glieder mit Schaltern (35, 36, 37, 38) in der Weise verbunden sind, daß bei Auftreten eines Ausgangssignals an einem UND-Glied eines von vier vorbestimmten Potentialen (35A, 36A, 37A, 38) an einer der η Klemmen der zu prüfenden Schaltung anlegbar ist, und daß dabei die Auswahl des jeweils anzulegenden Potentials durch das Prüfsignalmuster und die durch den Zufallsgenerator (4) umsteuerbare Kippschaltung (25) bestimmt ist.
8. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Ausgänge der Schalter (35, 36, 37, 38) gemeinsam mit dem Eingang eines Operationsverstärkers (39) verbunden sind, dessen Ausgang (18A) mit einer der η Eingangsklemmen verbunden ist.
9. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, daß eine weitere Kippschaltung (26) der Steuerung für die

Fi 973 047 509911/0728

logischen Signale 0 oder 1 dient, und daß die erste Kippschaltung (25; 25A) der Umsteuerung der eine logische 1 bzw. eine logische Null darstellenden Signale zwischen zwei jeweils unterschiedlichen Potentialen (35A und 36A bzw. 37A und 38A) dient. .

047 509811 /07 28

Leer seife