DE2432352A1 - Halbleiterspeicher - Google Patents

Halbleiterspeicher

Info

Publication number
DE2432352A1
DE2432352A1 DE2432352A DE2432352A DE2432352A1 DE 2432352 A1 DE2432352 A1 DE 2432352A1 DE 2432352 A DE2432352 A DE 2432352A DE 2432352 A DE2432352 A DE 2432352A DE 2432352 A1 DE2432352 A1 DE 2432352A1
Authority
DE
Germany
Prior art keywords
source
substrate
semiconductor memory
voltage
drain regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2432352A
Other languages
English (en)
Other versions
DE2432352B2 (de
DE2432352C3 (de
Inventor
Norio Endo
Yoshio Nishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2432352A1 publication Critical patent/DE2432352A1/de
Publication of DE2432352B2 publication Critical patent/DE2432352B2/de
Application granted granted Critical
Publication of DE2432352C3 publication Critical patent/DE2432352C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

Dr. F. Zumstein sen. - Dr. E. Assmann 2432352
Dr. R. Koenigsberger - DIpl.-Phys. R. Holzbauer - Dr. F. Zumstein jun.
PATENTANWÄLTE
TELEFON: SAMMEL-NR. 22 53 41 TELEX529979 ■ 8 MÜNCHEN 2. TELEGRAMME: ZUMPAT BRAUHAUSSTRASSE 4
POSTSCHECKKONTO: MÜNCHEN 91139-809, BLZ 700100 80
BANKKONTO: BANKHAUS H. AUFHÄUSER KTO.-NR. 397997, BLZ 700306 00
3/Li
49P311-3
Tokyo Shibaura Electric Co.,Ltd.,Kawasaki-shi
Japan
Halbleiterspeicher
Die Erfindung betrifft einen Halbleiterspeicher, insbesondere einen energieunabhängigen Halbleiterspeicher, der seine Speicherfunktion erfüllt, indem er elektrische Ladungen zwischen zwei Isolierfilmen einfängt.
Ein derartiger energieunabhängiger Speicher mit zwei Isolierfilmen ist unter der Bezeichnung MNOS-Speicher (Silizium-Metall, Silizium-Nitrid, Siliziumdioxyd-Halbleiter) bekannt, bei dem ein zweischichtiger Aufbau aus einem Siliziumnitridfilm und einem Siliziumdioxydfilm als Gate-Isolierschicht verwandt wird«, Bei einem solchen MNOS-Speicher ist die gespeicherte binäre Information durch die elektrische Ladungsmenge bestimmt, die an der Grenzfläche zwischen dem Siliziumdioxydfilm und dem Siliziumnitridfilm oder im Siliziumnitridfilm in der Nähe der
4.0988 5/098
Grenzfläche eingefangen ist. Die gespeicherte Ladungsmenge kann jedoch als Information nicht durch eine direkte Messung bestimmt werden. Die gespeicherte Information wird durch einen Ein-Aus-? Betrieb des Transistors ausgelesen, wobei als Vergleichsspannung eine Spannung zwischen den Schwellenspannungen verwandt wird, die sich mit der gespeicherten Ladungsmenge ändern. Beispielsweise entspricht bei einem P-Kanal-Transistor die binäre Information den beiden folgenden Schwellenspannungen:
"0" eine niedrig-bemessene Schwellenspannung,(d.h.der absolute Wert der Schwellenspannung ist kleiner als der der Vergleichsspannung)
"1" eine hochbemessene Schwellenspannung,(d.h. der absolute Wert der Schwellenspannung ist größer als der der Vergleichsspannung).
Dabei bezieht-sich "0" auf das Schreiben des Informationswertes "0" oder auf das Löschen und "1" auf das Schreiben des Informationswertes "1" oder nur das Schreiben.
Das Schreiben des Wertes "1" wird dadurch erreicht, daß an das Gate eines Transistors eine Spannung, die unter einer Spannung liegt, die an Source, Drain und Substrat des Transistors angelegt ist, d.h. eine negative Spannung gegenüber Source, Drain und Substrat gelegt wird. Das Schreiben von "0" erfolgt auf eine der beiden folgenden Weisen. Die erste Möglichkeit besteht darin, an das Gate des Transistors eine positive Spannung oder eine Spannung anzulegen, die über der an Source, Drain und Substrat gelegten Spannung liegt. Die zweite Möglichkeit besteht darin, an Source und Drain des Transistors eine Spannung anzulegen, die kleiner als die an Gate und Substrat gelegt Spannung ist, die zusammengeschaltet sind. Bei dem zweiten Verfahren tritt ein Lawinendurchbruch an den P^N-Übergängen zwischen den Source- und Drainbereichen und dem Substrat infolge der an Source und Drain des Transistors gelegten Spannung auf, so daß heiße Elektronen erzeugt werden, die in den Teil des Gate-Be-
409885/0985
reiches injiziert werden, so daß das ^"-Schreiben in Form des sogenannten Lawinendurchbruchsschreibens erfolgt. Das hat dieselbe Wirkung, als wenn an das Gate des Transistors eine Spannung angelegt würde, die höher als die an Source, Drain und Substrat gelegie Spannung ist. Die Zustände "0" und "1" werden ohne jede Spannungsversorgung von einer'Energiequelle aufrechterhalten, so daß diese Informationen in diesem Sinn von Natur aus Energie-unabhängig sind. Eine eingeschriebene Information wird dadurch ausgelesen, daß nach dem "0"-Schreiben eine solche Spannung angelegt wird, die eine den Wert "1" repräsentierende Spannung nicht in eine den Wert "0" repräsentierende Spannung ändert und umgekehrt.
Im folgenden wird der Unterschied zwischen den oben erläuterten zwei Arten des "O"-Schreibens anhand eines Beispiels erläutert.
Es wird angenommen, daß der Speicher von einem MNOS-Transistor gebildet wird, der aus einem N-Siliziumsubstrat mit einer Stör-
15 —"5 + Stellenkonzentration von etwa 1 χ 10 cm , aus P -Source- und Drainbereichen, die auf einer Seite des Substrates ausgebildet
20 -^ sind und eine StörStellenkonzentration von etwa 1 χ 10 cm aufweisen, einer doppellagigen Gate-Isolierschicht, die zwischen den Source- und Drainbereichen ausgebildet ist und aus einem
Siliziumdioxydfilm mit einer Dicke von etwa 20 A und einem
1 O
Siliziumnitridfilm mit einer Dicke von etwa 500 A besteht, die auf der genannten Seite des Substrates zwischen den Source- und Drainbereichen ausgebildet ist, und einer beispielsweise aus Aluminium gebildeten Gate-Elektrode besteht.
Wenn ein Spannungsimpuls mit einer- Impulsbreite von 10-|is uiid einer Größe von -35V, bezogen auf Source, Drain und Substrat, die zusammengeschaltet sind, an das Gate angelegt wird, wird eine Durchbruchsspannung von etwa -7 V erhalten und das Schreiben des Viertes "1" erreicht» Wenn'in diesem Zustand ein Spannungsimpuls mit einer Größe von +35 V und einer Impulsbreite von
AQ9885/0985
10 με an das Gate angelegt wird, wird eine Durchbruchsspannung von etwa +2 V erhalten. Das Lawinendurchbruchsschreiben des ¥ertes "O" erfolgt auf die folgende Weise.
Wenn ein Spannungsimpuls mit einer Impulsbreite von 10 με und einer Größe von -45 V, bezogen auf Gate und Substrat des auf "1" geschriebenen Transistors, dessen Schwellenspannung bei etwa -7 V liegt, an Source und Drain angelegt wird, ändert sich die Schwellenspannung des Transistors auf etwa + 2 V und wird eine Löschung erreicht. Das Lawinendurchbruchsschreiben des Wertes "0" hängt nicht von der Impulsbreite des angelegten Spannungsimpulses ab. Selbst wenn der Spannungsimpuls eine Impulsbreite von beispielsweise 500 ns hat, kann der Wert "O" ohne eine wesentliche Änderung der Schwellenspannung geschrieben werden.
Bei dem oben beschriebenen Speicher erfolgt das Schreiben des Wertes "0" sowie des Wertes "1" dadurch, daß an das Substrat ein unipolarer Spannungsimpuls angelegt wird. Selbst wenn der Speichertransistor und die zugeordneten Schaltkreise im selben Substrat integriert ausgebildet sind, ist keine spezielle Einrichtung erforderlich, um die Schaltelemente vom Substrat elektrisch zu trennen, was einen erheblichen Vorteil darstellt.
Trotz des oben genannten Vorteils hat der MNOS-Speicher den ernsten Nachteil, daß eine hohe "0"-Einschreibspannung erforderlich ist. Um diesen Nachteil zu beseitigen, ist es notwendig, daß die Länge eines Kanales so klein wie möglich gemacht wird, daß die Source- und Drainbereiche tief ausgebildet werden, und daß die Dicke der Siliziumnitridschicht geringer gemacht wird, als es bei dem oben beschriebenen Beispiel der Fall ist. Um diesen Erfordernissen so weit wie möglich zu genügen, wurde ein Transistor mit einer Kanallänge von etwa 4 μΐη und einem Gate-
film aus Siliziumnitrid mit einer Dicke von 200 A entwickelt. Wenn bei einer Schwellenspannung im "1"-Zustand bei etwa -3»2 V eine Lawinendurchbruchs-Schreibspannung für den Wert "0" von
409885/0985
-25 V angelegt wurde, änderte sich die Schwellenspannung auf + 2 V, so daß das Schreiben des Wertes "0", d.h. ein Löschen, erfolgte. Es ist in diesem Falle möglich, die "O"-Einschreibspannung relativ klein zu halten. Die im "1"-Zustand auftretende Schwellspannung, d.h. ihr absoluter Wert, ist jedoch merklich geringer, so daß der Unterschied zwischen der Schwellenspannung im "1"-Zustand und im "O"-Zustand gering ist. Es ist daher sehr schwierig, eine Auslesespannung festzulegen.
Es ist daher das Ziel der Erfindung, einen Halbleiterspeicher zu liefern, der einen solchen Aufbau aufweist, daß er,ohne daß eine hochentwickelte Technik erforderlich ist, herstellbar ist, und bei dem die Einschreibspannung herabgesetzt werden kann, ohne den Unterschied in den Schwellenspannungen im "1"-Zustand und" im "O"-Zustand .sehr klein zu machen.
Dazu wird erfindungsgemäße ein Energie-unabhängiger Halbleiterspeicher vorgeschlagen, der aus einem Halbleitersubstrat von einem Leitungstyp mit einer Störstellenkonzentration von weniger als 10 Atome/cm , aus Source- und Drainbereichen, die im Abstand voneinander auf einer Seite des Halbleitersubstrates ausgebildet sind und P+N-Übergänge mit dem Substrat bestimmen, aus einem ersten Isolierfilm, der auf der genannten Seite des genannten Halbleitersubstrates und zwischen den Source- und Drainbereichen ausgebildet ist, um eine Leitung der ankommenden elektrischen Ladungen zur Oberfläche infolge des Tunneleffektes zu ermöglichen, aus einem zweiten Isolierfilm, der auf dem ersten Isolierfilm ausgebildet ist, um die ankommenden elektrischen Ladungen einzufangen, und aus einer Störstellen-Diffusionsschicht besteht, die auf der genannten Oberfläche des Substrates ausgebildet ist, so daß sie wenigstens den Source- oder den Drainbereich umgibt, und die vom gleichen Leitungstyp, wie das Halbleitersubstrat ist, eine StörStellenkonzentration von mehr als 10 Atomen/cm im Bereich der maximalen Störstellenkonzentration und eine Breite von unter 1 μπι aufweist.
409885/0985
Bei dem erfindungsgemäßen Halbleiterspeicher ist die Diffusionsschicht mit hoher Störstellenkonzentration aus den folgenden Gründen in einer Breite von unter 1 μπι ausgebildet. Wenn an die Source- und Drainbereiche eine negative Spannung angelegt wird, bildet sich eine Verarmungsschicht hauptsächlich auf der Seite der Schicht mit hoher StorStellenkonzentration, und anschließend folgt ein Lawinendurchbruch, wodurch eine Injektion von hochenergetischen Elektronen in die Gateschicht auf der Schicht mit hoher StörStellenkonzentration verursacht wird und damit ein Lawinendurchbruchssehreiben des ¥ertes "0" bewirkt wird. Versuche haben gezeigt, daß die Diffusionsschicht mit hoher Störstellenkonzentration eine Störstellenkonzentration von mehr als
17 -"5
10 cm und eine Breite von unter 1 μΐη für eine .Injektion von Elektronen in die Gateschicht bei einer geringen Einschreibspannung haben muß.
15 -3 Wenn die StörStellenkonzentration des Substrates über 10 cm J liegt, wird der absolute Wert der Schwellenspannung vom praktischen Standpunkt aus unangenehm hoch. Wenn die Störstellenkon-
15 -3 zentration des Substrates unter 10 ^ cm liegt, kann in Verbi dung mit einer Diffusionsschicht hoher Störstellenkonzentration von übe
werden.
15 -"3
zentration des Substrates unter 10 ^ cm liegt, kann in Verbinner D
17 — 3
von über 10 'cm die Durchbruchssehreibspannung kleiner gemacht
Der Bereich hoher Störstellenkonzentration wird mit Hilfe eines Diffusionsverfahrens so ausgebildet, daß seine Störstellenkon-
17 -3
zentration oberhalb von 10 cm liegt. Dieser Bereich hoher StörStellenkonzentration hat eine Störstellenverteilung, bei der die StörStellenkonzentration auf das Innere des Substrates hin abnimmt. Aus diesem Grunde tritt ein Lawinendurchbruch an der Oberfläche der Schicht hoher Störstellenkonzentration, an der die höchste Störstellenkonzentration herrscht, auf. Als Folge davon werden elektrische Ladungen leicht in der Gate-Schicht eingefangen, die mit der Oberfläche der Schicht hoher Störstellenkonzentration in Berührung steht, was eine Verringerung der Ein-
409885/0985
Schreibspannung möglich macht.
Bisher wurde die Schicht hoher Störsteilenkonzentration,jedoch gleichen Leistungstyps wie das Substrat, mit Hilfe eines Ionenimplantationsverfahrens zwischen den Source- und Drainbereichen ausgebildet. Bei diesem Verfahren kann die Übergangs-Durchbruchsspannung in vorteilhafter Weise herabgesetzt werden. Es ist jedoch unmöglich, die Einschreibspannung zu verringern. Der Grund dafür liegt darin, daß ein Lawinendurchbruch im Inneren des Substrates infolge des unmerklichen Unterschiedes in der Störstellenkonzentration zwischen der Oberfläche der Schicht hoher StörStellenkonzentration, die in dieser Weise mit Hilfe des Ionenimplantationsverfahrens ausgebildet ist,und dem Bereich im Abstand von dieser Oberfläche stattfindet.
Im folgenden werden beispielsweise bevorzugte Ausführungsformen der Erfindung anhand der zugehörigen Zeichnung näher erläutert:
Fig. 1 zeigt eine Schnittansicht einer Ausführungsform des erfindungsgemäßen Halbleiterspeichers;
Fig. 2 zeigt in einer Graphik einen Vergleich der elektrischen Eigenschaften der erfindungsgemäßen Vorrichtung und einer bekannten Vorrichtung;
Fig. 3 und 4 zeigen Schnittansichten durch weitere Ausführungsformen des erfindungsgemäßen Speichers.
Bei der ersten in Fig. 1 dargestellten Ausführungsform sind die Source- und Drainbereiche 11 und 12 in einem bestimmten Abstand auf einer Seite eines Siliziumsubstrates 10 vorgesehen, das
15 -3 eine Störstellenkonzentration von unter 10 cm aufweist. Zwischen diesen Bereichen 11 und 12 kann sich an der Substratoberfläche ein Kanal ergeben. Die Source- und Drainbereiche 11 und 12 sind vom P+-Leitungstyp mit einer hohen Störstellenkonzentration. Zwei Diffusionsschichten 13 vom N -Leitungstyp weisen eine Breite von weniger als 1 μΐη und eine Störstellenkon-
409885/0985
2A32352
17 —"5
zentration von mehr al 10 cm auf und sind so ausgebildet, daß sie den Sourcebereich 11 und den Drainbereich 12 umgeben, wie es in Fig. 1 dargestellt ist. Zwischen der Diffusionsschicht 13 und dem Sourcebereich sowie zwischen der Diffusionsschicht 13 und dem Drainbereich befinden sich P+N+TÜbergänge. Ein erster Isolierfilm 14 ist auf der Substratoberfläche zwischen dem Sourcebereich 11 und dem Drainbereich 12 ausgebildet. Der Isolierfilm 14 weist eine Dicke auf, die den Elektronenzugang zur Oberfläche oder in die Nähe der Oberfläche infolge des Tunneleffektes während des Schreibvorganges gestattet. Auf dem ersten Isolierfilm 14 ist ein zweiter Isolierfilm 15 ausgebildet. Der zweite Isolierfilm 15 bildet zusammen mit dem ersten Isolierfilm 14 eine Gate-Schicht 16. Das Material und die Dicke dieser Gateschicht 16 sind so gewählt, daß die zur Oberfläche des ersten Filmes 14 gelangenden Elektronen eingefangen werden können. Eine Sourceelektrode 17, eine Drainelektrode 18 und eine Gateelektrode 19 sind auf dem Sourcebereich 11, dem Drainbereich 12 und der Gate- -Schicht 16 jeweils unter Verwendung von Aluminium ausgebildet.
Jedes Element eines so aufgebauten Halbleiterspeichers kann wie folgt ausgebildet sein:
Das Halbleitersubstrat 10 ist ein Siliziumsubstrat mit einer
Λ Ll ^
Störstellenkonzentration von 10 Atomen/cnr und einem spezifischen Widerstand von 200-il*cm. Die Diffusionsschichten 13 werden dadurch ausgebildet, daß Phosphor in das Substrat durch eine Diffusionsmaske eindiffundiert wird, die bei der Ausbildung der Source- und Drainbereiche verwandt wird. Dann werden durch Eindiffundieren von Bor in die Diffusionsschichten 13 die Source- und Drainbereiche 11 und 12 gebildet. Wenn Störatom? wie Bor und Phosphor, mit unterschiedlichen Diffusionskoeffizienten verwandt werden, können die Bereiche 11 und 12 und die Diffusionsschicht 13 gleichzeitig mit Hilfe einer Simultandiffusion ausgebildet werden. Die Source- und Drain-
4098 85/098 5
bereiche 11 und 12 weisen eine Tiefe von etwa 0,6 μπι auf,und die Diffusionsschicht 13 mit hoher Störstellenkonzentration hat eine Breite von 0,6 μπι und eine Störstellenkonzentration von
17 — ~*i
3 χ 10 'cm J an der Stelle der maximalen Störstellenkonzentration. Der Bereich der maximalen Störstellenkonzentration in der Diffusionsschicht 13 wird gewöhnlich entsprechend der oben beschriebenen Herstellungsweise in der Nähe der P-N-Übergänge ausgebildet. Der Abstand zwischen dem Sourcebereich 11 und dem Drainbereich 12, d.h. die Länge eines Kanales, beträgt 6,8 μπι. Der erste Isolierfilm 14 kann bei dieser Ausführungsform in einer
Dicke von 16,5 A mit Hilfe einer thermischen Oxydation aus Siliziumdioxyd gebildet sein. Der zweite Isolierfilm 15 kann in einer Dicke von 400 A durch eine Reaktion von SiHCl^ mit NH, bei 9000C aus Siliziumnitrid gebildet sein.
Im folgenden wird die Arbeitsweise, eines solchen Energie-unabhängigen Halbleiterspeichers erläutert.
Um ein Lawinendurchbruchsschreiben von "0" zu erreichen, wird zunächst ein bezüglich des Siliziumsubstrates 10 und der Gate-Elektrode 19 negativer Spannungsimpuls'an Source und Drain gelegt. Der Spannungsimpuls hat eine Größe, die ausreicht, um einen Lawinendurchbruch zwischen dem Siliziumsubstrat 10 und dem Sourcebereich 11 sowie zwischen dem Siliziumsubstrat 10 und dem Drainbereich 12 hervorzurufen. Beispielsweise kann ein Spannungsimpuls mit einer Größe von -35 V und einer Impulsbreite von 10 με angelegt werden. Wenn ein solcher, bezüglich des Siliziumsubstrates 10 und der Gate-Elektrode 19 negativer Spannungsimpuls an Source und Drain angelegt wird, so wird ein Lawinendurchbruch hervorgerufen, so daß Ladungsträger, d.h. Elektronen und Löcher mit hohen Energien, größtenteils in der Schicht 13 hoher Störstellenkonzentration erzeugt werden. Da an der Gate-Elektrode 19 ein positives Potential liegt und der Siliziumdioxydfilm 14 eine Breite aufweist, die kleiner als die Strecke ist, auf die der Tunneleffekt einwirkt, werden die Elektronen
409885/0985
unter den Ladungsträgern durch den ersten Isolierfilm 14 in die Gate-Schicht 16 geleitet und am Übergang oder in der Nähe des Überganges zwischen dem ersten Isolierfilm 14 und dem zweiten Isolierfilm 15 eingefangen, wodurch das Einschreiben von "0" vollendet wird. Die eingefangenen Elektronen können in horizontaler Richtung in der Gate-Schicht infolge der Isoliereigenschaft der Filme 14 und 15 nicht bewegt werden und sind lediglich über der Schicht 13 hoher Störstellenkonzentration verteilt. Die zu diesem Zeitpunkt bestehende Schwellenspannung beträgt 2 V.
Im folgenden wird das Einschreiben des Wertes "1" erläutert·
Bei mit dem Siliziumsubstrat 10 zusammengeschalteten Source- und Drainbereichen 11 und 12 wird ein Spannungsimpuls mit einer Größe von beispielsweise -30 V, bezogen auf diese Bereiche und das Siliziumsubstrat, und einer Impulsbreite von 5 [is an das Gate 19 gelegt, um die in der Gate-Schicht 16 während des 11O"-Einschreibvorgangs eingefangenen Elektronen durch die Siliziumdioxydschicht 14 in das Siliziumsubstrat 10 wandern zu lassen, wodurch das Schreiben des Wertes "1" abgeschlossen ist. Zu diesem Zeitpunkt beträgt die Schwellenspannung -6 V.
Während des Lesevorganges wird der Wert "0" oder "1" in Abhängigkeit davon bestimmt, ob ein Source-Drain-Strom fließt oder nicht.
Fig. 2 zeigt einen Vergleich der Charakteristiken des oben beschriebenen Energie-unabhängigen Halbleiterspeichers und eines herkömmlichen MNOS-Speichers ohne Diffusionsschicht hoher Störstellenkonzentration. Der herkömmliche Speichernder für diesen Vergleich herangezogen wird, ähnelt dem erfindungsgemäßen Speicher mit der Ausnahme, daß der erste Isolierfilm eine Dicke von 505 A und der zweite Isolierfilm eine Dicke von 16,8 A aufweist.
40988 5/0985
In der graphischen Darstellung von Fig. 2 sind die Schwellenspannung in V auf der °rdinate und die Einschreibspannung in V auf der Abszisse aufgetragen. Die Charakteristik des erfindungsgemäßen Speichers ist durch die Linie A und schwarze Punkte dargestellt, während die Linie B und helle Punkte die Charakteristik des herkömmlichen Speichers zeigen.Aus dieser Graphik ergibt sich, daß die "O"-Einschreibspannung um etwa 10 V geringer als beim herkömmlichen Speicher sein kann.
Bei dem oben beschriebenen Speicher sind die zwei Diffusionsschichten hoher StörStellenkonzentration so ausgebildet, daß sie den Sourcebereich und den Drainbereich umgeben. Die Diffusionsschicht kann jedoch auch so ausgebildet sein, daß sie entweder den Source- oder den Drainbereich umgibt. Ein Beispiel dafür wird im folgenden anhand der Fig. 3 erläutert.
Bei der in Fig. 3 dargestellten Ausführungsform ist eine Schicht 13 mit hoher StörStellenkonzentration, einer Breite von 0,6 μπι -und einer Störstellenkonzentration von 10 cm J auf einer Seite eines Siliziumsubstrats 10 ausgebildet. Um einen Sourcebereich 11 -herum ist jedoch, wie im Falle eines herkömmlichen Speichers, keine Schicht hoher Störstellenkonzentration ausgebildet. Der übrige Aufbau ist im wesentlichen gleich dem des in Fig. 1 dargestellten Halbleiterspeichers.
Bei dem in Fig. 3 dargestellten Halbleiterspeicher werden Elektronen nur in dem Teil der Gate-Schicht 16 eingefangen, die sich oberhalb des Bereiches der Schicht 13 hoher Störstellen- ' konzentration befindet. Der sich ergebende Unterschied zwischen den Schwellenspannungen wird kleiner als bei einem Speicher mit zwei Schichten hoher StörStellenkonzentration, allerdings kann das Einschreiben von "0" bereits dadurch erfolgen, daß nur an den Drainbereich eine negative Spannung angelegt wird.
Der erste und der zweite Isolierfilm, die die Gate-Schicht Ml-
Λ09885/0985
den, müssen nicht notwendigerweise eine gleiche Dicke aufweisen, sondern können beispielsweise so, ausgebildet sein, wie es in Fig. 4 dargestellt ist.
Bei dem in Fig. 4 dargestellten Halbleiterspeicher weist der erste Isolierfilm 14 einen dicken Abschnitt 14a und einen dünnen Abschnitt 14b und einen Übergangsabschnitt zwischen dem dicken und dem dünnen Teil auf, der sich nahezu in der Mitte des zwischen Source-und Drainbereich 11 und 12 ergebenden Kanales befindet. Der dicke Abschnitt 14a ist mit einer Dicke von
etwa 1000 A' auf der Seite des Drainbereiches ausgebildet, während sich der dünne Abschnitt 14b mit einer Dicke von etwa
16,5 A auf der Seite des Sourcebereiches befindet. Der Siliziumdioxydfilm 14 weist daher eine Stufe auf. Ähnlich weisen der Siliziumnitridfilm 15 und die Gate-Elektrode 19 eine Stufe auf, obwohl sie eine einheitliche Dicke haben.
Das Einschreiben der Werte "0" und "1" erfolgt bei dem in Fig. dargestellten Halbleiterspeicher auf dieselbe Weise, wie bei der in Fig. 1 dargestellten Ausführungsform. Die Schwellenspannung im "0"-Zustand wird durch den dicken Abschnitt 14a des ersten Isolierfilmes 14 bestimmt und beträgt etwa -2 V, wenn
15 -*>
das Substrat eine Störstellenkonzentration von etwa 10 cm aufweist. Da sich die Schwellenspannung selbst beim Einschreiben von "1" und beim Einschreiben von "0" nicht ändert, kann beim Lawinendurchbruchsschreiben von "0" ein negativer Spannungsimpuls nur an den Bereich angelegt werden, der sich neben dem dünnen Abschnitt des Siliziumdioxydfilmes befindet, in diesem Falle an den Sourcebereich 11.
Bei dem erfindungsgemäßen Halbleiterspeicher können die Source- und Drainbereiche und der Bereich hoher Störstellenkonzentration nach der Ausbildung einer Gate-Schicht und einer Gate-Elektrode gebildet werden. In diesem Fall kann die Gate-Elektrode unter Verwendung von polykristallinem Silizium oder einem hochschmel-
409885/0985
zendem Metall, wie Molybdän, Wolfram usw. anstelle von Aluminium gebildet werden. Vorzugsweise wird die Gate-Elektrode als Maske verwandt, durch die Störatome eindiffundiert werden können, um die Source- und Drainbereiche und die Diffusionsschicht hoher Störstellenkonzentration zu bilden. Wenn Störatome in dieser Weise nach der Ausbildung der Gate-Elektrode eindiffundiert werden, kann der Flächenbereich der Überlappungsbereiche zwischen dem Sourcebereich und dem Gatebereich und zwischen dem Drainbereich und dem Gatebereich kleiner gemacht werden, wodurch der Halbleiterspeicher als Ganzes kleiner wird.
Der oben beschriebene erfindungsgemäße Halbleiterspeicher ist nicht auf einen P-Kanaltyp beschränkt, er kann natürlich auch in Form eines N-Kanaltyps ausgebildet sein. Anstelle des Siliziumnitridfilmes kann ein Aluminiumoxydfilm oder ein Film aus einer Tantaloxyd-Aluminiumoxyd-Mischung verwandt werden, falls ein solcher Film in der Lage ist, Elektronen einzufangen.
409885/0985

Claims (6)

  1. Patentansprüche
    (Ί J " Energieunabhängiger Halbleiterspeicher, gekennzeichnet durch ein Halbleitersubstrat von einem Leitfähigkeitstyp mit einer Störstellenkonzentration
    15 /3
    von unter 10 Atomen/cm , Source- und Drainbereiche, die im Abstand voneinander auf einer Seite des Halbleitersubstrats ausgebildet sind und mit dem Substrat P-N-Übergänge bilden, einen ersten Isolierfilm, der in dem Bereich des Halbleitersubstrates ausgebildet ist, der sich auf der genannten Seite des Halbleitersubstrates und zwischen den Source- und Drainbereichen befindet und der ein Wandern der ankommenden elektrischen Ladungen zu seiner Oberfläche zuläßt, einenzweiten Isolierfilm,der auf dem ersten Isolierfilm vorgesehen ist und die ankommenden elektrischen Ladungen einfängt, und eine Storatomdiffusionsschicht, die so ausgebildet ist, daß sie wenigstens einen der Übergänge um-• gibt, die von Source-und Drainbereichen mit dem Substrat gebildet werden, die vom gleichen Leitfähigkeitstyp wie das Halbleitersubstrat ist, und eine Störstellenkonzentra-
    17 3
    tion von mehr als 10 Atomen pro cm im Bereich der maximalen StorStellenkonzentration oder eine Breite von weniger als 1 μΐη aufweist.
  2. 2. Energieunabhängiger Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß der erste Isolierfilm ein Siliziumdioxydfilm mit einer Dicke ist, die ein Durchdringen des Filmes durch die Elektronen infolge des Tunneleffekts ermöglicht.
  3. 3. Energieunabhängiger Halbleiterspeicher nach Anspruch 2, da-
    409885/0985
    durch gekennzeichnet, daß der zweite Isolierfilm ein Siliziumnitridfilm ist.
  4. 4. ,Energieunabhängiger Halbleiterspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die die Störatomdiffusionsschicht so ausgebildet ist, daß sie die Übergänge umgibt, die von Source- und Drainbereichen mit dem Substrat gebildet werden.
  5. 5. Energieunabhängiger Halbleiterspeicher nach Anspruch 2, dadurch gekennzeichnet, daß der Siliziumdioxydfilm eine nahezu einheitliche Dicke aufweist.
  6. 6. . Energieunabhängiger Halbleiterspeicher nach Anspruch 2, dadurch gekennzeichnet, daß der Siliziumdioxydfilm aus einem ersten Abschnitt und aus einem zweiten Abschnitt besteht, der dicker als der erste Abschnitt ist, deren Grenze sich nahezu in der Mitte zwischen den Source- und Drainbereichen befindet.
    5/0985
DE2432352A 1973-07-05 1974-07-05 MNOS-Halbleiterspeicherelement Expired DE2432352C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP48075283A JPS5024084A (de) 1973-07-05 1973-07-05

Publications (3)

Publication Number Publication Date
DE2432352A1 true DE2432352A1 (de) 1975-01-30
DE2432352B2 DE2432352B2 (de) 1981-06-11
DE2432352C3 DE2432352C3 (de) 1982-02-11

Family

ID=13571733

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2432352A Expired DE2432352C3 (de) 1973-07-05 1974-07-05 MNOS-Halbleiterspeicherelement

Country Status (6)

Country Link
US (1) US4019198A (de)
JP (1) JPS5024084A (de)
CA (1) CA1025555A (de)
DE (1) DE2432352C3 (de)
FR (1) FR2236247B1 (de)
GB (1) GB1429604A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2606743A1 (de) * 1975-02-20 1976-09-02 Matsushita Electronics Corp Leistungsunabhaengige speichervorrichtung und verfahren zu deren herstellung
DE2636369A1 (de) * 1975-08-14 1977-02-17 Nippon Telegraph & Telephone Feldeffekttransistor mit isolierter steuerelektrode

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4123771A (en) * 1973-09-21 1978-10-31 Tokyo Shibaura Electric Co., Ltd. Nonvolatile semiconductor memory
GB1540450A (en) * 1975-10-29 1979-02-14 Intel Corp Self-aligning double polycrystalline silicon etching process
FR2380639A2 (fr) * 1976-09-29 1978-09-08 Siemens Ag Transistor a effet de champ de memorisation a canal n
DE2723738C2 (de) * 1977-05-26 1984-11-08 Deutsche Itt Industries Gmbh, 7800 Freiburg Halbleiterspeicherzelle für das nichtflüchtige Speichern elektrischer Ladung und Verfahren zu deren Programmierung
US4163985A (en) * 1977-09-30 1979-08-07 The United States Of America As Represented By The Secretary Of The Air Force Nonvolatile punch through memory cell with buried n+ region in channel
US4611308A (en) * 1978-06-29 1986-09-09 Westinghouse Electric Corp. Drain triggered N-channel non-volatile memory
US4250206A (en) * 1978-12-11 1981-02-10 Texas Instruments Incorporated Method of making non-volatile semiconductor memory elements
US4353083A (en) * 1978-11-27 1982-10-05 Ncr Corporation Low voltage nonvolatile memory device
JPS55500965A (de) * 1978-11-27 1980-11-13
EP0021777B1 (de) * 1979-06-18 1983-10-19 Fujitsu Limited Nicht-flüchtige Halbleiter-Speichervorrichtung
DE2947350A1 (de) * 1979-11-23 1981-05-27 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von mnos-speichertransistoren mit sehr kurzer kanallaenge in silizium-gate-technologie
US5016215A (en) * 1987-09-30 1991-05-14 Texas Instruments Incorporated High speed EPROM with reverse polarity voltages applied to source and drain regions during reading and writing
US4970567A (en) * 1987-11-23 1990-11-13 Santa Barbara Research Center Method and apparatus for detecting infrared radiation
JPH05110114A (ja) * 1991-10-17 1993-04-30 Rohm Co Ltd 不揮発性半導体記憶素子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1803035A1 (de) * 1967-10-17 1969-05-22 Rca Corp Feldeffekt-Halbleiterbauelement
DE1811492A1 (de) * 1967-11-28 1969-08-07 North American Rockwell Feldeffekttransistor
US3719866A (en) * 1970-12-03 1973-03-06 Ncr Semiconductor memory device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1153428A (en) * 1965-06-18 1969-05-29 Philips Nv Improvements in Semiconductor Devices.
JPS4939873B1 (de) * 1969-10-15 1974-10-29
US3755721A (en) * 1970-06-15 1973-08-28 Intel Corp Floating gate solid state storage device and method for charging and discharging same
US3756876A (en) * 1970-10-27 1973-09-04 Cogar Corp Fabrication process for field effect and bipolar transistor devices
US3806773A (en) * 1971-07-17 1974-04-23 Sony Corp Field effect transistor having back-to-back diodes connected to the gate electrode and having a protective layer between the source and the diodes to prevent thyristor action
US3740732A (en) * 1971-08-12 1973-06-19 Texas Instruments Inc Dynamic data storage cell
JPS5139834B2 (de) * 1971-11-09 1976-10-29
US3881180A (en) * 1971-11-30 1975-04-29 Texas Instruments Inc Non-volatile memory cell
US3800411A (en) * 1972-05-22 1974-04-02 Litton Systems Inc Method of forming a stable mnos igfet
US3868187A (en) * 1972-08-31 1975-02-25 Tokyo Shibaura Electric Co Avalanche injection type mos memory
USB299480I5 (de) * 1972-10-20
US3883372A (en) * 1973-07-11 1975-05-13 Westinghouse Electric Corp Method of making a planar graded channel MOS transistor
US3909320A (en) * 1973-12-26 1975-09-30 Signetics Corp Method for forming MOS structure using double diffusion

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1803035A1 (de) * 1967-10-17 1969-05-22 Rca Corp Feldeffekt-Halbleiterbauelement
DE1811492A1 (de) * 1967-11-28 1969-08-07 North American Rockwell Feldeffekttransistor
US3719866A (en) * 1970-12-03 1973-03-06 Ncr Semiconductor memory device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
RCA Review, Sept. 1970, S. 467-478 *
Solid-State Electronics, Bd. 11, 1968, S. 599, 600 *
Wescon Technical Papers, 16, 1972, Session 4/2, S. 1-8 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2606743A1 (de) * 1975-02-20 1976-09-02 Matsushita Electronics Corp Leistungsunabhaengige speichervorrichtung und verfahren zu deren herstellung
DE2636369A1 (de) * 1975-08-14 1977-02-17 Nippon Telegraph & Telephone Feldeffekttransistor mit isolierter steuerelektrode

Also Published As

Publication number Publication date
FR2236247A1 (de) 1975-01-31
DE2432352B2 (de) 1981-06-11
FR2236247B1 (de) 1980-04-18
GB1429604A (en) 1976-03-24
US4019198A (en) 1977-04-19
CA1025555A (en) 1978-01-31
JPS5024084A (de) 1975-03-14
DE2432352C3 (de) 1982-02-11

Similar Documents

Publication Publication Date Title
DE19752434C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit einer p-Typ dotierten Gateelektrode mit schwebendem Potential
DE68926205T2 (de) Eintransistor-EPROM-Flash-Zelle
DE69028507T2 (de) Nichtflüchtige Halbleiterspeicheranordnung mit einer isolierenden Schicht für Tunneleffekt
DE2810597C2 (de) Elektrische Bauelementstruktur mit einer mehrschichtigen Isolierschicht
DE112004000248B4 (de) SONOS-Flash-Speichereinrichtungen und Verfahren zum Schützen einer SONOS-Flash-Speichereinrichtung vor UV-induzierter Aufladung
DE3117719C2 (de)
DE2711895C2 (de) Speicher-Feldeffekttransistor mit zwei Gateelektroden und Verfahren zu dessen Herstellung
DE69511314T2 (de) Nichtflüchtiger Halbleiterspeicher mit Programmierbereichen durch Ein- und Ausstossen von Ladungsträgern in oder aus einer schwebenden Steuerelektrode
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE3009719C2 (de)
DE2547828A1 (de) Halbleiter-speicherelement und verfahren zur herstellung desselben
DE2159192A1 (de) Feldeffektspeichertransistor mit isolierter Gate Elektrode
DE3103160A1 (de) Nichtfluechtiger eprom mit erhoehtem wirkungsgrad
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE2432352A1 (de) Halbleiterspeicher
DE69320582T2 (de) Verfahren zur Herstellung eines integrierten Schaltkreises mit einem nichtflüchtigen Speicherelement
DE3029539A1 (de) Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle
DE2708599C2 (de) MNOS-Speichertransistor
DE19747776A1 (de) Halbleiterspeicher und Verfahren zu dessen Herstellung
DE69624107T2 (de) Flash-EEPROM-Zelle mit einziger Polysiliziumschicht und Verfahren zur Herstellung
DE2614698A1 (de) Halbleiterspeicher
DE2937952C2 (de) Nichtflüchtige Speicheranordnung
DE19807010A1 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE3330026A1 (de) Integrierte rs-flipflop-schaltung
DE4403520C2 (de) Flash-EEPROM mit Dreifachwannen-CMOS-Struktur

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8328 Change in the person/name/address of the agent

Free format text: ASSMANN, E., DIPL.-CHEM. DR.RER.NAT. ZUMSTEIN, F., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN