DE2423670A1

DE2423670A1 - Verfahren zur herstellung eines feldeffekttransistors

Info

Publication number: DE2423670A1
Application number: DE2423670A
Authority: DE
Inventors: Peter Gutknecht; Terrence M Heng; Harvey C Nathanson; Pa Pittsburgh
Original assignee: Westinghouse Electric Corp
Current assignee: CBS Corp
Priority date: 1973-05-16
Filing date: 1974-05-15
Publication date: 1974-12-05
Also published as: JPS5019379A; FR2230082A1; FR2230082B1; GB1465629A; US3851379A; JPS546357B2

Description

DiPL-ING. KLAUS NEUBECKER

Patentanwalt
4 Düsseldorf 1 · Schadowplatz 9 2 H 2 3 Q 7 U

. Düsseldorf, 14. Mai 1974

Westinghouse Electric Corporation
Pittsburgh, Pa., V. St. A.

Verfahren zur Herstellung eines Feldeffekttransistors

Die vorliegende Erfindung bezieht sich auf Halbleiter-Bauelemente und insbesondere Feldeffekttransistoren (FET-en).

Silizium-Feldeffekttransistoren sind typischerweise als hochverstärkende Mikrowellen-Verstärker für kleine Eingangssignale, etwa in der Form von Schottky-Sperrschicht-Silizium-FET-en vorgeschlagen worden, die bei mW-Werten und einer Frequenz von 7 GHz eine Verstärkung von 5 db haben. Es gibt auf diesem Gebiet jedoch keine Mikrowellen-Transistoren, die in der Lage sind, bei hohen Frequenzen eine nennenswerte Leistung abzugeben, wobei die Transistoren dann gleichzeitig nur in geringem Umfang Parasitärerscheinungen aufweisen, eine kleine Chip-Fläche haben und eine hohe Fertigungsausbeute gewährleisten.

Aufgabe vorliegender Erfindung ist es, diese Nachteile des Standes der Technik zu vermeiden und dementsprechend einen Transistor zu schaffen, der bei hohen Frequenzen von mindestens 5 GHz eine erhebliche Leistung von mindestens 5 bis 10 W abgeben kann, dennoch aber nur in geringem Umfang Parasitärerscheinungen aufweist, eine kleine Chip-Fläche hat und eine hohe Fertigungsausbeute ermöglicht.

A098A9/0868

Zur Lösung dieser Aufgabe ist ein Verfahren zur Herstellung eines FET aus einem Rohkörper mit einem mit Trägern einer ersten Polarität dotierten Substrat und einer darauf angeordneten, mit Trägern entgegengesetzter Polarität dotierten ersten Lage, auf der eine mit Trägern der ersten Polarität dotierte zweite Lage angeordnet ist, bei dem auf die zweite Lage ein Paar im Abstand voneinander angeordneter Gebiete, von denen mindestens eines eine Fläche für das Aufbringen einer Drain-Elektrode aufweist, vorbereitet, in dem .Rohkörper zwischen den vorbereiteten Gebieten eine bis zu dem Substrat durchgeführte Rinne, die die vorbereiteten Gebiete so unterschneidet, daß die Gebiete um eine bestimmte Strecke über die Rinne hinausragen, gebildet und auf die Oberfläche der Rinne eine Beschichtung aus elektrisch isolierendem Material aufgebracht wird, erfindungsgemäß dadurch gekennzeichnet, daß die Gateelektrode auf die Lage aufgebracht wird, indem auf den unter dem einen Gebiet befindlichen Teil der Lage ein geradliniger Metalldampf-Strahl unter einem Winkel auf die Fläche von der Richtung des Gebiets des Paares, das nicht das eine Gebiet ist, gerichtet und der Dampf zur Verfestigung gebracht wird, wobei der Strahl durch die hinausragenden Bereiche der Gebiete so abgedeckt wird, daß die Gateelektrode im wesentlichen nur gegenüber der Kante der sich längs der Rinne erstreckenden ersten Lage aufgebracht wird, und daß die Drain-Elektrode auf die Oberfläche aufgebracht und somit ein zur Verarbeitung von Mikrowellen-Frequenzen bei hoher Leistung geeigneter FET erzeugt wird.

Nach einem weiteren Merkmal der Erfindung ist ein nach dem vorstehenden Verfahren hergestellter FET mit einem Streifen leitenden Materials versehen, der sich unter beiden über eine Rinne hinausragenden Gebieten erstreckt.

Die Erfindung beruht auf der Erkenntnis, daß die hohe Zwischenelektroden-Kapazität und der hohe Zwischenelektroden-Widerstand der Transistoren nach dem Stand der Technik,insbesondere ein solcher vom "vertikal" leitenden Typ, bei dem die Quelle (Source) und die Senke (Drain) in übereinanderliegenden Schichten angeordnet sein können und der Strom zwischen ihnen durch diese Schichten fließen

409849/08G6

kann, ein ernsthaftes Hindernis für die Schaffung eines Hochleistungs-Hochfrequenz-Transistors darstellt, wenn bei der Verarbeitung von Scheibenkörpern Wirtschaftlichkeit erzielt werden soll. Allgemein wurde erkannt, daß ein eingebettetes Gitter eines Transistors einen hohen Reihenwiderstand und eine hohe Kapazität gegenüber der Senke hat und daß dadurch die Frequenz stark begrenzt wird, bei der mit Leistung gearbeitet werden kann.

Bei der vorliegenden Erfindung werden die Zwischenelektroden-Kapazität und der Zwischenelektroden-Widerstand sowie parasitäre Erscheinungen auf ein Minimum reduziert, indem die Gateelektrode in einem kleinen Gebiet neben der Quelle konzentriert wird. Die Konzentration wird dadurch erreicht, daß ein linearer oder geradliniger Dampfstrahl ausgesandt und der Strahl so abgedeckt wird, daß nur ein schmaler Streifen in Nähe der Quelle verfestigt wird. Der Transistor wird aus einem Rohkörper mit einem Substrat aus Halbleitermaterial gebildet, das mit Trägern einer ersten Polarität dotiert ist. Darauf befindet sich eine erste Lage eines Halbleitermaterials, das mit Trägern der entgegengesetzten Polarität dotiert ist. Auf der ersten Lage befindet sich eine zweite Halbleiterlage, die mit Trägern der ersten Polarität dotiert ist und darauf Gebiete hat, die mit Isolatoren beschichtet sind. Der Rohkörper wird von der zweiten Lage aus bis herab zum Substrat geätzt, um eine Rinne zwischen aufeinanderfolgenden Gebieten zu bilden, wobei die Gebiete über die Rinne hinwegragen. Jedes Gebiet oder jede Zone ist wie beschrieben geschichtet, wobei die Enden der ersten und der zweiten Lage sich längs der Rinne erstrecken. Die Oberfläche der zweiten Lage mindestens eines Gebiets ist so vorbereitet, daß sie eine Senke (bzw. Quelle) bildet. Die erste Lage unter der Oberfläche dient als Quelle (bzw. Senke). Auf die Oberfläche der Rinne wird eine isolierende Beschichtung gebracht, und auf die vorbereitete Oberfläche wird ein geradliniger Metalldampf-Strahl unter einem Winkel gerichtet, so daß er unterhalb der überragenden Gebiete dieser Fläche auftrifft und sich dort verfestigt. Das Maß, um das die Gebiete über die Rinne hinausragen, und der Winkel sind so gewählt, daß die Abdeckung (Beschattung) des Strahls durch die hinausragenden Gebiete ein Aufbringen des

409849/0866

Metalls im wesentlichen nur auf dem Teil des Isolators ermöglicht, der dem Ende der ersten Lage gegenüberliegt, die als Quelle (Source-Elektrode) dient. Der Auftrag dient als Gateelektrode. Der Strahl kann einen solchen Querschnitt haben, daß die Drain-Elektrode gleichzeitig mit der Gateelektrode aufgebracht oder aufgetragen wird. Da die Gateelektrode gegenüber dem Ende der Quelle angeordnet ist, werden die Gate-/Source-Kapazität und die parasitären Erscheinungen auf ein Minimum reduziert.

Bei der üblichen Anwendung dieser Erfindung wird eine Mehrzahl FET-en auf einer geschichteten Scheibe aus dotiertem Halbleitermaterial hergestellt. Jeder aus einer Mehrzahl paralleler Transistoren bestehende FET wird aus einer Mehrzahl Gebiete gebildet, wobei die Oberfläche jedes Gebiets mit einem Isolator beschichtet und für das Aufbringen einer Drain-Elektrode vorbereitet und mit Rinnen versehen wird, die mit Isoliermaterial beschichtet sind und sich unterschneidend zwischen aufeinanderfolgenden Gebieten erstrecken. Auf den Scheibenkörper wird unter einem Winkel ein geradliniger Metalldampf-Strahl gerichtet, der auf die gesamte Außenfläche des Scheibenkörpers auftrifft. Der Strahl trägt die Drain-Elektroden und die Drain-Anschlüsse für jedes Transistorelement ebenso wie die schmalen Gateelektroden und die Gate-Anschlüsse für die der Richtung des Strahls abgewandte eine Seite jedes Transistorelements auf. Der geradlinige Dampf-Strahl wird dann auf den Scheibenkörper unter einem supplementären Winkel gerichtet, um weiteres Metall auf die Drain-Elektroden der Transistorelemente aufzubringen und so die Leitfähigkeit zu verbessern und um außerdem die schmalen Gateelektroden der dem neuen Strahl abgewandten verbleibenden Seiten der Transistorelemente aufzubringen. Auf einen Halbleiter-Scheibenkörper mit einer Fläche von mehreren

2 2
cm (1 Inch ) lassen sich somit mehrere tausend FET-en aufbringen.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen in Verbindung mit der zugehörigen Zeichnung erläutert. In der Zeichnung zeigen:

409849/0 8-6

Fig. 1 eine Draufsicht auf einen Rohkörper oder einen geschichteten Scheibenkörper, nachdem dieser bei der Durchführung der vorliegenden Erfindung nach der Oxidation dem ersten Behandlungsschritt unterworfen worden ist;

Fig. 2A, B, C, D, E, F, G, H und I

in vergrößertem Maßstab Teilschnitte durch einen Teil eines geschichteten Scheibenkörpers, die die aufeinanderfolgenden Schritte bei der Durchführung der Erfindung veranschaulichen, wobei Fig. 2B ein Schnitt durch Fig. 1 längs der Linie HB - Hb ist;

Fig. 3A-C

Draufsichten auf die bei Verwirklichung der Erfindung auf dem Scheibenkörper verwendeten Masken;

Fig. 4 in vergrößertem Maßstab eine Draufsicht auf den in Fig. 3 mit dem Kreis IV angedeuteten Ausschnitt im Maskierungszustand;

Fig. 5A schematisch den Aufbau eines Gerätes für das Aussenden eines geradlinien Dampf-Strahls auf die vorbehandelten Rohkörper entsprechend der Erfindung;

Fig. 5B einen Teilschnitt durch Fig. 5A längs der Linie VB-VB, der erkennen läßt, wie der Dampf auf die Rohkörper gerichtet wird;

Fig. 6 in vergrößertem Maßstab perspektivisch einen Träger, in dem die Scheibenkörper während des Beschichtungsvorgangs gehalten werden;

Fig. 7 eine Draufsicht auf einen kleinen Teil eines Scheibenkörpers, der entsprechend der Lehre der-Erfindung behandelt worden ist;

•40984970866

"⁶" 242367Q

Fig. 8 eine Draufsicht auf einen entsprechend der Erfindung hergestellten MOSFET;

Fig. 9 schematisch eine Teilansicht, die die Abmessungen der Elemente eines erfindungsgemäß hergestellten Transistors erkennen läßt;

Fig. 1OA und B

die gegenseitige Zuordnung von Teilen eines erfindungsgemäß hergestellten Transistorelements und einer entsprechenden Ersatzschaltung;

Fig. 11 schematisch einen Teilschnitt durch einen Bereich eines erfindungsgemäß hergestellten Transistors, der die Zuordnung der verschiedenen kritischen Abmessungen der Elemente des Transistors erkennen läßt;

Fig. 12 eine Kopie eines Elektronenmikroskop-Fotos mehrerer erfindungsgemäß hergestellter Transistorelemente;

Fig. 13 eine Kopie eines vergrößerten Elektronenmikroskop-Fotos, das eines der Elemente oder Moduln der Fig. wiedergibt;

Fig. 14A in vergrößertem Maßstab eine Teil-Seitenansicht eines Bereiches eines erfindungsgemäß hergestellten Transistors;

Fig. 14B eine Teil-Draufsicht auf Fig. 14A;

Fig. 14C in vergrößertem Maßstab eine Teil-Draufsicht auf einen Teil eines erfindungsgemäß hergestellten Transistors in Nähe des Gateelektrodenanschlusses;

Fig. 14D eine ähnliche Draufsicht auf den gleichen Teil des Transistors in Nähe des Drain-Elektrodenanschlusses;

409849/0866

" ⁷ " 242367Q

Fig. 14E in vergrößertem Maßstab einen Teilschnitt durch Fig. 8 längs der Linie XIVE - XIVE;

Fig. 15A - D

schematisch Darstellungen zum Vergleich der Güteziffer ein bipolaren Transistors mit derjenigen eines erfindungsgemäß hergestellten "vertikalen" FET;

Fig. 16 ein Diagramm, das die Zuordnung der Güteziffern eines bipolaren überlappungstransistors und eines erfindungsgemäß hergestellten Transistors erkennen läßt;

Fig. 17 die Ersatzschaltung für einen erfindungsgemäß hergestellten "vertikalen" MOSFET, der die Größen der Ersatz-Schal telemente zeigt;

Fig. 18- 22

Diagramme zur Veranschaulichung der Arbeitsweise eines erfindungsgemäß hergestellten Transistors; und

Fig. 23 schematisch eine Darstellung einer Abwandlung der Erfindung.

Die Transistoren werden erfindungsgemäß aus beschichteten Rohkörpern oder Scheiben aus Halbleitermaterial hergestellt. Um konkrete Vorstellungen zu haben, sei davon ausgegangen, daß der Rohkörper einen epitaxialen η(+)/p/n(+)-Aufbau mit einem Substrat aus mit η(+)-Trägern dotiertem Silizium aufweist, auf das eine erste Lage 35 aus mit p-Trägern dotiertem Silizium aufgebracht ist. Auf der ersten Lage 35 befindet sich eine zweite Lage 37 aus mit η(+)-Trägern dotiertem Silizium. Der Rohkörper wird oxidiert, so daß die zweite Lage 37 eine dicke Beschichtung 39 aus Siliziumdioxid SiO₂ enthält. Während des Oxidationsvorgangs, bei dem die Beschichtung erzeugt wird, wird der ganze Rohkörper beschichtet,

409849/0866

242367Q

aber das SiO₂ während deren späterer Behandlung aus allen außer den gewünschten Bereichen entfernt. Typischerweise kann die

2 Scheibe 31 kreisförmig sein und eine Fläche von etwa 6,3 cm

2
(1 Inch ) haben.

Der Rohkörper 31 wird unter den Masken entsprechend der Darstellung in Fig. 3 einer fotolithografischen Behandlung ausgesetzt. In der gezeigten Darstellungen sind die opaken Bereiche jeder Maske geschnitten (schraffiert) und die durchlässigen Bereiche ungeschnitten (unschraffiert) wiedergegeben.

Der erste Schritt besteht darin, daß die SiO₂-Beschichtung einer fotolithografischen Behandlung unter einer Maske 41 ausgesetzt wird, wie das mit Fig. 3A gezeigt ist. Die Maske 41 ist repräsentativ für eine Anzahl gleicher Masken auf einem Transparent, dem der gesamte Rohrkörper 31 ausgesetzt wird. Die Maske 41 weist eine Mehrzahl transparenter oder durchlässiger Finger 43 auf, die sich von einem transparenten Gebiet ähnlich der Oberfläche einer Hand mit einem Vorsprung 45, der den Drain-Anschluß D des Transistors bildet, in ein opakes Gebiet erstrecken, das einen den Gate-Anschluß G bildenden Vorsprung 51 aufweist. Innerhalb jedes Fingers befindet sich ein opaker Schlitz 55. Fig. 3A zeigt aus Gründen der Klarheit nur vier Finger, jedoch können typischerweise zwischen zehn und zwanzig Finger vorgesehen sein. Ursprünglich wird eine große Maske in der Form von Fig. 3A hergestellt. Diese Maske wird durch mehrere fotografische Verkleinerungsschritte auf die gewünschten Dimensionen verringert, die typischerweise etwa 0,25 mm χ 0,25 mm ausmachen. Während des letzten Verkleinerungsschrittes wird die Objekt-Maske in beiden Richtungen bewegt, so daß eine geeignete Anzahl Masken 41 auf dem Transparent erzeugt wird.

Nachdem der Rohkörper 31 dem fotolithografischen Prozeß unterworfen worden ist, hat er die Form des mit Fig. 1 und 2B wiedergegebenen Rohkörpers 31b. Die belichteten, die unmaskierten Teile des Rohkörpers 31 umgebenden Teile der dicken Lage SiO₂ werden entfernt. In dem Rohkörper 31b wird die Beschichtung 39 in eine Mehrzahl Oxidfinger 61 umgeformt, die sich von einem Oxidbereich

£09849/0866

242367Q

aus erstrecken, von dem der Vorsprung 63 ausgeht. Die Oxidfinger 61 und der Vorsprung 63 erstrecken sich von den belichteten Teilen 65 der zweiten Lage 37. Zusätzlich sind Schlitze 67 der belichteten zweiten Lage innerhalb der Oxidfinger 61 vorgesehen.

Im zweiten Schritt wird der Rohkörper 31b mit Siliziumnitrid Si₃N₄ beschichtet, und dann wird das Nitrid mit SiO₂ beschichtet. Der Rohkörper 31c der Fig. 2c wird so aus dem Rohkörper 31b erhalten. Der Rohkörper 31c weist über der gesamten zweiten Lage 37 eine Beschichtung 71 aus Si₃N₄ auf, über der eine Beschichtung 73 aus SiO₂ verläuft.

Im Schritt 3 wird eine Fotolithografie mit dem Transparent 74, das Masken 75 aufweist, auf dem Rohkörper 31c erzeugt. Die Masken 75 bedecken die Gebiete 77 zwischen den erhabenen Bereichen mit den Beschichtungen 71 und 73 aus Si₃N₄ bzw. SiO₃, um so das gewünschte Muster zu bestimmen. Darauf wird das SiO₂ geätzt. So wird der Rohkörper 31d (Fig. 2D) aus dem Rohkörper 31c erhalten.

Im Schritt 4 wird das Si₃N₄ geätzt. Der Rohkörper 31e (Fig. 2E) wird so aus dem Rohkörper 31d erhalten. Im Rohkörper 31e werden die Oxidfinger 71 außer in Nähe der Gebiete 77 freigelegt, wo die Schlitze 67 zwischen den Oxidfingern 61 und den benachbarten Teilen der Finger durch eine Beschichtung 81 aus Si₃N₄ abgedeckt werden, über der sich eine Beschichtung 83 aus SiO₀ befindet. Die Drain-Elektroden werden elektrisch an die zweite Lage 37 am Schlitz 67 angeschlossen, wobei es wesentlich ist, daß die Oberfläche dieses Schlitzes 67 gegen Ätzen und während der nachfolgenden Oxidation des Siliziums geschützt wird. Die Si-N₄-Si0₂-Lagen schützen die Schlitze 67.

Im Schritt 5 wird das Silizium auf das Substrat heruntergeätzt, und das SiO₃ wird von dem Si₃N₄ abgeätzt. Dieses Ätzen verringert die Stärke der Oxidfinger 61 nur um einen kleinen Wert, entfernt jedoch das SiO₂ der Beschichtung 73 vom Si₃N₄ der.Beschichtung 71 in den Gebieten 77, da die Beschichtung 73 aus SiO_, die sich über der Beschichtung 71 aus Si₃N₄ erstreckt, sehr dünn ist. Danach

409849/0866

wird der Rohkörper oxidiert, so daß die Oberflächen der geätzten Rinnen 91 oxidiert werden und dann eine Beschichtung 93 aus SiO _ haben. Die Gebiete Si-N₄ werden nicht mit Oxid beschichtet. Der Rohkörper 31f (Fig. 2F) wird aus dem Rohkörper 31e erhalten. In dem Rohkörper 31f erstrecken sich Vorsprünge 95 und 97 der Oxidfinger 61 über die Rinnen 91.

Im Schritt 6 wird das Si-N. der Beschichtung 71 geätzt, so daß man aus dem Rohkörper 31f den Rohkörper 31g erhält (Fig. 2F). Im Rohkörper 31g werden reine Kontaktflächen für die Drain-Elektroden für jeden Finger 61 freigelegt.

Im Schritt 7 wird der Rohkörper 31h aus dem Rohkörper 31g erzeugt. Die Gateelektroden 111 werden unter den alternierenden Vorsprüngen 95 durch lineare Metalldampf-Ströme aufgebracht, die unter einem geeigneten Winkel auf die Flächen der Vorsprünge 95 bzw. 97 gerichtet werden. Gleichzeitig werden die Oberflächen jedes Transistors einschließlich dem Drain-Anschluß D unter dem Gate-Anschluß G mit einer leitenden Beschichtung 113 versehen.

Im Schritt 8 wird der Rohkörper 31i aus dem Rohkörper 31h (Fig. 21) erzeugt. Die Gateelektroden 112 werden unter den VorSprüngen 97 durch lineare Metalldampf-Ströme aufgebracht, die unter einem Winkel ausgesandt werden, die das Supplement des Winkels nach Schritt 7 bilden. Eine weitere Lage aus Metall wird während dieses Schritts 8 auf die Beschichtung 113 aufgebracht, so daß deren elektrische Leitfähigkeit zunimmt. Die leitenden Beschichtungen 113 und die Gateelektroden 111, 112 werden mit einem Gerät entsprechend Fig. 5A, 5B und 6 aufgebracht.

Dieses Gerät weist ein evakuiertes Gehäuse 121 auf. In dem Gehäuse 121 befindet sich ein in geeigneter Weise mit Energie ver-" sorgter (Energieversorgung nicht dargestellt) Elektronenstrahlgenerator 123. Außerdem befindet sich in dem Gehäuse 121 ein Gefäß 125, das das Beschichtungsmaterial 127 enthält. Der Elektronenstrahl 129 trifft auf das Beschichtungsmaterial 127 auf, so daß eine im wesentlichen punktförmige Quelle 131 für Dampf mit

409849/0866

dem Beschichtungsmaterial erzeugt wird. Der Dampf strahlt von der Quelle 131 in linearen Strömen 133 aus. In dem Gehäuse 121 befindet sich ferner eine Halterung 135 mit etwa U-förmigem Querschnitt, auf der sich ein Träger 137 (Fig. 6) mit den Rohkörpern 31g und 31h abstützt. Der Träger 137 hat Haltestifte 139 (Fig. 6), über die er drehbar in Lagern (nicht dargestellt) der Halterung 135 liegt. Die Halterung 135 ist an einer Platte 141 mit einer öffnung befestigt, deren Öffnung zur Kollimation der linearen Dampfströme 133 dient. Der Träger 137 weist eine Mehrzahl Aufnahmeöffnungen 143 für die Rohkörper 31g oder 31h auf. Jede Aufnahmeöffnung hat eine Lippe 145 als Sitz für einen Rohkörper 31g oder 31h sowie eine Klammer 147 für das Festlegen des Rohkörpers. Die Rohkörper 31g bzw. 31h werden durch Drehung der Haltestifte 139 in die richtige Winkellage gebracht, so daß der kollimierte Strahl 149 unter dem richtigen Winkel auf die Oberfläche der Vorsprünge 95 und 97 auftrifft, wie das mit Fig. 5B angedeutet ist.

Typischerweise weist das die Gateelektroden 111 und 112 sowie die Beschichtung 113 bildende Metall eine dünne Beschichtung aus Titan oder Chrom auf, die mit einer erheblich dickeren Beschichtung aus Gold abgekleidet ist. Die Gateelektroden und die Beschichtung können auch aus Aluminium bestehen. Ebenso können andere Metalle wie typischerweise Platin, Palladium etc. Verwendung finden.

Bevor die Gateelektroden 111, 112 und die Beschichtung 113 aufgebracht werden, werden die in Fig. 11 gezeigten Parameter χ , X₁, x₂ und y gemessen. Der Winkel, unter dem der lineare Strahl ausgesandt wird, hängt von der gewünschten Länge L der Gateelektroden 111 bzw. 112 ab. L ist gleich χ tan Θ.

θ —' tan" L/xo

Die gewünschte Länge L ist die Projektion des Endes der ersten Lage 35 auf die Fläche der Siliziumoxid-Beschichtung 33. Typischerweise beträgt der Winkel etwa 20°. Der Wert tan 20° entspricht etwa 0,36.

4098 U9/08 6G

Fig. 7 zeigt einen rechteckigen Ausschnitt aus dem Rohkörper 31i mit den Abmessungen der einzelnen Transistoren und den Abständen zwischen den Zentren benachbarter Transistoren. Diese Abmessungen sind nur wiedergegeben, um dem einschlägigen Fachmann die Nachvollziehung der Erfindung zu erleichtern. Unter Zugrundelegung der mit Fig. 7 angedeuteten Abmessungen können etwa 2000 bis 2500 Transistoren, die jeweils aus 10 bis 20 Moduln (Fingern) aufgebaut sind, aus einem Rohkörper mit einer Fläche von etwa

2 2
6,25 cm (1 Inch ) gewonnen werden, wenn man die Einschränkung infolge der Kreisform des Rohkörpers, in den Randbereichen u. dgl.· berücksichtigt.

Die nachstehende Tabelle I zeigt den tatsächlichen Ablauf bei der Umwandlung, des Rohkörpers 31 in den Rohkörper 31i der Fig. 7.

Tabelle I Schritt Behandlung Spezielle Anweisungen, Messungen etc.

Oxidieren MASKE Fig. 3A

SiO₂~Ätzen

Si₃N₄ + SiO₂

MASKE Fig. 3B

SiO₂~Ätzung

zweite Lage 37 auf 4500 S oxidieren

Schleudern 2:1 Waycoat (5000 Upm); 10 min. Vorbrennen 90 C; Belichten , s;
10 min. Nachbrennen 165 C

SiO₂ Ätzen 4 min.; Photoresistschicht abstreifen;

Aufbringen 1000 £ Si-,N. und 1300 A* SiO₂ ^{J 4}

Schleudern Waycoat (35OO Upm) für HOHE AUFLÖSUNG 2:1; Ausrichten der Maske. Durch-Sicht-Abdeckfinger vollständig über gesamtem Scheibenkörper, wenn möglich.

Ätzung 1300 S; Photoresistschicht abstreifen;

Ätzen 1000 £ Si-,N. (20 min. bei 180° C); ^{3 4}

409849/0866

Schritt Behandlung 7 Si-Ätzen

SiO₂-Ätzen

9 Thermisches Oxid

Si_N.-Ätzen

Si-Ätzen

Messung

Metall-Auftrag

17 H₂-Anlassen

Spezielle Anweisungen, Messungen etc.

Ätzen 60 s 25:10:1;
zusätzliche Ätzzeit:

Ätzen des verbleibenden SiO₂, Abdecken von Si₃N₄ mit gepuffertem HF; nur 10 s.

900 S SiO₂ züchten (1100° C Ofen) (1 min. Trocknen; 2 min. 50 s: 1 min. D feucht).

*Für feuchten Zyklus Zeitgeber verwenden (keine siedende Säure, Lösungsmittel oder Ultraschall; nur heiße Lösungen verwenden).

Ätzen 1000 8 Si₃N₄ (20 min. bei 180 C) (Zentrum der Finger sollte weiß sein, d. h. Si, wenn alles Si₃N₄ weggeätzt ist).

Anordnung der Scheibe auf Quarz. Rand mit Apiezon-Wachs maskieren. Tauchen 1 min. gepuffertes HF; Si

auf zurückätzen -

♦scheibenkörper nicht fest gegen quarz drücken.

Messen der räumlichen Maße

Lösungsmittel rein in heißem TCÄ; Aceton DI; Trockenblasen (KEINE Siede- oder Ultraschall- oder HF-Behandlung!)

Anordnen des Scheibenkörpers am

umlaufenden Spannkörper bei +

gegenüber der Horizontalen; Verdampfen .

Drehen des Scheibenkörpers auf gegenüber der Horizontalen; Verdampfen .

Drehen des Scheibenkörpers zur Metallisierung der Rückseite.

H_-Anlassen bei 350

C, 45 min.

409849/0866

~^Ί4~ 242367Q

Die Tabelle 1 enthält Vorgänge, die in der vorstehenden allgemeinen Beschreibung nicht erläutert sind. "Waycoat" (Schritte 1 und 4) ist der Name des verwendeten Eastman Kodak-Negativ-Photoresistmaterials. Zwei Teile Waycoat werden mit einem Teil Verdünner gemischt. Im Schritt 4 wird das Waycoat-Material bei einer niedrigeren Drehzahl geschleudert als im Schritt 1, weil zur Erzielung der Maskenintegrität eine dickere Schicht erfordert wird. Das SiO₂ wird mit Fluorwasserstoffsäure oder gepufferter Fluorwasserstoffsäure wie im Schritt 8 geätzt. Gepufferte Fluorwasserstoffsäure ist eine Lösung aus sechs Teilen NH₃F und einem Teil HF. Das Si₃N₄ (beispielsweise Schritt 4) wird in Phosphorsäure geätzt. Das Si (Schritt 7) wird in einer Lösung aus 25 Teilen HNO₃, 1O Teilen HC₃H₃O₂ und einem Teil HF geätzt. Das HF entfernt auch das SiO₃. Der Bearbeiter setzt in den freigelassenen Raum die zusätzliche Ätzzeit ein, die notwendig ist, um die gewünschte Tiefe der Rinne 91 zu erhalten. Diese Angabe ist für die weitere Bearbeitung notwendig. Der Schritt 8 ist notwendig, um das restliche SiO_ zu entfernen, so daß die endgültig erhaltenen Oberflächen rein sind. Um das SiO₂ (Schritt 9) aufzubringen, wird der Scheibenkörper trocknem Sauerstoff 1 min lang und mit Sauerstoff gemischtem Dampf 2 min und 50 s lang, dann wiederum 1 min lang trockenem Sauerstoff ausgesetzt. Im Schritt 11 trägt der Bearbeiter in die freigelassenen Räume die Stärke des Si ein. Im Schritt 12 trägt der Bearbeiter in die freigelassenen Räume die Abmessungen χ , X₁, X₂, y ein. In den Schritten 14 und 15 trägt der Bearbeiter in die freigelassenen Räume die Winkel ein, um die der Träger 137 gedreht werden muß. Im Schritt 16 wird der Rohkörper 31i mit dem gleichen Metall oder den gleichen Metallverbindungen wie seine Vorderseite metallisiert.

Die Transistoren im Scheibenkörper 31i sind MOSFET-en mit einer Vielzahl paralleler Elemente. Nach der Metallisierung der Rückseite des Scheibenkörpers (Schritte 16, 17) werden die elektrischen Werte von Stichproben geprüft. In jedem Fall werden die folgenden Werte bestimmt:

1. Spannungs-ZStromcharakteristik (V-I);

2. Zwischenelektroden-Kapazitäten (CV);

409849/08S8

3. Steilheit (Transk'onduktanz) g .

Zu diesem Zeitpunkt hat der Rohkörper 31i eine Dicke von etwa 0,25 mm. Es wird dann der Scheibenkörper mit seiner Vorderseite auf Quarz aufgebracht, und anschließend wird dieser Aufbau mit Apiezon-Wachs abgedichtet. Die rückseitige Metallisierung wird entfernt, worauf der Scheiben- oder Rohkörper auf etwa 0,05 mm heruntergeätzt wird, außer in einem schmalen Raridbereich, der längs seines ümfangs verläuft und auf dem Wert von 0,25 mm bleibt.

Es wird nun der Rohkörper vom Quarz abgenommen und sorgfältig von dem Wachs befreit. Die Rückseite wird wiederum mit den für die Vorderseite verwendeten Beschichtungen auf etwa 2000 S metallisiert.

Der so erhaltene Rohkörper wird wiederum mit seiner Vorderseite auf Quarz gebracht, worauf der Rand weggeätzt wird. Der gesamte Rohkörper ist dann 0,05 mm (0,002 Inch) dick. Der Rand hat die Aufgabe, dem Rohkörper eine ausreichende Steifheit zu verleihen und diesen daran zu hindern, während der Beschichtung der Rückseite zu zersplittern oder zu platzen.

Die Rückseite des so erhaltenen Rohkörpers wird nun mit Negativ-Photoresistraaterial beschichtet und durch die Maske 151 belichtet. Nach der Entwicklung des Rohkörpers werden die belichteten Gebiete, d. h._f die Gebiete, die mit den Rechtecken 153 bedeckt wurden, mit etwa 0,05 bis 0,075 Gold oder Kupfer abgekleidet, das als Kühlkörper (154 in Fig. 14E) dient. Die einzelnen Elemente oder Moduln werden dann mit einer Diamantsäge ausgeschnitten.

Fig. 9 zeigt die tatsächlichen Abmessungen jedes Elements oder Moduls 145 eines typischen erfindungsgemäß hergestellten MOSFET in Mikron. Der in Fig. 11 mit M bezeichnete Abstand beträgt 20 Mikron.

Fig. 12 zeigt ein Foto mehrerer Elemente 155 eines erfindungsgemäß hergestellten Transistors. Die Gateelektrode 111 hat eine tat-

409849/088 6

sächliche Abmessung von 1,8 Mikron. Es sei darauf hingewiesen, daß alle Gateelektroden 111 ohne Halbschattenerscheinungen o. dgl. scharf begrenzt sind.

Fig. 10a und b ermöglichen einen Vergleich zwischen der elektrischen Wirkung der Gateelektroden 111/112, deren Länge L etwa gleich dem Vorsprung in der Rinne 91 des Endes der P-Lage 35 ist, und einer längeren Gateelektrode, die sich mit Abschnitten 161 und 163 über die Vorsprünge der Enden des Substrats 33 und der zweiten Lage 37 erstreckt. Die Gateelektroden 111, 112 erzeugen eine Kapazität 167 und in Reihe damit einen Widerstand 167 parallel zur Gateelektrode G und der Quelle S, die mit dem Eingang 169 beaufschlagt wird. Diese Komponenten sind verhältnismäßig klein. Der Gate-Abschnitt 161, der langer als die Gateelektroden 111, 112 ist, erzeugt zwischen der Gateelektrode G und der Quelle S eine größere Kapazität 173, wodurch der Frequenzbereich, über den der Transistor arbeiten kann, erheblich verringert wird. Der Gate-Abschnitt 163 fügt eine Rückkopplungskapazität 175 zwischen der Drain-Elektrode D und der Gateelektrode G vom Ausgang 177 zum Eingang 179 hinzu, so daß die Stabilität des Transistors bei höheren Frequenzen beeinträchtigt wird, da die Rückkopplungsimpedanζ 1/jcoC (C entsprechend dem Elemente 175) ist. In den erfindungsgemäß hergestellten Transistoren werden die Kapazitäten 173 und 175 auf vernachlässigbare Werte verringert, weil entsprechend Fig. 12 kein Halbschatteneffekt auftritt, der eine Kapazität zwischen den Gateelektroden 111, 112 und der ersten Lage 35 bzw. der zweiten Lage 37 erzeugen würde.

Bei dem erfindungsgemäß gebildeten Aufbau werden alle Gate-Leiter gemeinsam an den Gate-Anschluß G angeschlossen. Dieser Aufbau ist in Fig 14A bis Fig. 14D, insbesondere Fig. 14B, der Übersichtlichkeit halber für die Gateelektrode 111 einer Seite veranschaulicht. An dem Gateanschluß G sind alle Gateelektroden zusammengefaßt, die alle in den Gate-Anschluß G einmünden. Dieser Gate-Anschluß G hat typischerweise eine Fläche von etwa 0,05 χ 0,05 mm. Es ist diese dichte Packung von Elementenfunktion, die trotz sehr kleiner Transistorflächen eine sehr hohe Transistorleistung ermöglicht.

409849/0866

Die Rinnen 91 und der Gate-Anschluß G werden auf einen niedrigeren Wert (Fig. 14E) als der Drain-Anschluß D (Fig. 14D) geätzt. Infolge der Differenz zwischen diesen' Werten bzw. Niveaus und wegen der Abschattung der Vorsprünge 95 und 97 führt das Aufbringen der Gateelektroden 111, 112 und der Beschichtungen 113 zu keiner Verbindung zwischen dem Drain-Anschluß D und den Gateelektroden 111, 112, sondern die Gateelektroden 111, 112 werden gegenüber dem Auftrag auf den Drain-Anschluß D isoliert.

Der erfindungsgemäß hergestellte MOSFET weist gegenüber'Transistoren nach dem Stand der Technik markante Vorzüge auf. Geometrisch gesehen führt die Verwendung eines "vertikalen" Kanals zu einem sehr hohen Verhältnis von aktivem Umfang zu Ausgangsfläche, im vorliegenden Fall von typischerweise über 0,5 cm aktivem Umfang

2 2

zu nur 0,04 cm (0,006 Inch ) Ausgangsfläche. Dieser Gesichtspunkt ist wichtig für die Erzielung einer hohen Ausgangs-Grenzfrequenz, da die Steilheit des Elements proportional dem aktivem Umfang ist, während die Ausgangskapazität proportional der Ausgangsfläche ist.

Ein weiterer Vorteil dieses MOSFET ist seine relativ hohe Eingangsimpedanz für den Betrieb bei beispielsweise 5 W und 4 GHz. Der Eingang Z eines polaren Transistors ist etwa kTß/ql.

Er hat ferner den Vorteil einer hohen Eingangsimpedanz, wie sie "vertikale" FET gegenüber bipolaren Transistoren aufweisen, insbesondere bei einer Leistung von 5 W und einer Frequenz von 4 GHz.

In dem Ausdruck für die Eingangsimpedanz Z eines bipolaren Transistors ist k die Boltzman'sche Konstante, T die Temperatur in °, q die Ladung eines Elektrons, I der Ruhestrom und β die Stromverstärkung des Transistors. Für einen Transistor ist Z etwa E_/I, wobei E„ der verbotene Quantum-Bandabstand des Halbleiters ist. In beiden Fällen ist der Ruhestrom I etwa gleich, so daß beide Elemente die gleiche Ausgangsleistung und die gleiche Durchbruchs spannung bei einer bestimmten Epitaxialbreite haben. Der FET hat somit einen um einen Faktor qEg/^kT höheren Eingangswert Z, der etwa ein zehnfach besserer Faktor bei gleicher Ausgangsleistung ist. Bei guter Schaltkreisausgestaltung läßt sich dies unmittel-

.409849/0866

bar in einen zehnfach größeren Faktor für die Bandbreite bei gleichem^usgangsleistungsniveau !ansetzen.

Einige weitere technische Vorteile des "vertikalen" FET sind darin zu sehen, daß (1) die Kanallänge epitaxial gesteuert werden kann, was eine Auflösung von 0,25 bis 0,5 Mikron gestattet, daß

(2) infolge der dichten Packung der aktiven Funktion in dem vorgeschlagenen geometrischen Aufbau kein teures Silizium auf Saphir benötigt wird und daß (3) das Schaltelement naturgemäß einen Aufbau mit gemeinsamer Fläche hat, der in einer streifenartigen Scheidungsanordnung gut arbeitet. Hinzu kommen einige weitere Vorteile des grundsätzlichen FET-Aufbaus, daß nämlich beispielsweise

(1) die FET-en weniger als bipolare Elemente Problemen eines zweiten Durchbruchs unterliegen, so daß ein linearer Betrieb entsprechend Klasse A möglich ist, und daß (2) FET-en ein niedrigeres Rauschverhalten als bipolare Elemente haben.

In einer Veröffentlichung von H. Sobol und F. Sterzer, IEEE Spectrum, Bd. 9, S. 20 - 33, April 1972 angegebene Rechnungen zeigen, daß eine gute Arbeits-Gütezahl für eine beliebige Leistungstransistor-Ausgestaltung I ./21Tc ist. Für sowohl bipolare Elemente als auch FET-en läßt sich zeigen, daß bei Auswertung dieser Gütezahl die Beziehung erhalten wird

1 /2 (Ausgangsleistung χ Ausgangsimpedanz) ' χ Grenzfrequenz

19c aktiver Umfang

Ausgangsfläche (1)

(in Mikron/Mikron²).

In Fig. 15A - D wird ein FET nach der Erfindung (Fig. 15A) hinsichtlich seiner Gütezahl BP/BA mit einem bipolaren Überlagen-Transistor (Fig. 15B), einem "verzahnten" bipolaren Transistor (Fig. 15C) und einem Matrix-Transistor verglichen. Für den Fall der bipolaren Transistoren ist der Emitter mit E und die Basis mit B bezeichnet. Es sind die miteinander verglichenen kritischen Dimensionen gezeigt. Da die Ausgangsfläche des FET gleich oder kleiner als die Fläche in der Ebene des durch den vertikalen emittierenden Umfang begrenzten FET ist, während bei allen drei

409849/0886

Bipolar-Typen das Gegenteil gilt, ist im Ergebnis der Faktor (aktiver ümfang/Ausgangsflache) bei der gleichen minimalen Photoresist-Linienauflösung stets größer als für ein bipolares Element. Für den FET nach der Erfindung ergibt sich eine Verbesserung um den Faktor 4.

In Fig. 16 wird ein bipolarer tiberlagen-Transistor grafisch mit einem FET nach der Erfindung verglichen. Das Produkt aus der Quadratwurzel des Produkts der Ausgangsleistung und der Ausgangsreaktanz einerseits und der Frequenz andererseits ist vertikal aufgetragen, während die Emitter-Linienbreite horizontal aufgetragen ist. Beide Maßstäbe sind logarithmisch. Die dünne Linie gibt die Zuordnung für den bipolaren Transistor anhand der vorgenannten Veröffentlichung von Sobol und Sterzer wieder. Die dünne Linie ist theoretisch gewonnen worden, während tatsächliche Punkte durch kleine Kreise wiedergegeben sind. Die starke Linie verdeutlicht die überlegenen Verhältnisse für einen MOSFET nach der Erfindung. Die Schaltung nach Fig. 17 gibt die Ergebnisse einer Computer-Untersuchung eines MOSFET nach der Erfindung wieder. Die Kapazitäten sind als Impedanzen in Ohm berechnet worden.

Fig. 17 ist im wesentlichen die theoretische Ersatzschaltung für einen linearen 5 W-Leistungsverstärker der Klasse A, bei dem der "vertikale" geometrische Aufbau nach der Erfindung ausgenutzt wird. Die kapazitiven Impedanzen werden bei 4 GHz berechnet. Die hohe Eingangs- und Ausgangsimpedanz, wie sie sich für eine Frequenz von 4 GHz und eine Leistung von 5 W erzielen lassen, sind von Interesse. Diese hohen Impedanzen in Verbindung mit der hohen Ausgangsleistung und die geringe Größe des FET machen ihn ideal für Anwendungen im Radarbereich.

Fig. 18 zeigt Merkmale des erfindungsgemäß hergestellten MOSFET. Die Größe des Elementes 155 ist unter Zugrundelegung von M (Fig. 11) horizontal aufgetragen. Links sind vertikal die Frequenz in GHz und die Länge einer Seite eines rechteckigen bzw. quadratischen FET, das Produkt aus M und der Anzahl Elemente, in 1/1000 Inch (mil) aufgetragen, während rechts vertikal die Stromdichte

409849/0866

— 2O —

aufgetragen ist. Die Kurve K1 gibt die Eingangsfrequenz als Funktion von M, die Kurve K2 gibt die Grenz-Ausgangsfrequenz, die Kurve K3 gibt die Länge der Seite eines FET und die Kurve K4 gibt die Stromdichte wieder.

Fig. 18 läßt erkennen, daß - sofern die Elementgröße M des FET nicht unterhalb 20 Mikron liegt - die Grenz-Ausgangsfrequenz des Schältelements nachteilig beeinflußt wird. Die Kurve K2 läßt erkennen, daß die Grenz-Ausgangsfrequenz gleich oder größer als die Eingangsfrequenz ist, wenn M gleich etwa 20 Mikron oder weniger ist. Die extrapolierte theoretische Leistungskapazität des MOSFET nach der Erfindung ist mit Fig. 19 gezeigt. Die Leistung ist horizontal aufgetragen. Vertikal ist links die Impedanz Z aufgetragen, während rechts vertikal der Länge des rechteckig bzw. quadratisch angenommenen Transistors (Produkt aus M χ Anzahl der Elemente) aufgetragen ist. Für einen Eingangsimpedanzwert von beispielsweise 4 Ohm lassen sich Ausgangsleistungen von mehr als 20 W bei 4 GHz in einem Modul von 0,018 Inch χ 0,018 Inch mit diesem MOSFET erzielen. Der Temperaturanstieg bei diesem Temperaturwert liegt immer noch innerhalb der für eine zuverlässige Arbeitsweise zulässigen Grenze.

Fig. 20, 21 und 22 veranschaulichen grafisch die Eigenschaften eines Transistors nach der Erfindung, wie sie anhand experimenteller Untersuchungen an diesem Transistor ermittelt wurden. In Fig. 20 ist die Frequenz horizontal in logarithmischem Maßstab aufgetragen. In vertikaler Richtung ist links der Leistungsgewinn aufgetragen während rechts die Stabilitätskonstante K aufgetragen wurde. Fig. 20 geht von einem Betrieb mit folgenden Parametern aus:

Drain-Spannung V = 2 V;

Drain-Strom I = 80 mA;

Gate-Spannung V„ — 4,5 V

Die mit GMA bezeichnete Kurve entspricht dem maximal verfügbaren Gewinn in Abhängigkeit von der Frequenz, und die Kurve ü gibt den einseitigen Gewinn in Abhängigkeit von der Frequenz wieder.

409849/0866

In Pig. 21 ist vertikal der Gewinn in Abhängigkeit vom Drain-Strom aufgetragen, der seinerseits horizontal für 1 GHz aufgetragen ist.

In Fig. 22 ist die Frequenz horizontal in logarithmischem Maßstab aufgetragen. Vertikal ist links der Gewinn aufgetragen, während der Stabilitätsfaktor rechts aufgetragen wurde. In einer Anordnung, die zur Erzielung der Kurven betrieben wurde, wurden die folgenden Parameter verwendet:

V_D = 2,5 V

I_D = 40 mA

V₆= 4,5 V.

Der schraffierte Bereich der Kurve ist das Gebiet, in dem der MOSFET dazu neigt, instabil zu werden. In diesem Bereich nähert sich K dem Wert 1 und sinkt unter 1 ab. Links von diesem Bereich ist der Betrieb instabil. Die Kurve GMS gibt die maximale stabile Verstärkung als Funktion der Frequenz wieder.

Es konnte beobachtet werden, daß der MOSFET mit der winkelmäßig aufgedampften Gateelektrode nach der vorliegenden Erfindung Mikrowellenleistung bei hoher Frequenz mit hoher Eingangsimpedanz abgibt.

Seine Gütezahl im Pf Z-Bereich unter Verwendung praktischer Strombegrenzungen als Kriterien zeigt an, daß sein Leistungsvermögen dasjenige eines bipolaren Transistors hinsichtlich der Leistungsverstärkung zu übersteigen vermag. Der MOSFET nach der Erfindung hat in allen Punkten, d. h. Rauschen, Kosten, Unempfindlichkeit gegenüber sekundärem Durchbruch, Betrieb entsprechend der Klasse A, hohe Eingangsimpedanz und Unempfindlichkeit gegenüber hoher Energiestrahlung beachtliche Vorzüge für den Einsatz in Systemen, die auf dem Prinzip der Radartechnik beruhen.

Fig. 23 zeigt den grundsätzlichen Aufbau nach der Erfindung, wobei npn- und pnp-Transistoren auf demselben Scheibenkörper 220 hergestellt werden. Der Scheibenkörper 220 ist aus vier Lagen 222, 224, 226 und 228 aufgebaut, die jeweils Träger haben, wie das in der Zeichnung angedeutet ist. Der Scheibenkörper 220 ist mit einer

4 09849/0866

SiO₂-Lage 230 beschichtet, von der ein Teil im Schritt b entfernt wird. Der so modifizierte Scheibenkörper wird wie in Fig. 2 gezeigt und wie in Fig. 23C - D angedeutet weiterbehandelt.

Patentansprüche:

409849/0866

Claims

Patentansprüche :

Verfahren zur Herstellung eines Feldeffekttransistors (FET) aus einem Rohkörper mit einem mit Trägern einer ersten Polarität dotierten Substrat und einer darauf angeordneten, mit Trägern entgegengesetzter Polarität dotierten ersten Lage, auf der eine mit Trägern der ersten Polarität dotierte zweite Lage angeordnet ist, bei dem auf der zweiten Lage ein Paar im Abstand voneinander angeordneter Gebiete, von denen mindestens eines eine Fläche für das Aufbringen einer Drain-Elektrode aufweist, vorbereitet, in dem Rohkörper zwischen den vorbereiteten Gebieten eine bis zu dem Substrat durchgeführte Rinne, die die vorbereiteten Gebiete so unterschneidet, daß die Gebiete um eine bestimmte Strecke über die Rinne hinausragen, gebildet und auf die Oberfläche der Rinne eine Beschichtung aus dem isolierten Material aufgebracht wird, dadurch gekennzeichnet, daß die Gateelektrode auf die Lage aufgebracht wird, indem auf den unter dem einen Gebiet befindlichen Teil der Lage ein geradliniger Metalldampfstrahl unter einem Winkel auf die Fläche von der Richtung des Gebiets des Paares, das nicht das eine Gebiet ist, gerichtet und der Dampf zur Verfestigung gebracht wird, wobei der Strahl durch die hinausragenden Bereiche der Gebiete so abgedeckt wird, daß die Gateelektrode im wesentlichen nur gegenüber der Kante der sich längs der Rinne erstreckenden ersten Lage aufgebracht wird, und daß die Drain-Elektrode auf die Oberfläche aufgebracht und somit ein zur Verarbeitung von Mikrowellen-Frequenzen bei hoher Leistung geeigneter FET erzeugt wird.
2. Verfahren nach Anspruch 1, zur Herstellung eines Metalloxid-Silizium-Feldeffekttransistors (MOSFET) aus einem Rohkörper mit einem mit Trägern einer ersten Polarität dotierten Substrat und einer darauf angeordneten, mit Trägern entgegengesetzter Polarität dotierten ersten Lage, auf der die mit Trägern der ersten Polarität dotierte zweite Lage angeordnet ist, wobei auf die zweite Lage eine Beschichtung aus Silizium-

409849/0866

dioxid aufgebracht, das Siliziumdioxid aus ausgewählten Bereichen der zweiten Lage unter Belassung mindestens eines ersten Paars Streifen aus Siliziumdioxid und eines zweiten Paars Streifen aus Siliziumdioxid, so daß sich Streifen der freigelegten zweiten Lage zwischen den Dioxidstreifen jedes Paars und zwischen den Paaren erstrecken, entfernt, eine Beschichtung aus Siliziumnitrid auf die zweite Lage und auf die Paare Streifen aus dem Dioxid aufgebracht, eine Beschichtung aus Siliziumdioxid über die gesamte Beschichtung aus Siliziumdioxid aufgebracht, die Siliziumdioxidbeschichtung zwischen den Streifen jedes Paares maskiert und das freiliegende Siliziumdioxid und Siliziumnitrid entfernt, eine Rinne zwischen benachbarten Dioxidstreifen der Paare durch Entfernung des Materials zwischen den Paaren Dioxidstreifen bis herab zum Substrat gebildet, benachbarte Dioxidstreifen • der Paare so, daß benachbarte Streifen über die Rinne hinausragen, unterschnitten und anschließend freigelegtes Silizium zur Erzeugung einer Siliziumdioxid-Beschichtung oxidiert, das Siliziumnitrid von den Oxidstreifen entfernt und eine elektrisch leitende Schicht auf die Streifen jedes Paares und auf den Teil der zweiten Lage zwischen Streifen jedes Paares, so daß die Drain-Elektroden gebildet werden, aufgebracht wird, dadurch gekennzeichnet, daß der lineare Metalldampf-Strahl unter einem Winkel auf die Flächen von mindestens einem Paar der Streifen gerichtet wird, um die Gateelektrode innerhalb der Rinne neben der anderen Gruppe der Streifen zu bilden, und daß der Strahl dabei durch die Vorsprünge der Streifen so beschattet wird, daß die Gateelektrode im wesentlichen nur gegenüber der Kante der ersten Lage aufgebracht wird, die sich längs der Rinne erstreckt.
3. Verfahren zur Herstellung eines FET nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß mit Hilfe des linearen Metalldampf-Strahls außer der Gateelektrode gleichzeitig auch die Drain-Elektrode aufgebracht wird.

409849/0868
4. Verfahren zur Herstellung eines FET nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß auf der zweiten Lage eine Mehrzahl im Abstand voneinander angeordnete Gebiete, die jeweils eine Fläche für das Aufbringen einer Drain-Elektrode haben, vorgesehen und eine Mehrzahl Rinnen zwischen den benachbarten Enden aufeinanderfolgender Paare im Abstand voneinander angeordneter Gebiete, wobei jede Rinne über einen vorgegebenen Abstand durch die im Abstand voneinander angeordneten Gebiete, zwischen denen sie verläuft, überragt wird, und daß der lineare Metalldampfstrahl zunächst unter einem Winkel θ auf die Flächen der Gebiete gerichtet wird, um die Gateelektroden unter alternierenden Vorsprüngen aufzubringen, die sich zu der Richtung hin erstrecken, von der aus der Strahl gerichtet wird, und daß der Strahl anschließend unter einem Winkel von etwa 180° -Θ auf die Flächen der Gebiete gerichtet wird, um Gateelektroden unter den alternierenden VorSprüngen aufzubringen, die sich zur Richtung hin erstrecken, aus der der letzterwähnte Strahl gerichtet wird.
5. Verfahren zur Herstellung eines FET nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß durch die linearen Strahlen zugleich mit den Gateelektroden Drain-Elektroden mit niedriger elektrischer Leitfähigkeit aufgebracht werden.
6. Nach einem Verfahren nach einem der Ansprüche 1-5 hergestellter Feldeffekttransistor, gekennzeichnet durch ein Substrat (33) aus mit Trägern einer ersten Polarität dotiertem Halbleitermaterial, eine auf dem Substrat angeordnete erste Lage (35) aus mit Trägern entgegengesetzter Polarität dotiertem Halbleitermaterial, eine auf die erste Lage (35) aufgebrachte zweite Lage (37) aus mit Trägern der ersten Polarität dotiertem Halbleitermaterial, eine Mehrzahl auf der zweiten Lage angeordneter Finger (61) aus Isoliermaterial, wobei jeder Finger einen die zweite Lage (37) freilegenden Bereich aufweist, die erste und zweite Lage bis zum Substrat hin durchsetzende Rinnen (67), die sich zwischen den Fingern (61) und benachbarten Fingern (61) erstrecken und über die

409849/0366

die Finger (61), zwischen denen sie sich erstrecken, hinausragen, wobei die Rinnen (67) am einen Ende der Finger (61) in eine Vertiefung bis herab zum Substrat (33) ausmünden und die Rinne und die Vertiefung mit einer Beschichtung (93) aus ■ Isoliermaterial abgedeckt sind, eine Beschichtung aus elektrisch leitendem Material auf jedem Finger (113) und dem Teil der zweiten Lage in dem Gebiet, das in den letztgenannten Fingern eingeschlossen ist, wobei das leitende Material in elektrischem Kontakt mit dem Bereich steht und die Beschichtungen auf den Fingern in einen gemeinsamen Vorsprung (63) an dem Ende der Finger gegenüber'dem einen Ende ausmünden, sowie durch einen Streifen aus leitendem Material (112) längs der isolierenden Beschichtung jeder der Rinnen (67) unter mindestens einem der die letztgenannte Rinne überragenden Finger (95, 97), wobei der Streifen sich im wesentlichen längs des Vorsprungs des Endes der ersten Lage auf die Isolierbeschichtung zu erstreckt und die Streifen in eine gemeinsame Beschichtung in der Vertiefung an dem einen Ende der Finger ausmünden.
7. FET nach Anspruch 6, dadurch gekennzeichnet, daß der Streifen leitenden Materials (112) sich unter beiden die einzelnen Rinnen (67) überragenden Fingern erstreckt.
8. FET nach Anspruch 6 öder 7, der aus Metalloxidsilizium hergestellt ist, dadurch gekennzeichnet, daß das Substrat (33) aus mit p-Trägern dotiertem Silizium und die zweite Lage (37) aus mit η(+)-Trägern dotiertem Silizium, ferner die Isolier-Beschichtung (93) aus Siliziumdioxid hergestellt ist.
9. FET nach einem der Ansprüche 6-8, der aus Metalloxidsilizium hergestellt ist, dadurch gekennzeichnet, daß der Abstand zwischen den Zentren benachbarter Finger (61) 20 Mikron an keiner Stelle überschreitet.

KN/jn 4

409849/0866

Leerseite