DE2355567A1 - Verfahren zur herstellung metallischer leitungssysteme auf halbleiteranordnungen - Google Patents

Verfahren zur herstellung metallischer leitungssysteme auf halbleiteranordnungen

Info

Publication number
DE2355567A1
DE2355567A1 DE19732355567 DE2355567A DE2355567A1 DE 2355567 A1 DE2355567 A1 DE 2355567A1 DE 19732355567 DE19732355567 DE 19732355567 DE 2355567 A DE2355567 A DE 2355567A DE 2355567 A1 DE2355567 A1 DE 2355567A1
Authority
DE
Germany
Prior art keywords
layer
aluminum
silicon
semiconductor
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732355567
Other languages
English (en)
Other versions
DE2355567C3 (de
DE2355567B2 (de
Inventor
Stuart Eugene Greer
Randolph Huff Schnitzel
David Phillip Waldman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2355567A1 publication Critical patent/DE2355567A1/de
Publication of DE2355567B2 publication Critical patent/DE2355567B2/de
Application granted granted Critical
Publication of DE2355567C3 publication Critical patent/DE2355567C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Aktenzeichen der Anmelderin: FI 972 034
Verfahren ,zur Herstellung metallischer Leitungssysteme auf Halbleiteranordnungen
Metall, vor allem Aluminium, wird in großem Ausmaß für Anschlüsse an Halbleitervorrichtungen verwendet. Das Metall verbindet die einzelnen aktiven und passiven Elemente einer Halbleitervorrichtung zu einer Schaltung. Aluminium hat eine hohe Leitfähigkeit, haftet gut an Glas und anderen Passivierungsschicht en, ist relativ leicht niederzuschlagen und 2u ätzen und stellt direkten Ohmschen Kontakt zu Siliziumhalbleitermaterial her.
409824/0697
Wie andere Metalle, hat Aluminium jedoch auch den Nachteil, dass es sich mit Silizium bei Temperaturen oberhalb 577° C durch die Bildung einer flüssigen Phase legiert. Unterhalb von 577° C diffundiert das Aluminium im festen- Zustand in das Silizium hinein. Dadurch bewegt sich die ursprüngliche Uebergangsflache zwischen den beiden Materialien in Richtung auf das Silizium. Das bedeutet, dass Aluminium entweder in reinem oder in legiertem Zustand mit kleinen Mengen anderer Metalle bei Erwärmung in das Silizium eindringt, um in feste Lösung zu gehen. Dieser Effekt kann sovreit gehen, dass die diffundierten Siliziumbereiche kurzgeschlossen werden. In einigen Fällen kann sich auch eine Veränderung der Aluminiunileitungen ergeben, wodurch sich das Metall bei der Oxydation zusammenzieht. Eine Zusammenziehung oder Reduktion des Querschnittbereiches führt aber leicht zum Ausfall durch Elektrojnigration, da sie am Punkt der Kontraktion eine höhere Stromdichte erzeugt und der Leiter aufgrund der Joule-Erwärmung mit einer höheren Temperatur arbeitet. Die Diffusion von Aluminium und Silizium ist bedeutend, da die modernen milcroiTiiniaturisierten Halbleiter normalerweise nach Herstellung des metallischen Leitersystems einer Anzahl von Erwär-
FI9-72-034 - 2 -
409824/0697
mungsschrit.ten untci'worfen werden, z.B. zur Herstellung von Ohms ehe η Kontakten mit niedrigem Widerstand- und zur Aufbringung von Ohmschen Kontakten mit niedrigem Widerstand und zur Aufbringung von·Isolier- und Passivierschichten oder zusätzlichen metallischen Schichten.
In der US-Patentschrift Nr. 3.382.568 Korden schon Lösungen für das Problem beschrieben. Eine dor dort angegebenen Methoden besteht in der Verwendung einer Aluminium-Silizium-Legierung als Streifenmaterial. Dadurch wird der Lösungshunger des Aluminiums in Silizium gestillt und so das Eindringen des Aluminiums in den Siliziumkörper \rcrhindert. 'Eei bestimmten Anwendungen ist die Benutzung dieses Verfahrens jedoch begrenzt, weil nach dem Aetzen des Aluminiumfilms zur Herstellung der Metallstreifen ein dünner Siliziumfilm auf dem Oxyd zurückbleibt, der nur schwer vollständig zu entfernen ist. Bei einer anderen vorgeschlagenen Methode wird nach dem Oeffnen der Kontaktlöcher eine dünne Schicht aus reinem Aluminium vorgesehen, über welcher cine SiIiziumschicht liegt, und dann eine relativ dicke Schicht von Aluminium. Diese Möglichkeit hat jedoch auch ihre Grenzen bei
FI9-72-034 - 3 -
409824/0697
bestimmten Anwendungen, da die Siliziumschicht sehr dünn sein muss, um nicht einen zusätzlichen unerwünschten Widerstand einzuführen. Ausserdem muss sie so dünn sein, um von dem Aluminiumätzmittel durchdrungen zu werden, so dass die darunterliegende Aluminiumschicht entfernt werden kann. Diese Forderung kann zu Schwierigkeiten bei der Herstellung führen. So steht oft nicht genug Silizium für die Sättigung des Aluminiums zur Verfügung, insbesondere wenn längere oder zahlreiche Erwärmungen der Einheit erfolgen. Ausserdem muss auch hier überflüssiges Silizium vom Oxyd" entfernt werden.
Eine andere Lösungsmöglichkeit des oben aufgezeigten Problems wird in der deutschen Offenlegungsschrift 2.242,857 vorgeschlagen. Dabei wird auf der Unterseite des Aluminiums mindestens in der Nähe der Kontaktlöcher eine dünne Siliziumschicht vorgesehen, die bei Erwärmung des Halbleiters ausreicht für die Siliziumlösung. Die Verbindungsleitungen werden durch Niederschlag einer Siliziumschicht über einer mit Kontakt- oder.Durchtrittslöchern versehenen Isolierschicht hergestellt, dann eine Aluminiumschicht über der
Fiy-72-034 - 4 -
409824/0697
Siliziumschicht niedergeschlagen und anschließend die Zwischenräume der Aluminium- und Siliziumschichten entfernt, um die gewünschten Verbxndungsleitungen herzustellen. Ein Nachteil besteht darin, daß eine Siliziumschicht mit hohem Widerstand in den Kontaktöffnungen niedergeschlagen wird, die unter bestimmten Umständen die Kontaktfläche zwischen Metall und Silizium verändert. Bei der Entfernung der Aluminium- und der Siliziumschicht müssen außerdem zwei verschiedene Ätzmittel, eines für das Silizium und eines für das Aluminium, verwendet werden. -
Aufgabe der vorliegenden Erfindung ist die Herstellung eines verbesserten metallischen Leitungssystems für Halbleiteranordnungen, die in mehreren Arbeitszyklen" erwärmt werden können, ohne daß dadurch die gesamte Halbleiteranordnung verschlechtert wird.
Diese Aufgabe wird dadurch gelöst, daß nach Aufbringen des Metalls dieses mit einer Schicht des .Halbleitermaterials bedeckt wird.
Vorteilhafte Ausgestaltungen sind in den Unteransprüchen niedergelegt. ·
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden anschließend näher beschrieben.
/19-72-034 4 0 98 24
Es zeigen:
Fig. 1 in einer Schnittansicht einen Halbleiter mit einem Aluminiumstreifen bekannter Art zur Illustration der Schwierigkeiten bei der Erzeugung eines Ohmschen Kontaktes;
Fig. 2 eine stark vergrösserte Schnittansicht eines verbesserten Halbleiters;
Fig. 3 eine Schnittansicht eines Halbleiters mit metallischen Verbindungen in mehreren Ebenen;
Fig. 4 bis 8 eine Folge von Schnittansichten zur Illustration der Verfahrensschritte;
Fig. 7A eine weitere Ausführungsart, des Verfahrens.
Wie allgemein bekannt und aus dem Phasendiagramm der Aluminium-Siliziumlösbarkeit zu ersehen ist, bilden Aluminium und Silizium feste Legierungen auf der aluminiumreichen Seite des Diagrammes. licnn also eine reine Aluminiumschicht 10, Fig. 1,
FI9-72-034 - 6 -
409824/0697
oder eine Aluminiumlegierung^schicht durch eine Oeffnung in einei* Isolierschicht 14 in direktem Kontakt mit einem Siliziumsubstrat 12 gebracht und das Ganze dann erhitzt wird, legiert der Aluminiumstreifen mit dem Silizium des Substrates "12. Tatsächlich diffundiert das Silizium in das Aluminium durch Festkörperdiffusion, und die ursprüngliche Ucbcrgangsflache bewegt sich messbar in das Silizium. Das Silizium, das sich im Aluminium über dem Oxyd löst, kann - nur vom Siliziumsubstrat in der Nähe des Kontaktlöches herrühren. Während der Wärmebehandlung löst sich im Aluminrumstreifen ditekt über dem Kontaktloch nur eine kleine Siliziumschicht, wie es durch die gestrichelte Linie 15 dargestellt ist, die die ursprüngliche Oberfläche des Substrates 12 wiedergibt. Diese sehr dünne Schicht ist im allgemeinen akzep~. tabel. Wenn jedoch weiter erwärmt wird, diffundiert das Silizium in Längsrichtung entlang dem Streifen, um den Siliziumhunger des Aluminiums über der Isolierung 14 zu stillen. In diesem Bereich ist die Aluminiumschicht 10 vom Silizium im Substrat 12 isoliert. Der grössere Gesamtbedarf an Silizium im Rereich des Streifens 10 neben dem Rand des Kontaktloches λ-eranlasst das Aluminium, tief in das Silizium
F19-72-034 - 7-
. 409824/0697
16 einzudringen. Wird dabei der PN-Uebergang 17 erreicht, so wird das Element unbrauchbar. In modernen mikrominiaturisierten Halbleitern ist der diffundierte Emitterbereich relativ dünn, gelegentlich in der Grössenordnung von 0,4 bis 0,8 l-im, und ist sehr leicht durch die Aluminium-Silizium-Legierung zu durchdringen. Die Erwärmung nach dem Niederschlag des Streifens 10 ist aber notwendig, um den Ohmschen Kontakt niedrigen Widerstandes mit dem Siliziumkörper 12 herzustellen. Während des Niederschlags der Passivierungsschicht. 18 erfolgt wieder eine gewisse Erwärmung0 und ebenfalls während des Niederschlags und der Herstellung zusätzlicher Metallschichten und Anschlüsse, während dem Kapseln usw.
Fig. 2 zeigt, wie das tiefe Eindringen von Aluminium in den Siliziumkörper verhindert wird. Das Substrat 12 hat eine Oeffnung 11 für den Kontakt zu einem diffundierten Bereich 19. Eine dünne polykristalline Siliziumschicht 20 liegt vollständig über dem Aluminium- oder Aluminiumlegierungsstreifen 10. Eine Glasschicht 18 wird auf der Oberfläche der Vorrichtung niedergeschlagen und schützt sie. vor atmosphäri-
PI9-72-034 - 8 -
409824/0697
sehen Einflüssen usw. In Fig. 2 ist nur eine Schicht metallischer Verbindungen gezeigt. Zusätzliche derartige Verhindungsschichten können benutzt werden, die üblicherweise durch Isolierschichten aus SiO2, Glas oder dergl. getrennt -sind. Das tiefe Eindringen des Aluminiums in das Substrat 12 neben dem Rand der Oeffnung 11 wird durch die Siliziumschicht 20 verhindert. Die Schicht 20 in unmittelbarer Nähe der Aluminiumschicht 10 gibt genügend Silizium ab, um den Lösungshunger des Aluminiums zu befriedigen. Die optimale Dicke für die Siliziumschicht 20 ist durchdie Dicke des Äluminiumstreifens 10 bestimmt. Allgemein muss die Siliziumschicht 20 mindestens 1,65 Gewichtsprozent der Aluminiumschicht 10 betragen, wenn sich die Wärmebehandlungen der kritischen Temperatur nähert. Weniger als 1,65 I Silizium ist zulässig, wenn die Erwärmungszeit und die erreichte Temperatur entsprechend reduziert sind. Die Dicke der Schicht liegt im Bereich zwischen 30 und 500 A für die allgemein in integrierten Schaltungen benutzten Aluminiumschichten, die eine Dicke im Bereich von 1 bis 2 ym haben. Die Dicke der Aluminiumschicht steht zur Dicke der darüberliegenden Siliziumschicht vorzugsweise in einem Verhältnis von 1/50 bis 1/120.
FI9-72-034 - 9 -
409824/0697
In Fig. 3 ist ein Element mit mehrschichtigen metallischen Verbindungsleitungen gezeigt. Der Halbleiterkörper 12 und der untere Streifen 10 sind grundsätzlich ähnlich wie in Fig. 2 gezeigt. Ausserdem ist jedoch ein zweiter metallischer Verbindungsstreifen 60 mit einer dünnen Siliziumschicht 62 vorgesehen, die durch die Oeffnung 64 in der Glasschicht 18 in Kontakt mit dem darunterliegenden Metallstreifen 10 steht. Eine Isolierschicht 66 ist über der Metall-Schicht 60 vorgesehen, und ein elektrischer Anschluss 68 stellt durch die Oeffnung 70 Kontakt zur Metallschicht 60 her,
Die Fig. 4 bis 8 zeigen eine Folge von Herstellungsschritten für die metallischen Verbindungen. Fig. 4 zeigt eine Schicht 14 aus SiO2 auf dem Substrat, die eine Oeffnung 41 aufweist. Die Oeffnung 41 dient als Diffusions fenster zur Einführung einer Verunreinigung in das Substrat 12, wodurch ein diffundierter Bereich 42 erzeugt wird. Anschliessend wird eine zusätzliche dünne Schicht 44 aus SiO , vorzugsweise durch thermische Oxydation, gebildet. Eine Schicht 46 aus Si3N. wird dann über der Schicht 4 4 niedergeschlagen. Die Schicht 46 kann chemisch aufgedampft werden, indem man das erwärmte
FI9-72-034 - 10 -
40982A/0697
Plättchen in einer Reaktionskammer einem Strom von Silan und Ammoniak aussetzt. Es kann aber auch eine andere geeignete dielektrische Schicht verwendet werden. Oeffnungen' 4.8 und 50 werden in der Schicht 46 konventionell durch Photo* lithographic und Aetzung hergestellt. Eine Photomaskierschicht 52 in Fig. 5 wird belichtet und entwickelt zur Bildung der Oeffnung 51, und der dünne Teil der Schicht 44 wird entfernt. Nachdem die Maskierschicht 52 abgelöst ist, wird die Vorrichtung einer geeigneten Diffusionsquelle ausgesetzt und ein Emitterbereich 54 gebildet. Alle Oeffnungen in der Si Ν,-Schicht 46 werden vorzugsweise mit einer Maske hergestellt» wodurch Justierprobleme ausgeschaltet werden, die bei der \rerwendung verschiedener Masken für die separaten Oeffnungeii auftreten. Auf der Oberfläche der Schicht 46 wird eine Aluminiumschicht 10 und darauf eine dünne Siliziumschicht 20, gemäss Darstellung in Fig. 7, niedergeschlagen. Das gewünschte metallische Leitungsmuster kann dann konventionell, z.B. photolithographisch ausgebildet werden. Wenn die Dicke der Siliziumschicht 20 weniger als 200 % beträgt, reicht zur Entfernung von Silizium und Aluminium eine konventionelle Aluminiumätzung aus. Ist die Siliziumschicht 20 jedoch dicker
FI9-72-Ö34 - 11 -
409824/0697
als etwa 200 Λ, so muss sie vor der Aluminiumätzung mit entfernt werden. Als Siliziumätzung kann auch eine AIuminiujiiätzung dienen, wenn dem Aetzmittcl Flussäure zugesetzt wird. Eine brauchbare Aluminiumätzlösung besteht aus 32 ml H3PO4, 200 ml 69-721 HNO3, 600 ml H2O und 13 ml Netzmittel. Bei Bedarf können zusätzliche Metallschichten zur Bildung der metallischen Verbindungen gemäss Darstellung in Fig. 3 aufgebaut weVden.
Ein anderes Verfahren zur Herstellung des metallischen « Verbindungssystemes ist in Fig. 7A gezeigt. In diesem Ausführungsbeispiel wird eine Maskierschicht 70 auf der Oberfläche der Siliziumnitritschicht 46 niedergeschlagen. Ein negatives Muster der metallischen Verbindungen wird in der Schicht mit der üblichen Photolithographic hergestellt. Eine Aluminiumschicht 10 und eine Siliziumschicht 20 werden dann in geeigneter Art, beispielsweise durch Aufdampfen, niedergeschlagen, wovon Teile 71 auf der Oberfläche okr Photoniaskierschicht 70 verbleiben und andere Teile auf der Isolierschicht 46 und den freigelegten Kontaktstellen des Halbleiterkörpers durch die Oeffnungen 50 und 48 auf-
FI9-62-034 - 12 -
409824/0637
liegen. Wird die Maskierschicht entfernt, so lösen sich alle daraufliegenden Teile der Aluminiumschicht 10 bzw. der Siliziumschicht 20 mit ab. Zusätzliche, durch dielektrische Schichten getrennte Metallagen können nach demselben Verfahren ausgebildet werden.
Das beschriebene Verfahren lässt sich auch auf durch anodische Oxydation ausgebildete Metalleitungen anwenden, wie sie z.B. in der deutschen Offenlegungsschrift.2 313 beschrieben sind. Dort wird eine Schicht aus Aluminium ader einer Aluminiumlegierung über einer Isolierschicht auf einem Siliziumhalbleiter niedergeschlagen. Die Aluminiumschicht berührt den Siliziumhalbleiterkörper durch Oeffnungen in der Isolierschicht. Eine dünne Siliziumschicht iv'ird nun über der Aluminiumschicht niedergeschlagen und das gewünschte metallische Verbindungsmuster durch eine geeignete Maske hergestellt, indem Silizium in den freigelegten Bereichen mit einem geeigneten Aetzmittel entfernt und das nun freiliegende Aluminium zur Unwandlung in Aiuminiumoxyd anodisiert wird. Die gesamte Vorrichtung wird mit einer Isolierschicht und eventuell zusätzlichen Leitungsschichten überzogen. Der
F19--72-.034" - 13 -
Siliziumüberzug hat dieselbe Wirkung, wie es im Zusammenhang mit dem ersten Ausführungsbcispiel buschrieben \vurde.
Das vorliegende Verfahren der Ausbildung metallischer Aluminium-Verbindungssysteme hat verschiedene Vorteile gegenüber den bisherigen. Ein wesentlicher Vorteil besteht darin, dass die Siliziumschicht 20, die auf der Oberfläche der Aluminiummetallstreifen 10 liegt, bei der Aetzung der Durchgangslöcher als Aetzmittel-Stoppschicht dient. Dadurch wird eine Zerstörung des darunterliegenden Streifens durch das Aetzmittel bei Ausbildung der Durchgangslöcher verhindert. Ein anderer wesentlicher Vorteil besteht darin, dass in den Durchgangslöchern die dünne Siliziumschicht, mit der das Aluminium überzogen ist, die Ausbildung von .Al-O, auf der Oberfläche des Streifens verhindert, die bei konventionellen Verfahren auftritt. Das Silizium dient als Schutzschicht und verhindert die Oxydation. Ein weiterer Vorteil besteht darin, dass die Siliziumschicht die optische Reflexion des Aluminiums reduziert, was bei der Belichtung der Photomaskierschichten zur Herstellung des Verbindungsmusters wichtig ist.
FI9-72-034 - 14 -
409824/0697

Claims (10)

  1. PATENTANSPRÜCHE
    IrJVerfahren zur Herstellung metallischer Leitungssysteme auf Halbleiteranordnungen, wobei das Metall als Kontakt auf dem Halbleiter sowie als Leitungsverbindung auf einer Isolierschicht aufliegt, dadurch gekennzeichnet, daß nach Anbringen des Metalls dieses mit einer Schicht des Halbleitermaterials bedeckt wird.
  2. 2. Verfahren nach Anspruch 1 zur Herstellung einer Aluminiumleitung auf einem 'Siliziumhalbleiter, dadurch gekennzeichnet,
    - daß nach Aufbringen der Aluminiumleitungsschicht auf dieser eine Siliziumschicht niedergeschlagen wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die das Aluminium bedeckende Siliziumschicht in einer Dicke erzeugt wird, die 1/50 bis 1/20 der Dicke der Aluminiumschicht beträgt. - - - · -
  4. 4. Verfahren nach den Ansprüchen 2 und 3, dadurch gekennzeichnet, daß der Aluminiumschicht ein Zusatz von 2 bis 20 % Kupfer beigegeben wird.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß für die Siliziumschicht eine Dicke von weniger als 200 A gewählt wird.
    409824/0697
    FI9-72-O34 - 15 -
    235556?
  6. 6. Verfahren nach den Ansprüchen 2 bis 5, dadurch gekennzeichnet, daß die Aluminiumschicht als durchgehende Schicht auf der Halbleiteroberfläche und darüber ebenfalls als durchgehende Schicht die Siliziumschicht aufgebracht werden und daß dann zur Bildung des Leitungsmusters beide Schichten in einer Aluminiumätzung gemeinsam geätzt werden.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß beide Schichten in einer Aluminiumätzung geätzt werden, wobei dem Aluminiumätzmittel Flußsäure zugesetzt wird.
  8. 8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß zunächst die Siliziumschicht und dann -die Aluminiumschicht je mit einem geeigneten Mittel geätzt werden.
  9. 9. Verfahren nach den Ansprüchen 2 bis 5, dadurch gekennzeichnet, daß die Aluminiumschicht und die Siliziumschicht durch eine Photomaskierschicht aufgebracht werden, wobei die Photomaskerischicht die Stellen der Halbleiteroberfläche bedeckt, die von Metall freibleiben sollen, und daß die beiden Schichten an diesen Stellen zusammen mit der Photomaskierschicht abgelöst v/erden.
  10. 10. Verfahren nach den Ansprüchen 2 bis 5, dadurch gekennzeichnet, daß mittels Maskierung außerhalb des Leitungsmusters die Siliziumschicht weggeätzt wird und darauf an diesen Stellen die Aluminiumschicht anodisch oxydiert wird.
    409824/0697
    FI9-72-O34 - 16 -
    Learsetfe
DE2355567A 1972-11-29 1973-11-07 Verfahren zur Herstellung metallischer Leitungssysteme auf Halbleiteranordnungen Expired DE2355567C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US310318A US3881971A (en) 1972-11-29 1972-11-29 Method for fabricating aluminum interconnection metallurgy system for silicon devices

Publications (3)

Publication Number Publication Date
DE2355567A1 true DE2355567A1 (de) 1974-06-12
DE2355567B2 DE2355567B2 (de) 1977-03-31
DE2355567C3 DE2355567C3 (de) 1980-04-17

Family

ID=23201970

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2355567A Expired DE2355567C3 (de) 1972-11-29 1973-11-07 Verfahren zur Herstellung metallischer Leitungssysteme auf Halbleiteranordnungen

Country Status (10)

Country Link
US (1) US3881971A (de)
JP (1) JPS5622375B2 (de)
CA (1) CA996281A (de)
CH (1) CH555596A (de)
DE (1) DE2355567C3 (de)
ES (1) ES420919A1 (de)
FR (1) FR2208190B1 (de)
GB (1) GB1439209A (de)
IT (1) IT1001592B (de)
NL (1) NL179323C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0103690A1 (de) * 1982-07-29 1984-03-28 Siemens Aktiengesellschaft Verfahren zum Herstellen einer Isolierschicht zwischen Metallisierungsebenen von integrierten Halbleiterschaltungen

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4005455A (en) * 1974-08-21 1977-01-25 Intel Corporation Corrosive resistant semiconductor interconnect pad
JPS51111069A (en) * 1975-03-26 1976-10-01 Hitachi Ltd Semiconductor device
US4062720A (en) * 1976-08-23 1977-12-13 International Business Machines Corporation Process for forming a ledge-free aluminum-copper-silicon conductor structure
US4164461A (en) * 1977-01-03 1979-08-14 Raytheon Company Semiconductor integrated circuit structures and manufacturing methods
DE2730672A1 (de) * 1977-07-07 1979-01-25 Schmidt Gmbh Karl Sicherheitslenkrad fuer kraftfahrzeuge
US4172004A (en) * 1977-10-20 1979-10-23 International Business Machines Corporation Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
US4289834A (en) * 1977-10-20 1981-09-15 Ibm Corporation Dense dry etched multi-level metallurgy with non-overlapped vias
US4333099A (en) * 1978-02-27 1982-06-01 Rca Corporation Use of silicide to bridge unwanted polycrystalline silicon P-N junction
US4230522A (en) * 1978-12-26 1980-10-28 Rockwell International Corporation PNAF Etchant for aluminum and silicon
US4267012A (en) * 1979-04-30 1981-05-12 Fairchild Camera & Instrument Corp. Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer
JPS561533A (en) * 1979-06-18 1981-01-09 Hitachi Ltd Method of photoetching
JPS56146253A (en) * 1980-04-16 1981-11-13 Hitachi Ltd Semiconductor device
DE3021175A1 (de) * 1980-06-04 1981-12-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum passivieren von siliciumbauelementen
JPS5731144A (en) * 1980-07-31 1982-02-19 Fujitsu Ltd Mamufacture of semiconductor device
US4392150A (en) * 1980-10-27 1983-07-05 National Semiconductor Corporation MOS Integrated circuit having refractory metal or metal silicide interconnect layer
US4398335A (en) * 1980-12-09 1983-08-16 Fairchild Camera & Instrument Corporation Multilayer metal silicide interconnections for integrated circuits
JPS57121224A (en) * 1981-01-20 1982-07-28 Sanyo Electric Co Ltd Formation of ohmic contact in semiconductor device
JPS57162449A (en) * 1981-03-31 1982-10-06 Fujitsu Ltd Formation of multilayer wiring
US4373966A (en) * 1981-04-30 1983-02-15 International Business Machines Corporation Forming Schottky barrier diodes by depositing aluminum silicon and copper or binary alloys thereof and alloy-sintering
JPS59220952A (ja) * 1983-05-31 1984-12-12 Toshiba Corp 半導体装置の製造方法
JPS584948A (ja) * 1981-06-30 1983-01-12 Fujitsu Ltd 半導体装置
US4389257A (en) * 1981-07-30 1983-06-21 International Business Machines Corporation Fabrication method for high conductivity, void-free polysilicon-silicide integrated circuit electrodes
GB2107744B (en) * 1981-10-06 1985-07-24 Itt Ind Ltd Making al/si films by ion implantation; integrated circuits
JPS5893347A (ja) * 1981-11-30 1983-06-03 Toshiba Corp Ｍｏｓ型半導体装置及びその製造方法
JPS58103168A (ja) * 1981-12-16 1983-06-20 Fujitsu Ltd 半導体装置
JPS59501845A (ja) * 1982-09-30 1984-11-01 アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド 集積回路のためのアルミニウム−金属シリサイドの相互接続構造及びその製造方法
US5136361A (en) * 1982-09-30 1992-08-04 Advanced Micro Devices, Inc. Stratified interconnect structure for integrated circuits
KR840006728A (ko) * 1982-11-01 1984-12-01 오레그 이. 엘버 집적회로 제조방법
US4558507A (en) * 1982-11-12 1985-12-17 Nec Corporation Method of manufacturing semiconductor device
US4520554A (en) * 1983-02-10 1985-06-04 Rca Corporation Method of making a multi-level metallization structure for semiconductor device
US4720470A (en) * 1983-12-15 1988-01-19 Laserpath Corporation Method of making electrical circuitry
JPS60136337A (ja) * 1983-12-22 1985-07-19 モノリシツク・メモリ−ズ・インコ−ポレイテツド ２重層処理においてヒロツク抑制層を形成する方法及びその構造物
US4622576A (en) * 1984-10-22 1986-11-11 National Semiconductor Corporation Conductive non-metallic self-passivating non-corrodable IC bonding pads
US4747211A (en) * 1987-02-09 1988-05-31 Sheldahl, Inc. Method and apparatus for preparing conductive screened through holes employing metallic plated polymer thick films
JPH0622235B2 (ja) * 1987-05-21 1994-03-23 日本電気株式会社 半導体装置の製造方法
KR0130776B1 (ko) * 1987-09-19 1998-04-06 미다 가쓰시게 반도체 집적회로 장치
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
EP0572212A3 (en) * 1992-05-29 1994-05-11 Sgs Thomson Microelectronics Method to form silicon doped cvd aluminium
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
JP2596331B2 (ja) * 1993-09-08 1997-04-02 日本電気株式会社 半導体装置およびその製造方法
JP3399814B2 (ja) 1997-11-27 2003-04-21 科学技術振興事業団 微細突起構造体の製造方法
US6078100A (en) 1999-01-13 2000-06-20 Micron Technology, Inc. Utilization of die repattern layers for die internal connections
CN111682003B (zh) * 2019-03-11 2024-04-19 奥特斯奥地利科技与***技术有限公司 包括具有竖向贯通连接件的部件的部件承载件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2778790A (en) * 1953-06-30 1957-01-22 Croname Inc Decorating anodized aluminum
US3382568A (en) * 1965-07-22 1968-05-14 Ibm Method for providing electrical connections to semiconductor devices
US3751292A (en) * 1971-08-20 1973-08-07 Motorola Inc Multilayer metallization system
JPS5013156A (de) * 1973-06-06 1975-02-12

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0103690A1 (de) * 1982-07-29 1984-03-28 Siemens Aktiengesellschaft Verfahren zum Herstellen einer Isolierschicht zwischen Metallisierungsebenen von integrierten Halbleiterschaltungen

Also Published As

Publication number Publication date
FR2208190B1 (de) 1978-03-10
NL179323B (nl) 1986-03-17
ES420919A1 (es) 1976-04-01
NL7316116A (de) 1974-05-31
GB1439209A (en) 1976-06-16
JPS4984788A (de) 1974-08-14
CA996281A (en) 1976-08-31
US3881971A (en) 1975-05-06
FR2208190A1 (de) 1974-06-21
IT1001592B (it) 1976-04-30
DE2355567C3 (de) 1980-04-17
JPS5622375B2 (de) 1981-05-25
CH555596A (de) 1974-10-31
NL179323C (nl) 1986-08-18
DE2355567B2 (de) 1977-03-31

Similar Documents

Publication Publication Date Title
DE2355567C3 (de) Verfahren zur Herstellung metallischer Leitungssysteme auf Halbleiteranordnungen
DE69226133T2 (de) Verbindungsstruktur einer Halbleiteranordnung und ein Herstellungsverfahren dafür
EP0000743B1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE69832226T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Aluminium-Kontakten oder -vias
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2951734A1 (de) Halbleiterbauelement, insbesondere integrierte halbleiterschaltung, sowie herstellungsverfahren hierfuer
DE3810494C2 (de) Integrierte Halbleiterschaltungseinrichtung mit supraleitender Schicht
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE3784605T2 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung.
DE112017007238T5 (de) Halbleiteranordnung
DE2123595A1 (de) Halbleiteranordnung
DE69425348T2 (de) Verbindungsschicht für Halbleiterbauelement und Verfahren zu ihrer Herstellung
DE3039622A1 (de) Leitende verbundstrukturen in integrierten schaltungen und verfahren zu ihrer herstellung
DE2649738C2 (de) Halbleiterbauelement
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE1965565A1 (de) Halbleitervorrichtung
DE69215956T2 (de) Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement
EP0079459B1 (de) Verfahren zum Herstellen einer Metallisierung auf einer Halbleitervorrichtung
DE10259292B4 (de) Verfahren zum Herstellen eines gleichmäßigen Kontaktes und damit hergestellter gleichmäßiger Kontakt
DE2242875A1 (de) Metallisierungs- und kontaktanordnung bei monolithischen halbleiteranordnungen und verfahren zu deren herstellung
DE1589852A1 (de) Halbleiteranordnung und Verfahren zu seiner Herstellung
DE2538264C3 (de) Verfahren zur Herstellung einer planaren integrierten Halbleiteranordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee