DE1965565A1 - Halbleitervorrichtung - Google Patents
HalbleitervorrichtungInfo
- Publication number
- DE1965565A1 DE1965565A1 DE19691965565 DE1965565A DE1965565A1 DE 1965565 A1 DE1965565 A1 DE 1965565A1 DE 19691965565 DE19691965565 DE 19691965565 DE 1965565 A DE1965565 A DE 1965565A DE 1965565 A1 DE1965565 A1 DE 1965565A1
- Authority
- DE
- Germany
- Prior art keywords
- ceramic
- metal
- layer
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
IBM Deutschland
Internationale Büro-Maschinen Gesellechaft mbH '
Böblingen, 29. Dezember 1969
si-gn
Anmelderin:
Amtl. Aktenzeichen:
Aktenzeichen der Anmelderin:
International Business Machines Corporation, Armonk, N. Ύ. 10504
USA
Neuanmeldung
Docket FI 968 031
Docket FI 968 031
Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, insbesondere die auf der Oberfläche dei, Halbleitervorrichtung
liegenden Zuleitungen, die Kontakte mit dem Halbleitermaterial bilden.
Es ist bekannt, Kontakte zwischen Halbleitermaterial und Zuleitungen, besondere ohmsche Kontakte von Aluminium-
009829/1107
Zuleitungen an Silizium-Halbleiter herztistellen. Mit Siliziumoxyd
isolierte Halbleiter werden mittels einer Fotoätztechnik so behandelt, dass die Kontaktflächen freiliegen, worauf metallisches Aluminium
auf der Oxydoberfläche so niedergeschlagen wird, dass die gewünschten Kontakte entstehen und gleichzeitig Verbindungsleitungen
auf der Oberfläche hergestellt werden. Diese Art von Kontakt-Verbindungs-Metallisierung
hat verschiedene Nachteile. Das Aluminium oxidiert an der Luft sehr rasch, so dass das Anbringen
weiterer elektrischer Anschlüsse schwierig wird und hohe Uebergang s wider stände in Kauf genommen werden müssen. Aus demselben
Grunde ist es schwierig Aluminium zu löten. Zudem kann das Aluminium mit dem Halbleiteroxyd reagieren, wodurch die
Möglichkeit von Kurzschlüssen entsteht, wenn Aluminium die Oxydschicht durchdringt. Bei Wärmebehandlung in der Nähe
der eutcktischen Temperatur des Aluminiums geschieht dies mit erheblicher Geschwindigkeit. Wird Gold, Kupfer oder Silber
anstelle des Aluminiums auf der Halbleiteroberfläche oder dem Oxyd niedergeschlagen, so treten ähnliche Probleme auf.
Die vorliegende Erfindung vermeidet diese Schwierigkeiten und zeigt einen neuen Weg zur Herstellung von Kontakten mit dem
FI 9-68-031 - 2 -
0 09829/1107
BAD 0RJ61NAL
BAD 0RJ61NAL
Halbleiter sowie von aus zwei verschieden gut leitenden Schichten bestehenden Verbindungsleitungen auf der den Halbleiter bedeckenden
Isolierschicht, wobei durch streckenweises selektrive s Entfernen der
besser leitenden Schicht an definierten Stellen der Verbindungsleitungen Widerstände realisiert werden können.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispieles
und der zugehörigen Zeichnungen näher erklärt.
Es zeigen:
Fig. 1 eine Schnittansicht eines Halbleiters mit
einem ohm sehen Kontakt
Fig. 2A eine Draufsicht eines Halbleiters mit einer
Reihe von Kontakten und einer Reihe von Verbindungsleitungen, die Widerstände
enthalten;
Fig. 2B einen Schnitt entlang der Linie AA in Fig. 2A.
der die Verbindungslinien und den Wider stand sbereich
zeigt.
Die Oberfläche des in den Zeichnungen dargestellten Silizium-Halbleiters
ist mit einer Qxydschicht überzogen, die z. B. durc h
Docket FI 966 031 - 3 - Ü 0 9 8 2 9 / 1 1 0 7
thermische Oxydation aufgebracht wurde. Durch Diffusion
der Donatoren in den Halbleiterkörper bei erhöhten Temperaturen kann eine Vorrichtung aufgebaut werden, wobei die
Diffusion in einer oxydierenden Atmosphäre durchführt werden kann. Zur Bildung der Isolierschicht können natürlich auch
andere Verfahren, wie die anodische Oxydation, die pyrolythische
Zersetzung von Siloxanen oder die Oxydation von Silan, angewandt werden. Die Dicke dieser Schicht kann
zwischen wenigen tausend A und einem Mikron oder darüber liegen. Die Schicht kann aber auch aus Siliziummonoxyd,
Siliziumnitrid in Kombination mit Siliziumdioxyd oder einem komplexeren Siliziumoxyd mit einem Phosphoroxyd, aus
Aluminium- oder Boroxyd und verschiedenen Kombinationen
dieser Stoffe bestehen. Bei Verwendung eines Germaniumi- _
Halbleiters bestellt der Ueberzug vorzugsweise aus Siliziumdioxyd oder Siliziummonoxyd. In beiden Fällen haftet die
Oxydschicht fest am Halbleiter. Ausserdem kann sie als guter elektrischer Isolator zwischen dem Halbleiter und einem
Metall dienen, das auf der Oxydschicht als elektrischer Leiter niedergeschlagen wird, wenn das Metall nicht mit der Schicht
FI 9-68-031 - 4 ··
BAD OBIGINAi-
reagiert und durch diese hindurch in die Bereiche des Halbleiters eindringt.
Um einen Halbleiter an einen Schaltkreis anzuschliessen, müssen an den aktiven Bereichen des Halbleiters und den
Verbindungen Kontakte gebildet werden. Meist werden ohms ehe Kontakte verwendet, die in beiden Richtungen eine lineare Stromleitungscharakteristik
und einen Widerstand aufweisen, der mit dem Widerstandswert des Halbleitermaterials zusammenhängt.
Fig. 1 zeigt einen ohmschen Kontakt. In dem P-leitenden
Siliziumhalbleiter 10 wird ein N-leitender Bereich 11 auf
bekannte Art ausgebildet. Eine Isolierschicht IZ aus SiO _
oder Siliziumnitrid zusammen mit SiO wird auf die Oberfläche des Halbleiters aufgebracht. Durch Fotoätzung wird
eine Oeffnung im Isoliermaterial 12 hergestellt und dadurch ein Teil des Bereiches 11 freigelegt, an welchen in diesem
Beispiel ein ohrnscher Kontakt angebracht werden soll. Auf diesem so freigelegten Kontaktbereich wird eine Keramik-Metall-Schicht
13 aus Cr-SiO niedergeschlagen. Daraufhin
FI 9-68-031 - 5 -
BAD OR1QH^,,Μ
wird eine weitere Schicht aus einem elektrisch leitenden Material 14, vorzugsweise Kupfer, Gold oder Silber oder
dergl. , auf die Keramik-Metall-Schicht 13 niedergeschlagen.
Auf die leitende Schicht 14 wird eine Chrom-Schicht 15 aufgetragen. Zuletzt wird eine passivierende Schicht 16 auf dem
Halbleiter angebracht, der die ursprünglich von der Isolierschicht 12 abgedeckten Bereiche ganz umschliesst, jedoch
einen Bereich 17 freilässt, mit dessen Hilfe der Halbleiter 10 an eine externe Schaltung angeschlossen wird.
Fig. 2 zeigt eine Draufsicht eines Halbleiters mit einer Reihe von Kontaktbereichen 20 und einer Reihe von Verbindungsleitungen 21. Fig. 2B zeigt einen Querschnitt durch den Bereich
AA. Das z, B. aus Silizium bestehende Halbleitermaterial 19 trägt eine Isolierschicht 25 aus Siliziumdioxyd, Siliziummonoxyd
oder Siliziumnitrid mit Oeffnungen, die Bereiche auf dem Halbleitermaterial 19 freilegen, zu denen ein Kontakt hergestellt
werden soll. Der Halbleiterkörper wird in ein Vakuum gebracht und auf eine Temperatur von 200 C, mindestens jedoch 100 C
und höchstens 500 C1 erwärmt. Bei tieferer Temperatur
FI 9-68-031 - 6 -
009829/1107 BAD ORIGINAL·
haften die anschliessend niedergeschlagenen Filme schlecht, bei höherer lässt sich der Niederschlag sehr schwer steuern.
Wenn das Substrat die notwendige Temperatur erreicht hat,
wird ein Keramik-Metall-Film auf das Halbleilerplättchen
aufgedampft. Vorzugsweise wird ein vorgesintertes Material durch Stromstossverdampfung aufgetragen. Es können jedoch
auch gleichzeitig in einem Gefäss Chrom und in einem anderen Siliziummonoxyd verdampft werden. Die Steuerung der
Zusammensetzung ist bei diesem Verfahren nicht so leicht wie bei dem mit vorgesintertem Material arbeitenden Verfahren.
Ein Niederschlag von etwa 1000 A ist günstig, je nach dem gewünschten Flächenwiderstand aber auch mehr oder weniger.
Das Keramik-Metall 30 wird auf dem ganzen Bereich einschliesslich
der Isolierschicht 25 niedergeschlagen. Seine Zusammensetzung enthält 10 bis höchstens 50 Molprozent SiO, besonders günstig
sind etwa 20 Molprozent.
Als nächstes wird auf dem ganzen Plättchen ein leitender Film niedergeschlagen, der aus Kupfer, Silber oder Gold bestehen
FJ 9-68-031 -7 -
0 0 9 8 2 9/1107 BADORiQINAt
kann. Die Dicke dieses Filmes hängt von den Anforderungen
an die Leitfähigkeit ab, für zahlreiche Anwendungen erwies sich 1 Mikron als ausreichend. Das Substrat wird immer noch
auf einer Niederschlagstemperatur von ZOO C gehalten. Dieser
Niederschlag sollte möglichst bald nach dem Niederschlag des
Keramik-Metalles erfolgen, um eine Oxydation dieser Schicht ^ zu vermeiden und somit die bestmögliche Haftung zu gewährleisten. Wenn die leitende Schicht nicht sofort aufgedampft
wird, kann die Oxydation den Kontaktwiderstand wesentlich beeinflusst werden.
Unmittelbar nach dem Niederschlag des leitenden Filmes wird auf diesem eine Schicht 26 aus Cr, Ti oder dergl. mit
ο einer Dicke zwischen 100 und 1000 A, vorzugsweise jedoch
300 - 500 A, niedergeschlagen, damit die anschliessende passivierende Schicht, z.B. mit Hochfrequenz aufgesprühtes
Quarz, an der Oberfläche haftet. Nach dein Niederschlag des Chroms wird das Plättchen aus dein Vakuum entfernt.
Mit herkömmlichen Fotoätzverfahren können die elektrischen Verbindungen avif der Oberfläche hergestellt werden. Die
FI 9-<'> -'ΠΙ - 8 -
0098 29/1107 BAD ORIQlNAt
Schaltung stellt sich, als ein Netz von Linien und Bahnen von
und zu den Oeffnungen dar, wie es in Fig. 2A gezeigt ist. Nach dem ersten Aetzen bilden sicli auf dem Substrat die Verbindungslinien
21 aus. Wo auch Widerstandsbahnen ausgebildet ■werden sollen, muss ein Teil des leitenden Chroms 26 und
des Kupfers 27 entfernt werden, wie es bei 22 in Fig. 2B gezeigt ist. Der Strom fliesst von dem Kontaktbereich 28
zu dem Kontaktbereich 29 zuerst über den Weg niedrigen Widerstandes, der Metallschichten und dann durch das Keramik-Metall
im Bei*eich 22, das einen wesentlich höheren Widerstand
aufweist. Somit werden in einem zweiten Aetzgang Widerstände in den Verbindungsleitungen ausgebildet.
Wenn die aus Verbindungsleitungen und Widerständen bestehende
Schaltung einmal fertig ist, muss der Halbleiter bei einer Temperatur
zwischen 300 und 500 C eine Stunde lang nachgehärtet · werden, damit der Kontakt zwischen Keramik-Metall und
Silizium einen kleinsten Wert erreicht. Anschliessend wird der Halbleiter geprüft und ein stabiler Isolierüberzug aus
einem anorganischen amorphen Material auf der gesamten
9-6»-031 - 9 -
009829/1107 BAD ORIGINAL
Oberfläche aufgetragen. Dabei werden die Offnungen an den Kontaktbereichen
für die externen Anschlüsse freigehalten. Für den Isolierüberzug können sedimentiertes Glas, SiO_f eine kombinierte Schicht
aus SiO? und darüber eine Schicht aus Si N Überzüge aus komplexen
Glasen wie Bor silikat, Tonerde-Bor silikat, Blei-Bor silikat usw. verwendet
werden. Die Kontaktbereiche können bei Bedarf mit einer zusätzlichen Metallschicht versehen werden.
Das Keramik-Metall dient einmal als ohmischer Kontakt des Halbleiters,
bildet andererseits die haftende Unterlage für die leitende Metallschicht und dient drittens als Diffusions schranke und verhindert
das Eindringen von Metall in den Halbleiter. An den Stellen, an welchen die Metallschicht entfernt ist, dient das Keramik-Metall
als Widerstands schicht. Somit können in einem einzigen Verarbeitungsschritt Widerstände, Verbindungsleitungen und ohm sehe Kontakte
auf der Oberfläche eines Halbleiters mit herkömmlichen Techniken wirtschaftlich erzeugt werden, ohne dass zusätzliche Verfahrensschritte erforderlich sind. Natürlich können bei entsprechenden Verarbeitungstemperaturen
auch andere Halbleitermaterialien wie Germanium verwendet werden.
Docket FI 968 031 -10- 009829/1107
Claims (1)
- PATENTANSPRÜCHE\ 1. / Halbleitervorrichtung, mit Zuleitungen, die Kontakte bilden, dadurch gekennzeichnet, dass auf dem Halbleitermaterial (19) eine isolierende Schicht (25) liegt, die Durchbrüche (30)'an den Kontaktstellen aufweist, dass ein das Halbleitermaterial kontaktierendes Cr-SiO Keramik-Metall (30) wenigstens innerhalb der Durchbrüche auf der Halbleiteroberfläche aufliegt und dass eine elektrisch gut leitende Schicht (27) über dem Keramik-Metall liegt.2. Halbleitervorrichtung nach Patentanspruch 1, dadurch gekennzeichnet, dass das Keramik-Metall 10-50 Mol % SiO enthält,3. Halbleiter vor rrchtung nach Patentanspruch 1, dadurch gekennzeichnet dass das Keramik-Metall 20 Mol % SiO enthält.4. Halbleitervorrichtung nach Patentanspruch 1, dadurch ge-kennzeichnet, dass die elektrisch leitende Schicht aus einem Metall der Gruppe Kupfer, Silber Gold besteht.5. Halbleitervorrichtung nach Patentanspruch 1. deren Oberfläche ein Netz von Verbindungeleitungen und/oder Widerständen trägt dadurch gekennzeichnet dass die Keramik-Metall- sowie dieD^ F. ,6. .31 BAD0R|GINAL 0 0982 9/1107darüber befindliche metallisch leitende Schicht die Verbmdtuigsleitungen (21) bilden und dass an definierten Stellen der Verbindung sleitungen durch streckenweises Entfernen der metallisch leitenden Schicht durch die an diesen Stellen verbleibende •Keramik-Metallschicht diskrete Widerstände (22) realisiert sind,ψ 6. Halbleitervorrichtung nach Patentanspruch 1, dadurch gekennzeichnet, dass die isolierende Schicht ein Siliuiumoxyd oder -nitrid oder eine Mischung beider enthält.7. Verfahren zum Herstellen der Halbleitervorrichtung nach Patentanspruch 1, dadurch gekennzeichnet, dass die Keramik-Metall-Schicht und die metallisch leitende Schicht über der ganzen aktiven Oberfläche des Halbleiterkörpers aufgebracht wird, dassk darauf unerwünschte Teile der gut leitenden Schicht respektive beiderSchichten selektiv entfernt werden und dass dann eine Wärmebehandlung bei Diffuiionstemperatur durchgeführt wird .8. Verfahren nach Patentanspruch 7, dadurch gekennzeichnet dass vor der Entfernung unerwünschter Teile der Schichten eine Schutzschicht aus Chrom (26) aufgebracht wird.9. Verfahren nach Patentanspruch 7, dadurch gekennzeichnet, dass die Keramik-Metall-Schicht bei einer Temperatur von 100 - 500 C009829/1107Docket FI 968 031 .BADORIGiNALaufgebracht -wird.10. Verfahren nach Patentanspruch 7, dadurch gekennzeichnet, dass die Keramik-Metall-Schicht bei einer Temperatur von 200 G aufgebracht wird.11. Verfahren nach Patentanspruch 7, dadurch gekennzeichnet dass die Wärmebehandlung bei einer Temperatur von 300 - 500 C für eine Stunde durchgeführt wird.12. Verfahren nach Patentanspruch 8, dadurch gekennzeichnet, dass die Chromschicht (26) in einer Dicke von 300 - 500 A aufgebracht wird.η 968 031 BAD0RleiNAL 009829/1107Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US78882269A | 1969-01-03 | 1969-01-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1965565A1 true DE1965565A1 (de) | 1970-07-16 |
Family
ID=25145670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691965565 Withdrawn DE1965565A1 (de) | 1969-01-03 | 1969-12-30 | Halbleitervorrichtung |
Country Status (8)
Country | Link |
---|---|
US (1) | US3559003A (de) |
JP (1) | JPS4826667B1 (de) |
CH (1) | CH499204A (de) |
DE (1) | DE1965565A1 (de) |
FR (1) | FR2027700B1 (de) |
GB (1) | GB1269130A (de) |
NL (1) | NL7000034A (de) |
SE (1) | SE349424B (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3667008A (en) * | 1970-10-29 | 1972-05-30 | Rca Corp | Semiconductor device employing two-metal contact and polycrystalline isolation means |
DE2109814C3 (de) * | 1971-03-02 | 1974-06-27 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Halbleiteranordnung |
FR2140309B1 (de) * | 1971-06-09 | 1975-01-17 | Sescosem | |
US3737742A (en) * | 1971-09-30 | 1973-06-05 | Trw Inc | Monolithic bi-polar semiconductor device employing cermet for both schottky barrier and ohmic contact |
DE2554626C3 (de) * | 1975-12-04 | 1981-05-07 | Siemens AG, 1000 Berlin und 8000 München | Abschirmeinrichtung und Verfahren zu deren Aufbringung |
JPS57100755A (en) * | 1980-12-15 | 1982-06-23 | Fujitsu Ltd | Semiconductor device |
US6737326B2 (en) * | 2000-06-01 | 2004-05-18 | Texas Instruments Incorporated | Method of integrating a thin film resistor in a multi-level metal tungsten-plug interconnect |
-
1969
- 1969-01-03 US US788822A patent/US3559003A/en not_active Expired - Lifetime
- 1969-11-17 GB GB56104/69A patent/GB1269130A/en not_active Expired
- 1969-11-21 CH CH1736069A patent/CH499204A/de not_active IP Right Cessation
- 1969-12-04 FR FR6941857A patent/FR2027700B1/fr not_active Expired
- 1969-12-08 JP JP44097926A patent/JPS4826667B1/ja active Pending
- 1969-12-30 DE DE19691965565 patent/DE1965565A1/de not_active Withdrawn
-
1970
- 1970-01-02 SE SE00034/70A patent/SE349424B/xx unknown
- 1970-01-02 NL NL7000034A patent/NL7000034A/xx not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
NL7000034A (de) | 1970-07-07 |
GB1269130A (en) | 1972-04-06 |
SE349424B (de) | 1972-09-25 |
JPS4826667B1 (de) | 1973-08-14 |
US3559003A (en) | 1971-01-26 |
FR2027700A1 (de) | 1970-10-02 |
FR2027700B1 (de) | 1973-10-19 |
CH499204A (de) | 1970-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2355567C3 (de) | Verfahren zur Herstellung metallischer Leitungssysteme auf Halbleiteranordnungen | |
DE1764951B1 (de) | Mehrschichtige metallisierung fuer halbleiteranschluesse | |
DE2951734C2 (de) | ||
DE1903961B2 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
EP0005185B1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
DE2033532C3 (de) | Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid | |
DE1789106A1 (de) | Halbleiteranordnung | |
EP0024572B1 (de) | Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate | |
DE2215357A1 (de) | Verfahren zum Herstellen eines intermetallischen Kontakts an einem Halbleiterbauteil | |
DE1302005C2 (de) | Verwendung eines metallischen ueberzugs als grossflaechiger anschluss fuer plenare halbleiterbauelemente | |
DE1614148B2 (de) | Verfahren zum herstellen einer elektrode fuer halbleiter bauelemente | |
DE2509912B2 (de) | Elektronische Dünnfilmschaltung | |
DE1811995A1 (de) | Vorrichtung zur Bildung ohmscher Anschluesse bei elektronischen Bauteilen oder Schaltungen | |
DE1927646B2 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
DE1965565A1 (de) | Halbleitervorrichtung | |
DE2040929A1 (de) | Ohmsche Kontaktanordnung fuer Halbleitervorrichtungen | |
DE1639262A1 (de) | Halbleiterbauelement mit einer Grossflaechen-Elektrode | |
DE1816748A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE10259292B4 (de) | Verfahren zum Herstellen eines gleichmäßigen Kontaktes und damit hergestellter gleichmäßiger Kontakt | |
DE2134291A1 (de) | Halbleitervorrichtung | |
DE2207012C2 (de) | Verfahren zur Kontaktierung von Halbleiterbauelementen | |
EP0079459B1 (de) | Verfahren zum Herstellen einer Metallisierung auf einer Halbleitervorrichtung | |
DE1764937C3 (de) | Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung | |
DE1764572A1 (de) | Mehrschichtiger,loetfaehiger Halbleiteranschluss | |
DE2603745C3 (de) | Mehrschichtiger Metallanschlußkontakt und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |