DE2353333A1 - Integrierte schaltung - Google Patents
Integrierte schaltungInfo
- Publication number
- DE2353333A1 DE2353333A1 DE19732353333 DE2353333A DE2353333A1 DE 2353333 A1 DE2353333 A1 DE 2353333A1 DE 19732353333 DE19732353333 DE 19732353333 DE 2353333 A DE2353333 A DE 2353333A DE 2353333 A1 DE2353333 A1 DE 2353333A1
- Authority
- DE
- Germany
- Prior art keywords
- mesa
- layer
- electrode
- emitter
- surface part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 35
- 238000009792 diffusion process Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000036316 preload Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000012777 commercial manufacturing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
- H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0772—Vertical bipolar transistor in combination with resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
DR. MÜLLER-BORE DIPL-rilYS. DR. MANITZ DIFL.-CHHM.DR. DEUFEL
DIPL.-ING. FINSTERWALD DIPL.-ING. GRÄMKOW
PATENTANWÄLTE 2 3 5 3 3 3 ^
München, den * *· *■ '.. 1U73
Hl/Sv - G-2361
GENERAL MOTORS CORPORATION Detroit, Michigan, U.S.A.
Integrierte Schaltung
Die 'Erfindung bezieht sich auf eine Halbleitereinrichtung
und betrifft eine integrierte Schaltungseinriehtung vom
Mesa-Typ, insbesondere einen integrierten Mesa-Emitter-Darlington-Verstärker
mit integralen Vorbelastungswiderständen.
" ■ . . -
Darlington-Verstärker vom Mesa-Typ können leicht so konstruiert
werden, daß sie hohe Energie mit einer niedrigen
Kollektor-Emitter-Sättigungsspannung bei hohen Strompegeln verkraften. Ein Emitter-Ba'sls-Strompfad. durch einen geeigneten
Widerstand ist oftmals in jeder Transistorstufe in einem Darlington-Verstärker vorgesehen, um Leckagestrom abzuleiten
(bleed off), der auftritt, wenn die Schaltung bei hohen Temperaturen betrieben wird. Dadurch wird für die
Schaltung eine höhere Temperaturstabilität erreicht.
409818/0961
Bei Mesa-Einrichtungen enden die Emitter-Basis- und die Basis-Kollektor-Verbindungen
nicht auf der gleichen Oberfläche der Einrichtung, wie es bei Planareinrichtungen der Fall ist. Mesa-Einrichtungen
können mit. einem Emitterbereich vom Planar-Typ
oder mit einem Mesa-Emitter auf einem Basis-Mesa hergestellt werden. Die Erfindung betrifft eine Einrichtung vom Mesa-Emitter-Typ.
Mesa-Einrichtungen können in einer gegebenen Schaltung benutzt
v/erden, um der Schaltung die Verarbeitung höherer Spannungen zu ermöglichen. Doch ,können solche Einrichtungen nicht leicht integriert
werden, da die übliche Technologie für integrierte Schaltungen primär auf Planareinrichtungen gerichtet ist. Es sind
infolgedessen spezielle Techniken und Verfahren entwickelt worden, um das Einsetzen von Einrichtungen vom Mesa-Typ in eine
integrierte Schaltung zu erleichtern. Bei einer solchen speziellen Technik ist eine elektrische Trennung diskreter Mesa-Einrichtungen
in einer integrierten Schaltung vorgesehen, die die Benutzung der herkömmlichen Mesa-Typ-Dreifachdiffusions-Technologie
zur Herstellung der Schaltung gestattet. Die Trennung wird ,erreicht durch die Benutzung von Ätzgräben, die zu trennende
ausgewählte Bereiche umgrenzen. Die Ätzgräben erstrecken sich herunter durch die Basis-Kollektor-Verbindung. Dadurch werden ,
die Einrichtungen nicht nur getrennt, sondern es kann gleichzeitig
ein Basisbereich-Mesa gebildet werden. Nachteiligerweise erfordern solche Strukturen Schaltdrähte, um die Ätzgräben elektrisch
zu überbrücken. Überdies können besondere ausgedehnte G-rabenkonfigurationen notwendig sein, um integrale Widerstände
für die Schaltung zu definieren, wenn die gesamte Schaltung durch die herkömmliche Dreifach-Diffusions-Technologie hergestellt
werden soll, die idrmalerweise zur Herstellung von
Mesa-Einrichtungen benutzt wird. Schaltdrähte sind aus Gründen der Kosten und der Zuverlässigkeit unerwünscht. Außerdem wird
die Iiänge der freigelegten Basis-Kollektor-Verbindung durch die
4G9 8 18/09S1
ausgedehnten Gräbenkohfigürätionen erhöht. Dadurch wird die
Wahrscheinlichkeit "bzw ^ Möglichkeit für einen sekundären
.Dur bids chi ag dieser Verbindung-erhöht, was die Spannuhgsfestigkeit
der Sc'haitung begrenzt.. ; ■
Ih der Patentanmeldung P 2Ö 4-5 567-8-33 ist ein-integrierter
Dariington-Verstafker vom :Mesa-Emitter-Typ beschrieben, der
integrale YorbelaötüngöWiderstände (bleeder resistors) umfaßty die in Verbindung mit einer reduzierten Ätzgrabenlänge
gebildet sind, keine Schältdrähte erfordert und einen umgrenzeriden
Ätzgräben mit kurzeii itzgräben aufweist, die sieh in
den ä3£tiveh Bereich der Einrichtung· erstreckten j Um integr.ale
Widefständsiieiie zu definieren. ' ■ '
Eine Weiterbiidüng dieser Einrichtungist in der Patentanmeldung
P 23 4? 39^"-Ί : ' (unser Z;:: G 2352) beschrieben; 'bei der
der Ausgangs-Emitter-Mesa von dom Äusgängs-Basisbereich vollständig
umgrenzt -ist; Der Äusgangs-Emitter-Mesä berührt infolgedessen
wedef1 den umgrenzenden Ätzgrab eh noch die Plättchenkähte*
der'Einrichtung. Bei einer bevorzugten Äusführungsform
der Weiteib'iidühg kreüzi bzw. schneidet der Eingängs-Emitter-.
Mösa weder der! umgrenz; ehdeh Grab an noch die Plattche'nkante.
Jedoch iät es bei dieser bevorzugten Weiterbildung/erforderlich^
dxid-Mäski'efungs-iechiaiken zUsätziich zu dem herkömmlichen
Df eifäcii-Bif fusions verfahr en anzuwenden. Dadurch werden
erhöhte Herstellungskosten verursacht und die ÄnwendungsmÖgiietikeiten
für eine wirtschaftliche Benutzung der Einrichtung begrenzt.
Die Erfindung basiert auf einer neuen Einrichtungsgedmetrie,
die die Vorteile der vorteilhaften Weiterbildung aufweist,
jedoch nicht die Benutzung von Öxid-Mäskierungstechniken erfordert.
Sie- kann unter alleiniger Benutzung .der herkömmlichen Dreifaöh-Diffusions-Hersteliungstechnoiogie hergestellt werden.
'Vorteiihafterweise k-aiih die erfindungsgemäße Einrichtung mit
4098 18/0951 :
geringeren Kosten hergestellt werden.". Bei-der " erfindungsgemäß
en Konstruktion sind sowohl der Eingangs- als auch der Ausgangs-Emitter-Mesa von dem umgrenzenden Ätzgraben getrennt,
ohne daß Oxid-Maskierungs-Herstellungstechniken erforderlich
sind. Erfindungsgemäß ist ebenfalls eine Technik möglich, die die Herstellung von mit Draht verbundenen Klemmen_verbindungen
mit der Einrichtung erleichtert. _ .
Erfindungsgemäß ist somit ein integrierter Darlington-Verstärker vom Mesa-EMtter-Typ mit integralen Belastungswiderständen
durch gewöhnliche Dreifach-Diffusionstechniken herstellbar, wobei
weder der Eingangs-Emitter-Mesa noch der Ausgangs-Emitter-Mesa einen umgrenzenden Ätzgraben oder eine Plättchenkante
durchschneidet bzw. kreuzt und ein Basis-Leitungs-Klemmendraht mit einem Eingangs-Basis-Mesa verbunden werden kann.
Ein erfindungsgemäßer integrierter Darlington-Verstärker vom
Mesa-Emitter-Typ weist einen Eingangs-Emitter-Mesa und einen Ausgangs-Emitter-Mesa von einem Leitungstyp auf einer Basislage
vom entgegengesetzten Leitungstyp auf. Der Eingangs-Emitter-Mesa weist eine geschlossene gekrümmte Form auf, die
einen Eingangs-Basis-Vergrößerungs-Bereich umgibt. Beide Mesas werden von einem Ausgangs-Basisvergrößerungs-Bereich vollständig
umgeben. Ein dritter Emitter-Mesa kann in dem. Eingangs-Bas
is-Abschnitt vorgesehen sein, um das Verbinden eines Faden-Klemmendrahtes
mit dem Eingangs-Basis-Bereich zu erleichtern.
Die Erfindung wird im folgenden anhand der Zeichnung beispielsweise
beschrieben; in dieser zeigt:
Fig. 1 ein Sehaltdiagramm einer Darlington-Verstärkerschaltung
mit Belastungswiderständen,
Fig. 2 eine Aufsicht eines interdigitalisierten Darlington-
4QS818/0951
Verstärkers vom Mesa-Emitter-Typ. mit integralen Belastungswiderständen
gemäß der Erfindung ,■■-■·
Fig. 3 einen Schnitt entlang Linie 3-3 in Fig· 2 und
Fig. 4 einen Schnitt entlang Linie 4-4 in Fig. 2.
Nach Fig. 1 umfaßt ein integrierter Darlington-Verstärker
einen Eingangs trans is tor Q^. und einen Ausgangs transistor Qp.
Er' umfaßt ebenfalls einen Eingangs-Vorbelastungswiderstand
(input bleeder resistor) R. mit relativ hohem Widerstandswert
für den Eingangs transistor Q^, ,und Ausgangs-Vorbelastungswiderstände
Rp, R1ρ mit relativ niedrigem Widerstandswert für
den Ausgangstransistor Qp. R. soll, einen größeren Widerstandswert
als Rp, R1ρ aufweisen, um sicherzustellen, daß Q^ vor Qp
und mit dem gewünschten steuernden Basisstrom_(base drive)
-einschaltet. Für Hochspannungs^Anwendungsfalle kann R. etwa
100-600 Ohm und R2 etwa 10-150^Ohm betragen.
Die in Fig. 1 dargestellte Schaltung ist in der in den Fig. 2,
3 und 4 dargestellten Halbleitereinrichtung eingebettet. Die Einrichtung ist in gewissen Beziehungen ähnlich dem integrierten
Mesa-Emitter-Darlington-Verstärker, wie er in der Patentanmeldung
P 23 47 394.I (unser Z,: G 2352) beschrieben ist.
Sie ist insofern ähnlich, als sie ein Halbleiterplättchen mit
hohem spezifischen Widerstand vom einen Leitungstyp umfaßt mit einer Basislagenschicht auf einer Oberfläche des Plättchens
vom entgegengesetzten Leitungstyp. Das Plattc_hen weist eine
Lage mit geringerem spezifischen Widerstand auf seiner.entgegengesetzten
Oberfläche vom einen Leitungstyp auf, um den Kontaktwiderstand des Plättchens zu verringern» Die diskreten Emitter-Mesas
von dem einen Leitfähigkeitstyp sind auf der Oberfläche der Basisschicht angeordnet, wobei jeder Emitter-Mesa seinen
eigenen diskreten Basis-Steigerungsbereich bzw. Basis-Vergrößerungsbereich '(.base enhancement region) aufweist. Die Basis-Ver-
4 0 9 818/0951
größerungsbereiche sind voneinander mit Abstand angeordnet
und sehen einen integralen Eingangs-Vorbelastungswiderstand dazwischen durch die darunterliegende Basisschicht vor.
Die erfindungsgemäße Einrichtung unterscheidet sich jedoch
in bezug auf die Gestalt, und die Anordnung sowohl' des Eingangs-Emitter-Mesas
als auch des Eingangs-Basis-Vergrößerungsbereiches. Sie unterscheidet sich ebenfalls in bezug
auf die Art und Weise, in.der der Aüsgangs-Vorbelastungswiderstand
ausgebildet ist. Bei Anwendung von ausgeprägten bzw. besonderen Geometrien kann das herkömmliche Dreifach-Diffus
ions verfahr en benutzt werden, um diese Einrichtung herzustellen, ohne daß die Emitter-Mesas den Ätzgraben oder die
Plättchenkante kreuzen bzw. durchschneiden.
Die erfindungsgemäße Einrichtung ist auf einem Plättchen 10
hohem
aus Silicium vom ΚΓ-Typ mit/spezifischem Widerstand, d.h. auf
aus Silicium vom ΚΓ-Typ mit/spezifischem Widerstand, d.h. auf
eine einem hochreinen Siliciummaterial ausgebildet, das eine/M-Typ-Leitfähigkeit
bestimmende Verunreinigung mit einer Konzentra-
15
tion von weniger als etwa 10 v Atomen pro Kubikzentimeter Silicium enthält. Das Plättchen 10 weist Abmessungen der größeren Oberfläche von etwa 4,45 mm χ 4,45 mm (175 t>y 175 mils) und eine Dicke von etwa 2,2 mm (8.5 mils) auf. Es weist eine Vielzahl von Diffusionsschichten und -bereichen auf, die in übertriebenen Dicken aus Gründen der Darstellung gezeigt sind. Die dickste von diesen ist das undiffundierte ursprüngliche Plättchenmaterial, das eine etwa 1,1 .mm (4,0 mil) dicke zentrale Schicht vom Η-Typ mit hohem spezifischem Widerstand bildet. Die zentrale Schicht 12 besteht aus Silicium vom N-Typ mit 0,5 - 100 Ohm-cm. Die untere Oberfläche des Plättchens 10 wird durch eine N-Typ-Diffusions-Lage oder N+ Schicht 14 mit geringerem spezifischem Widerstand mit einer Dicke von etwa 22,5 Ά (about 0.9 mil) gebildet und weist einen Flächenwiderstand (sheet resistance) von etwa 0,48 Ohm pro Quadrat (0.48 ohm per square) auf. Diese Schicht ist hinzugefügt worden, um den
tion von weniger als etwa 10 v Atomen pro Kubikzentimeter Silicium enthält. Das Plättchen 10 weist Abmessungen der größeren Oberfläche von etwa 4,45 mm χ 4,45 mm (175 t>y 175 mils) und eine Dicke von etwa 2,2 mm (8.5 mils) auf. Es weist eine Vielzahl von Diffusionsschichten und -bereichen auf, die in übertriebenen Dicken aus Gründen der Darstellung gezeigt sind. Die dickste von diesen ist das undiffundierte ursprüngliche Plättchenmaterial, das eine etwa 1,1 .mm (4,0 mil) dicke zentrale Schicht vom Η-Typ mit hohem spezifischem Widerstand bildet. Die zentrale Schicht 12 besteht aus Silicium vom N-Typ mit 0,5 - 100 Ohm-cm. Die untere Oberfläche des Plättchens 10 wird durch eine N-Typ-Diffusions-Lage oder N+ Schicht 14 mit geringerem spezifischem Widerstand mit einer Dicke von etwa 22,5 Ά (about 0.9 mil) gebildet und weist einen Flächenwiderstand (sheet resistance) von etwa 0,48 Ohm pro Quadrat (0.48 ohm per square) auf. Diese Schicht ist hinzugefügt worden, um den
401818/0951.
Kontaktwiderstand zu der Schicht 12 herabzusetzen, und sie
kann durch Phosphordiffusion hergestellt werden. Die 1+
Schicht 14· wird von einem metallischen Überzug 16 bedeckt,
um die Herstellung einer ohmschen Verbindung mit niedrigem Widerstandswert "zu der N+ Schicht 14 zu erleichtern* Der
metallische Überzug 16 kann aus Nickel, Lotmaterial, Gold, usw. bestehen. " '
Die,obere Oberfläche des Plättchens 10 umfaßt eine -Diffusionslage
vom P-Typ oder eine P-Typ-Schicht 18 und eine
flachere P-Typ-Diffusionslage 20 mit geringerem spezifischem
Widerstand auf ausgewählten Teilen von dieser. Diese Lagen können durch aufeinanderfolgende Diffusion mit Verunreinigungen wie Bor und Aluminium gebildet werden. Die flachere
Lage- 20 mit niedrigerem, spezifischem Widerstand kann als
P+ Oberflächenvergroßerungs—Schicht (P+ surface enhancement
stratum) bezeichnet werden. Die Schicht 18 ist etwa 30 η
(about 1,2 mils) dick und weist einen Fiächenwiderstand an ihrer Zwischenfläche mit der Schicht 20 von 500 Ohm pro Quadrat
(500 ohms per square) auf. Die Oberflächenvergrößerungs-Schicht
20 ist etwa Jp. (about 0,2 mil) dick und weist einen
Flächenwiderstand von etwa 22.0hm pro Quadrat auf»
Die N-Typ-Mesas 22, 24- und 32 stehen über die Obere Oberfläche
des Plattchens ,10 vor. Die ersten zwei Mesas 22 und 24- sehen
EmitterbereictLe für den Eingangs transistor Q,. bzw. den Ausgangstransistor
Q2 vor. Der dritte Mesa 32 erleichtert die Drahtverbindung
bzw. Leiterverbindung zu dem Eingangs-Basis-Bereich,
wie es. nachfolgend beschrieben wird. Die Mesas 22, 24- und
sind etwa 22,5/U (about 0.9 mil) hoch und durch Phosphor- pder-.
Arsendiffusion bis auf einen Flächenwiderstand von etwa 0,4-8 Ohm
pro Quadrat dotiert. Ein Umfangsgraben 26 umgrenzt die Einrichtung
ohne irgendeinen Mesa zu berühren. Räch der Darstellung
erstreckt sich der Graben 26 herunter durch die Öberflächenlagen
18 und 20 in die; zentrale Schicht 12. Der Graben 26 ist
409818/095Γ" U-
bevorzugt mit einem Passivierungsagens 28 wie einem für .
Halbleiter geeigneten, bei Raumtemperatur vulkanisierbaren Kautschuk gefüllt.
Der Eingangs-Emitter-Mesa 22 weist eine geschlossene gekrümmte
Form auf und ist im wesentlichen ein Ring, der einen
Eingangs-Basis-Vergrößerungsbereich 30 umgibt und mit diesem interdigitalisiert bzw. fingerartig ineinandergesetzt
ist. Der von dem Eingangs-Emitfcer-Mesa 22 umgrenzte
Eingangs-Basisteil befindet sich auf einem niedrigeren Pegel bzw. Niveau als die Oberfläche des Emitter-Mesas 22. Er ist
koplanar mit der Oberfläche· des Plättchens, die von der P+ Schicht 20 gebildet wird. Aufgrund der ausgedehnten Interdigitalisierung
bzw.: Interdigitation ist wenig Raum vorhanden, um eine Klemmenleitung vom Fadentyp mit dem Eingangs-Basisteil
.durch herkömmliche. Ultraschall- oder Thermokompressions-Verbindungstechniken
zu verbinden. Der Fadendraht könnte die Oberseite angrenzend an den Emitter-Mesa 22 berühren
und einen elektrischen Kurzschluß verursachen. Infolgedessen ist ein dritter.diskreter Emitter-Mesa 52 vollständig
in dem Basis-Abschnitteil 50 vorgesehen, auf den ein
Fadendraht 34- fest aufgebracht bzw. aufgeklebt werden kann.
Der Mesa 32» der einen diskreten Mesa bildet, ist weder mit dem Emitter-Mesa 22 noch mit dem Emitter-Mesa 24 elektrisch
verbunden. Ein unter Vakuum aufgedampfter Aluminiumüberzug 36 bedeckt sowohl den Basisteil 30 als auch den dritten Mesa
32 und bildet eine interdigitalisierte bzw. fingerartig ineinandergesetzte
Elektrode für den Eingangs-Basisteil 30. Ein Faden-Klemmendraht 34- ist durch Ultraschall- oder Thermokompressions-Verbindungstechniken
mittels Druck mit der Elektrode 36 auf der Oberseite des Mesas 32 verbunden. Da sich die
Elektrode 36 von der Oberseite des Plättchens 32 herunter auf
den Eingangsbasisteil 30 erstreckt, wiest der.Klemmendraht 34-eine
elektrische Verbindung mit niedrigem Widerstandswert mit
dem Eingangsbasisteil 30 auf.
4 0 9 8 18/0951
Der Ausgangs-Emitter-Mesa 24 wird von einem Ausgangsbasisteil 34 umgeben und ist mit diesem interdigitalisiert bzw.
fingerartig ineinandergesetzt. Er ist infolgedessen sowohl von dem Ätzgraben 26 als auch von dem Eingangs-Emitter-Mesa
22 auf Abstand angeordnet* Der Ausgangs-Basisteil 38 weist eine schmale kontinuierliche ringförmige Verlängerung; 38'
auf, die den Eingangs-Emitter-Mesa 22 umgibt. Die Verlängerung 38' dient dazu, den Eingangs-Emitter-Mesa 22 von dem ■
umgebenden Ätzgraben 26 auf Abstand anzuordnen. Der Eingangs-Emitter-Mesa
22 weist eine unter Vakuum aufgedampfte interdigitalisierte Aluminiumelektrode 40 auf, die sich von der Oberseite des Eingangs-Emitter-Mesas 22 herunterstreckt, um ebenfalls
eine" Elektrode 4-O1 auf dem Ausgängs-Basisabschnitt
zu bilden. Der Elektrodenabschnitt 40.* umgibt somit den Ausgangs-Emitter-Mesa
24 und ist mit diesem fingerar1% ineinandergesetzt.
Eine unter Vakuum aufgedampfte Aluminiumelektrode 42 befindet sich auf der Oberseite des Ausgangs-Emitter-Mesas
24 und ist mit dem umgebenden Ausgangs-Basis-Elektrodenteil
40' fingerartig ineinandergesetzt. Ein Faden-Klemmen- ■
draht 44 ist durch Ultraschall- oder Thermokompressions-Verbindungstechniken
unter Druck mit der Elektrode 42 auf der Oberseite des Ausgangs-Emitter-Mesas 24 verbunden worden.
Der Eingangs-Vorbelastungswiderstand für diese Einrichtung
ist zwischen dem Basisteil 30 und dem Basisteil 38 durch die
Lage -18 unter dem Emitter-Mesa 22 vorgesehen/Dadurch ist ein
Widerstand mit relativ hohem Wert vorgesehen, wie es für ein
richtiges Einschalten des Transistors Q. erwünscht ist. Wie
festgestellt worden ist, liegt der gewünschte Stromflußpfad
für den Widerstand zwischen den zwei Emitter-Mesas 22 und TJm s icher zustellen, daß dieser den Haupt-Stromflußpfad bildet,
werden die Eingangs-Emitter-Mesa-Verlängerungen 46 und 46' ;
benutzt, um den elektrischen Widerstand entlang dem Ausgangs-Basisteil
38' zu erhöhen. Somit; ist der Leckagestrom zwischen
4Θ98 18/09Β1
dem Ausgangs-Basisteil 38' und dem Eingangs-Basisteil 30
vernachlässigbar. G-ewünschtenfalls können die Arme 4-6 und
4-6' weggelassen werden und kann der letztere Widerstandspfad als ein paralleler Eingangs-Vorbelastungswiderstand
benutzt werden. Jedoch müßte die Breite des Mesas 22 angrenzend
an den Ausgangs-Basisteil 38 beachtlich erhöht
werden, um den gewünschten hohen Wüerstandswert zu erhalten,
und die Toleranzen müßten sorgfältiger beachtet werden. Es wurde gefunden, daß die Benutzung der Eingangs-Emitter-Mesa-Verlängerungen
4-6 und 4-6' für kommerzielle Herstellungsbedingungen wesentlich zufriedenstellender
sind. .
Der Ausgangs-Vorbelastungswiderstand sollte einen geringeren
Wert aufweisen, wie es oben erwähnt worden ist. Er ist mittels paralleler Widerstände Rp und R1ρ durch die Lage 18
unter dem Ausgangs-Emitter-Mesa 24- zu dem Ausgangs-Basisteil 38 vorgesehen. Der Ausgangs-Emitter-Mesa 24- weist zwei Aussparungen
oder Öffnungen 48 und 48' auf. Die Öffnungen 48 und 48' bilden Fenster in dem Mesa 24, durch die ein elektrischer
Kontakt zu der Schicht 18 hergestellt werden kann. Die Basisschicht
18 ist in diesen Fenstern freigelegt, wenn die Diffusionsschicht 20 gebildet wird. Infolgedessen ist ein Teil der
Schicht 20 in den Fenstern 48 und 48' vorhanden, um den elektrischen
Kontakt zu der in den Fenstern freigelegten Basisschicht 18 zu verbessern.
Die Elektrode 42 auf der Oberseite des Ausgangs-Emitter-Mesas 24 ist ein Mantelüberzug (blanket coating), der sich 'ebenfalls
herunter zu dem Material vom P-Typ der in den Fenstern freigelegten
Basisschicht 18 erstreckt. Dadurch werden parallele Vorbelastungswiderstände Rg und R'ρ zwischen den Fenstern und dem
Ausgangs-Basisteil 38 durch die Schicht 18 unter dem Ausgangs-Emitter-Mesa
24 vorgesehen. Der Wert des Ausgangsvorbelastungs-
4098 18/095
Widerstandes soll niedriger sein als der des' Eingangs-Vorbelastungswiderständes.
Bei der erfindungsgemäßen Einrichtung sind jedoch beide Widerstände in dem gleichen Halbleitermaterial
mit demselben Widerständswert ausgebildet. Infolgedessen sind zwe'i parallele Widerständspfade in dem Ausgangs abschnitt
Qp vorgesehen. Somit'ist der Gesamtwiderstandswert· kleiner.
Es ist nur ein einziges Fenster, das einen einzigen Wider- ' :
stand bildet, erforderlieh. Eine' solche Konstruktion erfordert jedoch eine viel engere Toleranz, -die ihrerseits zu höheren
Verlusten in dem fertiggestellten Produkt führen kann. Infolgedessen
wird bevorzugt eine KoInstruktion mit parallelen
Widerständen benutzt, um die Toleranz zu'verringern, die zur
Herstellung der Einrichtung erforderlich ist, wodurch ein
wirtschaftlicheres und zuverlässigeres Produkt erreichbar ist. . · - ■ - ,··-.- . ;
Während die Einrichtung in Verbindung mit einer- ■NPH-Einrichtung
beschrieben worden ist, sind die Merkmale der Erfindung gleichfalls auf PNP-^Einrichtungen anwendbar. Während weiterhin
die Einrichtung in Verbindung mit Lagen mit besonderen'
spezifischen Widerständen für optimale Strom- und Spannungs-Charakteristiken
beschrieben worden ist, ist die Erfindung gleichfalls auf Einrichtungen mit anderen spezifischen Widerständen
anwendbar, bei denen optimale Strom- und Spannungschärakteristiken
nicht erwünscht sind. Die Dicken der verschiedenen Schichten in der Einrichtung können modifiziert
werden, um sie Anwendungsfällen anzupassen, bei denen ent- '
weder ein höherer Strom oder eine höhere Spannung erwünscht ist. ! - ".'"·
- Patentansprüche -
4Q9818/09 5 1
Claims (4)
1.j Integrierte Hochspannungs- und Hochstrumschaltung aus kaskadenförmig
angeordneten Mesa-Emitter-Transistoren mit gemeinsamem Kollektor und Vorbelastungswiderständen, die einem sekundären
Durchschlag unter Basis-Verbreiterungs-Bedingungen widersteht, mit einem Plättchen aus einem Halbleitermaterial mit hohem
.spezifischem Widerstand vom einen Leitungstyp, das zwei größere Flächen und eine Umfangskanten-Oberflache umfaßt, g e k e η η ζ
eich net' durch eine erste Schicht (12) aus Halbleitermaterial mit niedrigem spezifischem Widerstand des einen Leitungstyps,
die sich über den gleichen Unfang mit einer Fläche des Plättchens erstreckt und die Kantenoberfläche kreuzt, eine
zweite Schicht (18) aus Halbleitermaterial des entgegengesetzten Leitfähigkeitstyps,, die sich mit der entgegengesetzten Fläche
des Plättchens über den gleichen Umfang erstreckt und die Kantenoberfläche
schneidet bzw. durchkreuzt, Mesas (22, 24) des einen Leitfähigkeitstyps mit gleicher Höhe auf der zweiten
Schicht (18), wobei der eine Mesa (22) eine geschlossene gekrümmte Form aufweist und einen ersten Oberflächenteil (30)
der zweiten Schicht umgibt und dadurch einen Eingangs-Vorbqlastungswiderstand
darunter vorsieht und der andere Mesa (24-) von dem einen Mesa (22) auf Abstand angeordnet ist, einen
zweiten Oberflächenteil (38, 38') der zweiten Schicht, der die
beiden Mesas vollständig umgibt, eine Öffnung (48, 48') in dem
zweiten Mesa (24), die einen dritten Teil der zweiten Schicht (18) freilegt, wobei jeder der Oberflächenteile der zweiten
Schicht einen Oberflächenbereich mit niedrigerem spezifischem Widerstand der zweiten Schicht vom entgegengesetzten Leitungstyp
ist, eine erste Elektrode (36)» die den ersten Oberflächenteil (30) berührt, eine zweite Elektrode (40) sowohl auf dem
einen Mesa (22) als auch auf dem zweiten Oberflächenteil (38), die zumindest teilweise den zweiten Mesa (.24) umgibt, eine
4098 18/0951
dritte Elektrode (42) sowohl auf dem zweiten Mesa (24·) als
auch auf dem in dem zweiten Mesa freigelegten dritten Oberflächenteil,
die einen integralen Ausgangs-Vorbelastungswiderstand unter dem Umfang des zweiten Mesas (24) zwischen
dem zweiten (38, 38') und dem dritten (48, 48')Oberflächenteil
vorsieht, einen Ätzgraben (26) auf der entgegengesetzten Plättchenoberfläche, der von der Plättchen-Kantenqberflache
auf Abstand angeordnet ist und die Mesas, Oberflächenteile und Elektroden umgrenzt und von den Mesas nach außen auf
Abstand angeordnet ist und sich vollständig durch die zweite Schicht (18) nach unten erstreckt, und eine vierte Elektrode
(16) auf der einen Fläche des Plättchens.
2. Schaltung nach Anspruch 1, gekennzeichnet
durch Mittel, die den Stromfluß entlang dem zweiten Oberflächenteil
(38, 38') der zweiten Schicht zwischen deren
den ersteh Mesa umgebenden Teil und deren den zweiten Mesa
umgebenden Teil begrenzt.
3· Schaltung nach Anspruch 2, dadurch gekennzeichnet,
daß die Mittel zur Begrenzung des Stromflusses entlang
dem zweiten Oberflächenteil der zweiten Schicht zwischen
deren den ersten Mesa umgebenden Teil und deren den zweiten Mesa umgebenden Teil Verlängerungen (46, 46f) des
.. ersten Mesa umfassen, die sich teilweise um den zweiten Mesa erstrecken und von dem Ätzgraben eng mit Abstand angeordnet
sind und dadurch einen schmalen, verlängerten Stromflußpfad
zwischen den Teilen des zweiten Oberflächenteils vorsehen.
4. Schaltung nach einem der Ansprüche 1 bis 3, g e k e η η ζ
e i c h η e t durch einen dritten Mesa (38), der von einem ersten Oberflächenteil der zweiten Schicht umgeben
wird und die erste Elektrode auf sich aufweist.
0 98 18 /0951
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US00300207A US3821780A (en) | 1972-10-24 | 1972-10-24 | Double mesa transistor with integral bleeder resistors |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2353333A1 true DE2353333A1 (de) | 1974-05-02 |
| DE2353333B2 DE2353333B2 (de) | 1978-02-02 |
| DE2353333C3 DE2353333C3 (de) | 1978-10-12 |
Family
ID=23158148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2353333A Expired DE2353333C3 (de) | 1972-10-24 | 1973-10-24 | Integrierte Darlington-Hochleistungsschaltung |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US3821780A (de) |
| AU (1) | AU6125673A (de) |
| CA (1) | CA972872A (de) |
| DE (1) | DE2353333C3 (de) |
| GB (1) | GB1398368A (de) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL176322C (nl) * | 1976-02-24 | 1985-03-18 | Philips Nv | Halfgeleiderinrichting met beveiligingsschakeling. |
| US4291319A (en) * | 1976-05-19 | 1981-09-22 | National Semiconductor Corporation | Open base bipolar transistor protective device |
| US4236171A (en) * | 1978-07-17 | 1980-11-25 | International Rectifier Corporation | High power transistor having emitter pattern with symmetric lead connection pads |
| US4486770A (en) * | 1981-04-27 | 1984-12-04 | General Motors Corporation | Isolated integrated circuit transistor with transient protection |
| JPS6081660U (ja) * | 1983-11-10 | 1985-06-06 | 富士電機株式会社 | ダ−リントントランジスタ |
| US4783694A (en) * | 1984-03-16 | 1988-11-08 | Motorola Inc. | Integrated bipolar-MOS semiconductor device with common collector and drain |
-
1972
- 1972-10-24 US US00300207A patent/US3821780A/en not_active Expired - Lifetime
-
1973
- 1973-06-21 CA CA174,647A patent/CA972872A/en not_active Expired
- 1973-10-11 GB GB4747373A patent/GB1398368A/en not_active Expired
- 1973-10-11 AU AU61256/73A patent/AU6125673A/en not_active Expired
- 1973-10-24 DE DE2353333A patent/DE2353333C3/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| CA972872A (en) | 1975-08-12 |
| AU6125673A (en) | 1975-04-17 |
| GB1398368A (en) | 1975-06-18 |
| AU469567B2 (de) | 1976-02-19 |
| DE2353333C3 (de) | 1978-10-12 |
| DE2353333B2 (de) | 1978-02-02 |
| US3821780A (en) | 1974-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1260029B (de) | Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen | |
| DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
| DE2512737A1 (de) | Obenkollektor-halbleiterbauelement und verfahren zu dessen herstellung | |
| DE1614373B1 (de) | Monolithische integrierte Halbleiterschaltung | |
| DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
| DE3785483T2 (de) | Halbleiteranordnung mit einem Bipolartransistor und Feldeffekttransistoren. | |
| CH495633A (de) | Halbleiteranordnung | |
| DE2045567C3 (de) | Integrierte Halbleiterschaltung | |
| DE1514855B2 (de) | Halbleitervorrichtung | |
| DE2648404A1 (de) | Strahlungsempfindliches halbleiter- bauelement | |
| DE2353333A1 (de) | Integrierte schaltung | |
| DE2347394C2 (de) | Integrierte Darlington-Schaltungsanordnung | |
| EP1616355B1 (de) | Bipolartransistor und verfahren zur herstellung desselben | |
| DE1639349B2 (de) | Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung | |
| DE2424251A1 (de) | Darlington-schaltung | |
| DE68925150T2 (de) | Bipolartransistor und Verfahren zu dessen Herstellung | |
| DE2535864A1 (de) | Halbleiterbauelemente | |
| DE2403816C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE1949523B2 (de) | Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor | |
| DE1240590C2 (de) | Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung | |
| DE2705183C2 (de) | Halbleiterbauelement | |
| DE2835143A1 (de) | Thyristor | |
| DE2609219A1 (de) | Integrierte halbleiterschaltungen | |
| DE4032816A1 (de) | Halbleiterbauteil mit lateralstruktur | |
| DE2718185A1 (de) | Halbleiter-verbundanordnung fuer hohe spannungen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) |